KR101432827B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101432827B1
KR101432827B1 KR1020080040576A KR20080040576A KR101432827B1 KR 101432827 B1 KR101432827 B1 KR 101432827B1 KR 1020080040576 A KR1020080040576 A KR 1020080040576A KR 20080040576 A KR20080040576 A KR 20080040576A KR 101432827 B1 KR101432827 B1 KR 101432827B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
gate driving
signal line
driving circuit
Prior art date
Application number
KR1020080040576A
Other languages
English (en)
Other versions
KR20090114767A (ko
Inventor
김이영
김범식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080040576A priority Critical patent/KR101432827B1/ko
Publication of KR20090114767A publication Critical patent/KR20090114767A/ko
Application granted granted Critical
Publication of KR101432827B1 publication Critical patent/KR101432827B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

실시예는 액정표시패널 내에 게이트 구동회로를 갖는 액정표시장치에 관한 것이다. 실시예에 따른 액정표시장치는, 액티브 영역을 포함하며 영상을 표시하는 액정표시패널, 상기 액정표시패널의 일 기판 상에 형성되어 상기 액티브 영역으로 게이트 구동신호를 인가하는 게이트 구동회로영역, 및 상기 게이트 구동회로영역과 상기 액티브 영역 사이에 형성되어 상기 게이트 구동회로영역으로 클럭 신호를 인가하는 적어도 하나의 클럭 신호선을 포함한다. 이로써, 액정표시패널 내에 형성된 게이트 구동 집적회로의 기생 캐패시턴스 성분을 감소시켜 게이트 구동 회로의 성능을 향상시키고 화질을 향상시킬 수 있다.
GIP, 기생 캐패시턴스, 라인 딜레이

Description

액정표시장치{liquid crystal display device}
실시예는 액정표시패널 내에 게이트 구동회로를 갖는 액정표시장치에 관한 것이다.
최근 들어 정보 처리 기기는 다양한 형태, 다양한 기능, 더욱 빨라진 정보 처리 속도를 갖도록 급속하게 발전되고 있다. 이러한 정보처리 장치에서 처리된 정보는 전기적인 신호 형태를 갖는다. 사용자가 정보처리 장치에서 처리된 정보를 육안으로 확인하기 위하여는 인터페이스 역할을 하는 디스플레이 장치를 필요로 한다.
최근에 액정 표시 장치가 대표적인 CRT(Cathode Ray Tube)방식의 디스플레이 장치에 비하여, 경량, 소형이면서, 고해상도, 저전력 및 친환경적인 장점을 가지며 풀 컬러화가 가능하여 차세대 디스플레이 장치로 부각되고 있다.
이러한 액정 표시 장치는 액정의 특정한 분자배열에 전압을 인가하여 다른 분자배열로 변환시키고, 이러한 분자 배열에 의해 발광하는 액정셀의 복굴절성, 선광성, 2색성 및 광산란특성 등의 광학적 성질의 변화를 시각 변화로 변환하는 것으로, 액정셀에 의한 빛의 변조를 이용한 디스플레이이다.
특히, 액정 표시 장치는 스위치 소자로서 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 사용하며, 액정 표시 장치는 아몰퍼스 실리콘을 사용한 TFT(이하, "a-Si TFT")를 채용한 액정 표시 장치와, 폴리 실리콘을 사용한 TFT(이하, "poly-Si TFT")를 채용한 액정 표시 장치로 구분할 수 있다.
상기 poly-Si TFT 액정 표시 장치는 소비전력이 작고, 가격이 저렴하지만 a-Si TFT 액정 표시 장치와 비교하여 TFT 제조공정이 복잡한 단점이 있어 주로 소화면 디스플레이에 적용된다. 반면에, a-Si TFT 액정 표시 장치는 대면적이 용이하고 수율이 높아서 대화면 디스플레이장치에 적용된다.
도 1은 poly-TFT 액정 표시 장치의 구성을 나타낸 개략도이고, 도 2는 종래의 a-Si TFT 액정 표시 장치의 구성을 나타낸 개략도이다.
도 1에 도시한 바와 같이, poly-Si TFT 액정 표시 장치는 픽셀 어레이가 형성된 유리기판(10) 상에 데이터 구동 집적회로(12) 및 게이트 구동 집적회로(14)를 형성하고, 단자부(16)와 통합 인쇄 회로 기판(20)을 필름 케이블(18)로 연결한다. 이와 같은 구조는 제조 원가를 절감하고 구동 집적회로의 일체화로 전력손실을 최소화할 수 있다.
그러나, 도 2에 도시한 바와 같이, a-Si TFT 액정 표시 장치는 연성 인쇄회로기판(32) 상에 COF(Chip On Flim)방식으로 데이터 구동 칩(34)을 형성하고, 연성 인쇄 회로 기판(32)을 통하여 데이터 인쇄회로기판(36)과 픽셀 어레이의 데이터 라인 단자부를 연결한다. 또한, 연성 인쇄 회로 기판(38) 상에 COF 방식으로 게이트 구동 칩(40)을 형성하고, 연성 인쇄 회로 기판(40)을 통하여 게이트 인쇄 회로 기 판(42)과 픽셀 어레이의 게이트 라인 단자부를 연결한다.
최근에는, 상기 별도의 게이트 구동 집적회로(Gate Driver IC)를 만들지 않고, 재료비 절감, 공정 수의 감소 및 공정 시간의 단축을 위해 상기 액정표시패널 상에 쉬프트 레지스트(shift resist)를 직접 형성하는 게이트 인 패널(Gate In Panel : 이하 'GIP'라 함) 기술이 사용되고 있다. 즉, 게이트 구동회로의 쉬프트 레지스터를 액정표시패널에 형성한다.
도 3은 종래의 GIP 구조의 액정표시패널에 형성된 게이트 구동회로를 개략적으로 보여주는 회로도이다.
종래 GIP 구조의 액정표시패널에 형성된 게이트 구동회로에서 액정표시패널이 대형화될수록 클럭 신호선(CLKs)이 길어지고 이에 따라 클럭 신호선(CLKs) 자체의 제 1 기생 저항(R1)이 증가하며, 금속 배선으로 이루어진 상기 클럭 신호선과 상부 기판의 공통 전극과의 사이에서 발생되는 제1 기생 캐패시턴스(C1)가 증가하게 된다.
또한, 상기 클럭 신호선(CLKs)의 인근에 전원 신호선(VDD)이 배치되고 상기 클럭 신호선과 상기 액정표시패널 사이에 게이트 구동 회로블럭이 형성된다. 상기 게이트 구동 회로블럭은 상기 클럭 신호선(CLKs)으로부터 클럭 신호를 인가받는데, 이때 상기 구동 회로블럭의 TFT와 상기 클럭 신호선(CLKs) 사이에 형성되는 금속 배선이 길어져 제 2 기생 저항(R2)이 증가하며, 상기 클럭 신호선(CLKs)과 상부 기판의 공통 전극과의 사이에서 발생되는 제 2 기생 캐패시턴스(C2)가 증가하게 된다. 상기 제 2 기생 캐패시턴스(C2)는 상기 클럭 신호선(CLKs)과 상기 전원 신호 선(VDD) 간의 오버랩(overlap) 캐패시턴스도 포함한다.
또한, 게이트 구동 회로블럭에서는 형성된 a-Si TFT에서 게이트 전극과 소스 전극 사이에서 제 3 캐패시턴스가 발생된다.
이와 같이, 상기 클럭 신호선(CLKs)의 전체의 기생 저항(R1+R2) 및 기생 캐패시턴스(C1+C2+C3)가 증가하게 되면 필연적으로 라인 딜레이(line delay)가 증가하게 되며 이는 게이트 펄스의 왜곡으로 나타난다. 즉, 액정표시패널에서 게이트 구동 집적회로로부터 첫번째 게이트 라인으로 출력되는 게이트 구동 신호(Vg_out1)에서 N번째 게이트 라인으로 출력되는 게이트 구동 신호(Vg-outN)는 기생 캐패시턴스에 의한 라인 딜레이의 증가로 인하여 일정한 게이트 전압을 얻기가 어렵다.
실시예는 액정표시패널 내에 형성된 게이트 구동회로의 기생 캐패시턴스 성분을 감소시킬 수 있는 액정표시장치를 제공하는 데 목적이 있다.
실시예에 따른 액정표시장치는, 액티브 영역을 포함하며 영상을 표시하는 액정표시패널, 상기 액정표시패널의 일 기판 상에 형성되어 상기 액티브 영역으로 게이트 구동신호를 인가하는 게이트 구동회로영역, 및 상기 게이트 구동회로영역과 상기 액티브 영역 사이에 형성되어 상기 게이트 구동회로영역으로 클럭 신호를 인가하는 적어도 하나의 클럭 신호선을 포함한다.
실시예에 따른 액정표시장치는, 액티브 영역을 포함하며 영상을 표시하는 액정표시패널, 상기 액정표시패널의 일 기판 상에 형성되어 상기 액티브 영역으로 게이트 구동신호를 인가하는 게이트 구동회로영역, 및 상기 기판 상에 상기 게이트 구동회로영역을 사이에 두고 배치되어 상기 게이트 구동회로영역에 신호를 인가하는 클럭 신호선 및 전원 신호선을 포함하는 것을 특징으로 한다.
실시예는 액정표시패널 내에 형성된 게이트 구동 집적회로의 기생 캐패시턴스 성분을 감소시켜 게이트 구동 회로의 성능을 향상시키고 화질을 향상시키는 효 과가 있다.
이하, 실시예는 액정표시장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예는 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있으며, 발명을 설명하는 데 있어서 불필요한 부분은 생략하여 도시하거나 간략히 도시될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 4는 실시예에 따른 액정표시장치를 보여주는 평면도이고, 도 5는 도 4의 액정표시장치의 게이트 구동회로의 일부를 확대하여 보여주는 평면도이다. 또한, 도 6은 도 5의 게이트 구동회로를 보여주는 회로도이다.
도 4에 도시한 바와 같이, 액정 표시 장치는 액정 표시장치는 TFT 어레이 기판(110)상에 서로 교차하는 다수의 게이트 라인(GL)과 데이터 라인(DL)을 구비하여 액티브 영역이 형성되며 영상을 표시하는 액정표시패널(120)과, 다수의 데이터 라인(DL)을 구동하기 위한 데이터 구동 칩(130)이 실장된 다수의 회로필름(150)과, 다수의 게이트 라인(GL)을 구동하는 게이트 구동회로(140)를 포함한다.
상기 게이트 구동회로는 상기 액티브 영역의 양측에 형성될 수도 있다.
상기 TFT 어레이 기판(110)은 교차하는 다수의 게이트 라인과 다수의 데이터 라인에 의해 정의되는 각 화소 영역(P)에 형성된 TFT와 액정분자를 구동하는 화소전극(122)을 구비한다.
상기 TFT는 게이트 라인(GL)으로부터의 스캔 펄스(scan pulse)에 응답하여 데이터 라인(DL)으로부터의 데이터 신호를 화소 전극(122)에 공급한다.
상기 데이터 구동 칩(130)은 다수의 데이터 회로필름(150)에 실장되어 액정표시패널(120)과 인쇄회로기판(180) 사이에 접속된다.
이러한 데이터 구동 칩(130)은 외부로부터의 디지털 영상 데이터를 아날로그 영상 데이터로 변환하고 게이트 라인(GL)들에 스캔펄스가 공급되는 1수평 주기마다 1수평 라인분의 아날로그 영상 데이터를 데이터 라인들로 공급한다. 즉, 데이터 구동 칩(130)은 아날로그 영상 데이터의 계조값에 따라 소정 레벨을 가지는 감마전압을 선택하고 선택된 감마전압을 데이터 라인(DL)들로 공급한다.
도 5에 도시한 바와 같이, 액정표시패널(120)의 TFT 어레이 기판(110)에서 액티브 영역의 일측에는 게이트 구동회로(140)가 형성된다. 상기 게이트 구동회로(140)는 전원 신호선 영역, 게이트 구동회로영역, 클럭 신호선 영역을 포함한다.
상기 전원 신호선(141)은 하이 레벨(high level) 구동전압을 인가하는 전원 신호선(VDD) 및 로우 레벨(low level) 구동전압을 인가하는 전원 신호선(VSS)을 포함할 수 있다.
상기 클럭 신호선 영역은 상기 게이트 구동회로영역과 상기 액티브 영역 사이에 형성되어 상기 클럭 신호선(145a, 145b, 145c, 145d)과 상기 전원 신호선(141)이 오버랩되어 발생되는 기생 캐패시턴스를 감소시킬 수 있다.
또한, 상기 클럭 신호선(CLKs)에서 상기 게이트 구동회로영역으로 금속 배선을 길게 형성할 필요가 없어 상기 클럭 신호선과 상부 기판의 공통 전극과의 사이에서 발생되는 기생 캐패시턴스도 감소시킬 수 있게 된다.
도 6을 참조로 구체적으로 살펴보면, 상기 게이트 구동회로는 n 개의 게이트구동신호(Vg1~VgN)를 출력하는 n 개의 스테이지(SR1~SRn)로 구성된 스테이지부(148)를 포함한다.
상기 각각의 스테이지(SR1~SRn)는 쉬프트 레지스터(Shift register) 회로로 구성된다.
아울러 제1 내지 제 n 번째 스테이지(SR1~SRn)는 각각 하이 레벨 구동전압(VDD) 및 로우 레벨 구동전압(VSS)과 클럭신호(CLKs)가 입력되고, 상기 구동전압(VDD,VSS)과 클럭신호(CLKs)에 응답하여 발생된 전단의 스테이지 출력을 후단의 스타트 신호(Vst)로 공급함으로써 후단 스테이지의 동작이 개시되어 순차적으로 게이트구동신호(Vg1~VgN)를 출력한다.
도 7은 실시예에 따른 게이트 구동회로영역의 스테이지부를 보다 구체적으로 도시한 회로도이다.
도 7에 도시한 바와 같이, 게이트 구동회로영역의 스테이지부(148)는 클럭 신호선(CLKs)과 연결되고 게이트 구동신호를 게이트 구동신호 출력단(VgN)으로 출력하는 풀-업 트랜지스터(Q1)와, 상기 게이트 구동신호 출력단(VgN)과 로우레벨 구동전원 입력단(VSS)에 연결되는 풀-다운 트랜지스터(Q2)로 이루어진 쉬프트 레지스터 회로를 포함한다.
상기 게이트 구동회로영역은 상기 스테이지부(148)의 상기 풀-업 트랜지스터(Q1) 및 상기 풀-다운 트랜지스터(Q2)를 스위칭 제어하기 위하여 다수의 트랜지스터들을 더 구성하고 있으며, 상기 트랜지스터들은 a-Si TFT로 이루어질 수 있다.
이때, 상기 액정표시패널(120)에 형성된 게이트 구동회로에서 클럭 신호선(CLKs)이 길어져 발생되는 제 1 기생 저항(R1) 및 상기 클럭 신호선(CLKs)과 상부 기판의 공통 전극과의 사이에서 발생되는 제1 기생 캐패시턴스(C1)가 있다.
또한, 게이트 구동회로영역에서 형성된 a-Si TFT에서 게이트 전극과 소스 전극 사이에서 제 3 캐패시턴스(C3)가 발생된다.
이와 같이, 상기 클럭 신호선(CLKs)을 상기 게이트 구동회로영역과 액정표시패널(120)의 액티브 영역 사이에 형성한다. 즉, 액정표시패널(120)에 액티브 영역, 상기 액티브 영역 인근에 클럭 신호선 영역을 형성하고, 상기 클럭 신호선 영역과 가깝게 게이트 구동회로영역, 전원 신호선 영역 순으로 형성하게 되면 전원 신호선과 상기 클럭 신호선의 오버랩이 발생되지 않아 이 부분에서 형성되는 기생 캐패시턴스를 방지할 수 있으며, 상기 클럭 신호선에서 상기 게이트 구동회로영역의 트랜지스터로의 금속 배선을 길게 형성할 필요가 없으므로 라인 저항 및 상기 금속 배선과 상부 기판의 공통 전극과의 사이에서 발생되는 기생 캐패시턴스 또한 방지할 수 있게 된다.
따라서, 실시예에 따른 게이트 구동 회로블럭에서 시정수(time constant)는 기생 저항(R1)과 총 기생 캐패시턴스(C1+C3)의 곱으로 정의할 수 있는데, 총 기생 캐패시턴스가 기존 대비 감소되어 시정수가 빨라지게 되어 클럭 신호선(CLKs)의 라 인 딜레이(line delay)에 의한 게이트 구동신호의 파형 왜곡을 방지할 수 있게 된다.
상기와 같은 구조로 액정표시패널의 TFT 어레이 기판 상에 형성되는 클럭 신호선(CLKs)은 상기 게이트 구동회로영역 내부에 형성하여 상기 클럭 신호선(CLKs)과 상기 게이트 구동회로영역 내의 트랜지스터들과의 거리를 단축시킬 수 있다. 이로써, 상기 클럭 신호선(CLKs)의 기생 저항 및 기생 캐패시턴스를 감소시켜 라인 딜레이를 저감시킬 수 있다.
또한, 상기 액티브 영역 인근에 전원 신호선(VDD)을 형성하고, 상기 전원 신호선(VDD) 영역 인근에 게이트 구동회로영역을 형성하고, 상기 게이트 구동회로영역 옆에 클럭 신호선(CLKs) 영역을 형성할 수 있다.
상기 클럭 신호선(CLKs)들을 분리하여 상기 게이트 구동회로영역을 이중으로 구동할 수도 있다.
도 8은 실시예에 따른 게이트 구동회로의 게이트 구동신호 출력의 라이징 타임(rising time) 파형을 보여주는 시뮬레이션 결과 그래프이다.
도 9는 실시예에 따른 게이트 구동회로의 게이트 구동신호 출력의 폴링 타임(falling time) 파형을 보여주는 시뮬레이션 결과 그래프이다.
도 8 및 도 9에 도시한 바와 같이, 게이트 구동회로의 게이트 구동신호는 클럭 라인의 기생 캐패시턴스가 줄어듬으로써 기존의 게이트 구동신호의 출력 파형인 A1, A2가 실시예에 따른 게이트 구동신호의 출력 파형인 B1, B2로 개선된다. 따라서, 게이트 구동신호의 라이징 타임과 폴링 타임이 빨라져서 라인 딜레이가 개선되 는 것을 확인할 수 있다.
도 1은 poly-TFT 액정 표시 장치의 구성을 나타낸 개략도이다.
도 2는 종래의 a-Si TFT 액정 표시 장치의 구성을 나타낸 개략도이다.
도 3은 종래의 GIP 구조의 액정표시패널에 형성된 게이트 구동회로를 개략적으로 보여주는 회로도이다.
도 4는 실시예에 따른 액정표시장치를 보여주는 평면도이다.
도 5는 도 4의 액정표시장치의 게이트 구동회로의 일부를 확대하여 보여주는 평면도이다.
도 6은 도 5의 게이트 구동회로를 보여주는 회로도이다.
도 7은 실시예에 따른 게이트 구동회로영역의 스테이지부를 보다 구체적으로 도시한 회로도이다.
도 8은 실시예에 따른 게이트 구동회로의 게이트 구동신호 출력의 라이징 타임(rising time) 파형을 보여주는 시뮬레이션 결과 그래프이다.
도 9는 실시예에 따른 게이트 구동회로의 게이트 구동신호 출력의 폴링 타임(falling time) 파형을 보여주는 시뮬레이션 결과 그래프이다.
<도면의 주요부분에 대한 부호 설명>
110 : TFT 어레이 기판 120 : 액정표시패널
122 : 화소 전극 130 : 데이터 구동 칩
140 : 게이트 구동회로 141 : 전원 신호선
145a, 145b, 145c, 145d : 클럭 신호선
148 : 스테이지부 150 : 회로필름

Claims (9)

  1. 액티브 영역을 포함하며 영상을 표시하는 액정표시패널;
    상기 액정표시패널의 일 기판 상에 형성되어 상기 액티브 영역으로 게이트 구동신호를 인가하는 게이트 구동회로영역; 및
    상기 게이트 구동회로영역의 일측과 상기 액티브 영역 사이에 형성되어 상기 게이트 구동회로영역으로 클럭 신호를 인가하는 적어도 하나의 클럭 신호선을 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제 1항에 있어서,
    상기 게이트 구동회로영역의 타측에 배치되어 상기 게이트 구동회로영역에 전원 신호를 인가하도록 상기 기판 상에 형성된 전원 신호선을 더 포함하는 것을 특징으로 하는 액정표시장치.
  3. 제 2항에 있어서,
    상기 전원 신호선과 상기 클럭 신호선은 중첩되지 않는 것을 특징으로 하는 액정표시장치.
  4. 제 1항에 있어서,
    상기 게이트 구동회로영역은 상기 기판 상에 형성된 복수의 트랜지스터를 포함하는 쉬프트 레지스터 회로를 포함하는 것을 특징으로 하는 액정표시장치.
  5. 제 4항에 있어서,
    상기 트랜지스터는 a-Si TFT를 포함하는 것을 특징으로 하는 액정표시장치.
  6. 액티브 영역을 포함하며 영상을 표시하는 액정표시패널;
    상기 액정표시패널의 일 기판 상에 형성되어 상기 액티브 영역으로 게이트 구동신호를 인가하는 게이트 구동회로영역; 및
    상기 기판 상에 상기 게이트 구동회로영역을 사이에 두고 배치되어 상기 게이트 구동회로영역에 신호를 인가하는 클럭 신호선 및 전원 신호선을 포함하는 것을 특징으로 하는 액정표시장치.
  7. 제 6항에 있어서,
    상기 전원 신호선과 상기 클럭 신호선은 중첩되지 않는 것을 특징으로 하는 액정표시장치.
  8. 제 6항에 있어서,
    상기 게이트 구동회로영역은 상기 기판 상에 형성된 복수의 트랜지스터를 포함하는 쉬프트 레지스터 회로를 포함하는 것을 특징으로 하는 액정표시장치.
  9. 제 8항에 있어서,
    상기 트랜지스터는 a-Si TFT를 포함하는 것을 특징으로 하는 액정표시장치.
KR1020080040576A 2008-04-30 2008-04-30 액정표시장치 KR101432827B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080040576A KR101432827B1 (ko) 2008-04-30 2008-04-30 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080040576A KR101432827B1 (ko) 2008-04-30 2008-04-30 액정표시장치

Publications (2)

Publication Number Publication Date
KR20090114767A KR20090114767A (ko) 2009-11-04
KR101432827B1 true KR101432827B1 (ko) 2014-08-26

Family

ID=41555980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080040576A KR101432827B1 (ko) 2008-04-30 2008-04-30 액정표시장치

Country Status (1)

Country Link
KR (1) KR101432827B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101859711B1 (ko) 2011-09-22 2018-05-21 삼성디스플레이 주식회사 액정 표시 장치
KR102380764B1 (ko) * 2017-07-18 2022-03-31 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치
KR102002961B1 (ko) * 2018-05-14 2019-07-24 삼성디스플레이 주식회사 액정 표시 장치
CN212342630U (zh) * 2020-02-10 2021-01-12 华为技术有限公司 一种oled显示屏模组及终端设备
WO2022198487A1 (zh) * 2021-03-24 2022-09-29 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030072701A (ko) * 2002-03-06 2003-09-19 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
KR20070073020A (ko) * 2006-01-03 2007-07-10 삼성전자주식회사 액정 표시 장치 및 그 구동방법
KR20070119346A (ko) * 2006-06-15 2007-12-20 엘지.필립스 엘시디 주식회사 액정표시장치의 게이트구동회로 및 그 구동방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030072701A (ko) * 2002-03-06 2003-09-19 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
KR20070073020A (ko) * 2006-01-03 2007-07-10 삼성전자주식회사 액정 표시 장치 및 그 구동방법
KR20070119346A (ko) * 2006-06-15 2007-12-20 엘지.필립스 엘시디 주식회사 액정표시장치의 게이트구동회로 및 그 구동방법

Also Published As

Publication number Publication date
KR20090114767A (ko) 2009-11-04

Similar Documents

Publication Publication Date Title
US7696974B2 (en) Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
US10102793B2 (en) Built-in gate driver and display device using the same
US10163392B2 (en) Active matrix display device and method for driving same
US7508479B2 (en) Liquid crystal display
US8462099B2 (en) Display panel and display device
US8031160B2 (en) Shift register, shift register array, and flat display apparatus
US8325126B2 (en) Liquid crystal display with reduced image flicker and driving method thereof
EP2234098B1 (en) Display device and method for driving display device
US8723853B2 (en) Driving device, display apparatus having the same and method of driving the display apparatus
US20070085798A1 (en) Device and method for driving large-sized and high-resolution display panel
US20060114209A1 (en) Gate line driving circuit, display device having the same, and apparatus and method for driving the display device
US20140043066A1 (en) Gate driving circuit and display apparatus having the same
US20080036717A1 (en) Liquid crystal display apparatus
US20070052656A1 (en) Flat panel display and manufacturing method thereof
US20100156862A1 (en) Liquid crystal display device
JP2005099570A (ja) 表示ドライバ、電気光学装置及び電気光学装置の駆動方法
KR101432827B1 (ko) 액정표시장치
US8223104B2 (en) Display device and electronic device having the same
US8587577B2 (en) Signal transmission lines for image display device and method for wiring the same
KR100531246B1 (ko) 피모스소자의 누설전류 저감을 위한 평판디스플레이장치및 그 신호인가방법
KR20040039675A (ko) 칩 온 글래스 타입의 액정 표시 장치
KR20140109019A (ko) 게이트 구동 모듈, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20070115020A (ko) 표시장치
US20080074168A1 (en) Driving circuit with output control circuit and liquid crystal display using same
KR101043678B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 6