KR20040000958A - 라인 온 글래스형 액정표시장치의 게이트 구동 장치 및 방법 - Google Patents

라인 온 글래스형 액정표시장치의 게이트 구동 장치 및 방법 Download PDF

Info

Publication number
KR20040000958A
KR20040000958A KR1020020035993A KR20020035993A KR20040000958A KR 20040000958 A KR20040000958 A KR 20040000958A KR 1020020035993 A KR1020020035993 A KR 1020020035993A KR 20020035993 A KR20020035993 A KR 20020035993A KR 20040000958 A KR20040000958 A KR 20040000958A
Authority
KR
South Korea
Prior art keywords
gate
timing control
line
lines
voltage
Prior art date
Application number
KR1020020035993A
Other languages
English (en)
Other versions
KR100839482B1 (ko
Inventor
이석우
송진경
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020035993A priority Critical patent/KR100839482B1/ko
Publication of KR20040000958A publication Critical patent/KR20040000958A/ko
Application granted granted Critical
Publication of KR100839482B1 publication Critical patent/KR100839482B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F1/00—Refuse receptacles; Accessories therefor
    • B65F1/14—Other constructional features; Accessories
    • B65F1/141—Supports, racks, stands, posts or the like for holding refuse receptacles
    • B65F1/1415—Supports, racks, stands, posts or the like for holding refuse receptacles for flexible receptables, e.g. bags, sacks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F1/00—Refuse receptacles; Accessories therefor
    • B65F1/12—Refuse receptacles; Accessories therefor with devices facilitating emptying
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F1/00—Refuse receptacles; Accessories therefor
    • B65F1/14—Other constructional features; Accessories
    • B65F1/1405—Compressing means incorporated in, or specially adapted for, refuse receptacles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F2210/00—Equipment of refuse receptacles
    • B65F2210/132—Draining means

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 라인 온 글래스형 신호라인에 의한 신호왜곡을 최소화할 수 있는 액정표시장치를 제공하는 것이다.
이를 위하여, 본 발명은 게이트라인과 데이터라인의 교차로 정의되는 영역마다 박막트랜지스터와 액정셀들이 형성된 화상표시부와: 그 화상표시부의 외곽영역에 라인 온 글래스 방식으로 형성되어 게이트 타이밍 제어신호들과 게이트 전원전압들을 전송하는 라인 온 글래스형 신호라인군을 구비하는 액정표시패널과; 게이트 타이밍 제어신호들을 발생하는 타이밍 제어부와; 게이트 전원전압 신호들을 발생하는 전원부와: 게이트 타이밍 제어신호들과 게이트 전원전압 신호들 각각을 전송하는 라인 온 글래스형 신호라인군으로 공급하는 게이트 전송라인들과; 게이트 전송라인들 중 적어도 하나에 접속되어 게이트 타이밍 제어신호들과 게이트 전원전압 신호들 중 적어도 한 신호의 전압을 분압하는 적어도 하나의 분압기와; 게이트 타이밍 제어신호들 및 게이트 전원전압 신호들을 이용하여 게이트라인들을 구동하고, 신호들 중 분압되어 입력되는 적어도 한 신호는 정상 전압으로 승압하여 이용하는 게이트 구동 집적회로를 구비하는 것을 특징으로 한다.

Description

라인 온 글래스형 액정표시장치의 게이트 구동 장치 및 방법{GATE DRIVING APPARATUS AND METHOD FOR LIQUID CRYSTAL DISPLAY OF LINE ON GLASS TYPE}
본 발명은 액정표시장치에 관한 것으로, 특히 라인 온 글래스형 신호라인에 의한 신호왜곡을 최소화할 수 있는 액정표시장치의 게이트 구동 장치 및 방법에 관한 것이다.
액정표시장치는 전계를 이용하여 유전이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스형으로 배열된 액정표시패널과, 액정표시패널을 구동하기 위한 구동회로를 구비한다.
액정표시패널은 액정셀들이 화소신호에 따라 광투과율을 조절함으로써 화상을 표시하게 된다.
구동회로는 액정표시패널의 게이트라인들을 구동하기 위한 게이트 드라이버와, 데이터라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버 및 데이터드라이버에 타이밍 제어신호와 화소 데이터를 공급하는 타이밍 제어부와, 전원전압을 공급하는 전원부를 구비한다.
데이터 드라이버와 게이트 드라이버는 다수개의 집적회로(Integrated Circuit;이하, IC라 함)들로 분리되어 집적화되어 칩 형태로 제작된다. 집적화된 드라이브 IC 각각은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 액정표시패널과 전기적으로 접속된다. 또한 드라이브 IC는 COG(Chip On Glass) 방식으로 액정표시패널 상에 직접 실장되기도 한다. 타이밍 제어부와 전원부는 칩 형태로 제작되어 메인 PCB(Printed Circuit Board) 상에 실장된다.
여기서 TCP에 의해 액정표시패널에 접속되는 드라이브 IC들은 FPC(Flexable Printed Circuit)와 서브 PCB를 통해 메인 PCB의 타이밍 제어부 및 전원부와 접속된다. 구체적으로, 데이터 드라이브 IC들은 데이터 FPC와 데이터 PCB에 실장되는 신호라인들을 통해 타이밍 제어부로부터의 타이밍 제어신호들 및 화소 데이터와 전원부로부터의 전원전압을 공급받게 된다. 게이트 드라이브 IC들은 게이트 FPC와 게이트 PCB에 실장되는 신호라인들을 통해 타이밍 제어부로부터의 타이밍 제어신호들과 전원부로부터의 전원전압을 공급받게 된다.
COG 방식으로 액정표시패널에 실장되는 드라이브 IC들은 액정표시패널은 FPC와 액정표시패널에 실장되는 라인 온 글래스(Line On Glass; 이하 LOG라 함)형 신호라인들을 통해 타이밍 제어부로부터의 타이밍 제어신호들 및 화소데이터와 전원부로부터의 전원전압을 공급받게 된다.
최근에는 드라이브 IC들이 TCP를 통해 액정표시패널과 접속되는 경우에도 LOG형 신호라인들을 채택하여 PCB를 제거함으로써 액정표시장치가 더욱 박형화되게 하고 있다. 특히 상대적으로 적은 신호를 전달하는 게이트 PCB를 제거하고 게이트 드라이브 IC들에 타이밍 제어신호들 및 전원전압을 공급하는 신호라인들을 LOG형으로 액정표시패널 상에 형성하고 있다. 이에 따라, TCP에 실장된 게이트 드라이브 IC들은 메인 PCB->FPC->데이터 PCB->데이터 TCP->LOG 신호라인->게이트 TCP를 경유하여 타이밍 제어부로부터의 타이밍 제어신호와 전원부로부터의 전원전압을 공급받게 된다. 이 경우, 게이트 드라이브 IC에 공급되는 타이밍 제어신호와 전원전압은 LOG 신호라인들의 라인저항과 LOG 신호라인들 간의 기생 캐패시터 영향으로 감소하여 액정표시패널에 표시되는 화상의 품질이 저하되게 한다.
게이트 PCB가 제거된 LOG형 액정표시장치는 도 1에 도시된 바와 같이 타이밍 제어부(2)와 전원부(18)를 포함하는 메인 PCB(28)와, FPC(Flexable Printed Circuit; 22)를 통해 메인 PCB(28)와 접속된 데이터 PCB(4)와, 액정표시패널(20)과, 데이터 구동 IC(8)를 실장하여 데이터 PCB(4)와 액정표시패널(20) 사이에 접속된 데이터 TCP(6)와, 게이트 구동 IC(12)를 실장하여 액정표시패널(20)에 접속된 게이트 TCP(10)를 구비한다.
액정표시패널(20)은 박막트랜지스터 어레이 기판(14)과, 칼러필터 어레이 기판(16)이 액정을 사이에 두고 접합되어 형성된다. 이러한 액정표시패널(20)은 게이트라인들과 데이터라인들의 교차로 정의되는 영역마다 박막트랜지스터에 의해 독립적으로 구동되는 액정셀들이 마련된다. 박막트랜지스터는 게이트라인으로부터의스캔신호에 응답하여 데이터라인으로부터의 화소신호를 액정셀에 공급한다.
데이터 드라이브 IC들(8)은 데이터 TCP(6) 및 액정표시패널(20)의 데이터 패드부를 경유하여 데이터라인들과 접속된다. 이러한 데이터 드라이브 IC들(8)은 화소데이터를 아날로그 화소신호로 변환하여 데이터라인들에 공급한다. 이를 위하여, 데이터 드라이브 IC들(8)은 데이터 PCB(4)와 FPC(22)를 통해 메인 PCB(28)의 타이밍 제어부(2) 및 전원부(18)로부터 타이밍 제어신호, 화소 데이터, 그리고 전원전압을 공급받게 된다.
게이트 드라이브 IC들(12)은 게이트 TCP(10) 및 액정표시패널(20)의 게이트 패드부를 경유하여 게이트라인들과 접속된다. 이러한 게이트 드라이브 IC들(12)은 스캔 신호, 즉 게이트 하이전압(VGH)를 게이트라인들에 순차적으로 공급한다. 또한 게이트 드라이브 IC들(12)은 게이트 하이전압(VGH)이 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압(VGL)을 게이트라인들에 공급한다. 이를 위하여, 메인 PCB(28)의 타이밍 제어부(2) 및 전원부(18)로부터의 게이트 타이밍 제어신호와 게이트 전원전압은 FPC(22), 데이터 PCB(4), 데이터 TCP(6)에 공급된다. 그리고, 데이터 TCP(6)를 통해 공급되는 게이트 타이밍 제어신호와 게이트 전원전압을 게이트 TCP(10)에 실장된 게이트 드라이브 IC들(12)에 공급하기 위하여 LOG형 신호라인군(30)이 액정표시패널(20)의 가장자리에 형성된다.
LOG형 신호라인군(20)은 통상 게이트 로우전압(VGL), 게이트 하이전압 (VGH), 공통전압(VCOM), 그라운드 전압(GND), 제1 전원 전압(VCC)와 같이 전원부(18)로부터 공급되는 전원전압들과; 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부(2)로부터 공급되는 게이트 타이밍 제어신호들 각각을 공급하는 신호라인들로 구성된다. 이러한 LOG형 신호라인군(30)은 한정된 패드영역에 미세패턴으로 나란하게 형성된다. 그리고 LOG형 신호라인군(30)은 통상 게이트라인들과 동일하게 게이트 금속층으로 형성된다.
이에 따라, LOG형 신호라인군(30)은 PCB에 형성되는 신호라인들 보다 큰 라인저항을 가지게 된다. 또한, LOG형 신호라인군(30)은 좁은 영역에 형성됨에 따라 라인들 간의 간격이 상대적으로 협소하여 PCB에 형성되는 신호라인들 간의 기생 캐패시터 보다 큰 용량의 기생 캐패시터를 형성하게 된다. 이렇게 LOG형 신호라인군(30)이 가지는 상대적으로 큰 라인저항과 기생 캐패시터에 의해 LOG형 신호라인군(30)을 통해 전송되는 게이트 타이밍 제어신호와 전원전압이 왜곡된다.
다시 말하여, 도 2에 도시된 바와 같이 타이밍 제어부(2) 및 전원부(18)와 게이트 구동 IC(12) 사이에 접속되는 게이트 타이밍 제어신호(GSP, GSC, GOE등)와 전원전압(VGH, VGL, VCOM등) 전송라인들은 LOG형 신호라인들의 라인저항(LR)과 기생 캐패시터(C)를 포함하게 된다. 이에 따라, 도 3에 도시된 바와 같이 데이터 드라이브 IC에 공급되는 데이터 타이밍 제어신호(DCS)와 대비하여 게이트 드라이브 IC(12)에 공급되는 게이트 타이밍 제어신호(GCS)는 LOG 신호라인들의 라인저항(LR)과 기생 캐패시터(C)의 영향으로 심하게 왜곡된다. 이 결과, 게이트 드라이브 IC(12)에서 게이트라인들에 공급되는 게이트 하이전압 및 게이트 로우전압과, 상부기판으로 공급되는 공통전압 등이 왜곡되어 그 영향으로 화질이 저하되게 된다.
따라서, 본 발명의 목적은 LOG형 신호라인들에 의한 신호왜곡을 최소화할 수 있는 LOG형 액정표시장치의 게이트 구동 장치 및 방법을 제공하는 것이다.
도 1은 라인 온 글래스형 액정표시장치를 도시한 평면도.
도 2는 도 1에 도시된 타이밍 제어부와 게이트 구동 집적회로 간의 신호라인을 상세히 도시한 도면.
도 3은 도 1에 도시된 데이터 구동 집적회로에 공급되는 데이터 제어 신호와 게이트 구동 집적회로에 공급되는 게이트 제어 신호를 비교하여 도시한 도면.
도 4는 본 발명의 실시 예에 따른 라인 온 글래스형 액정표시장치를 도시한 도면.
도 5는 도 4에 도시된 게이트 구동 장치를 도시한 도면.
도 6은 도 5은 레벨 쉬프터 어레이의 입출력 파형을 예를 들어 도시한 도면.
도 7은 도 5에 도시된 레벨 쉬프터 어레이의 상세 구성을 도시한 도면.
<도면의 주요부분에 대한 간단한 설명>
2, 42 : 타이밍 제어부 4, 44 : 데이터 PCB
6, 46 : 데이터 TCP 8, 48 : 데이터 구동 IC
10, 50 : 게이트 TCP 12, 52 : 게이트 구동 IC
14, 54 : 박막트랜지스터 어레이 기판 16, 56 : 칼라필터 어레이 기판
18, 58 : 전원부 20, 60 : 액정표시패널
22, 62 : FPC 30, 70 : LOG형 신호라인군
64 : 분압기 72 : 레벨 쉬프터 어레이
74 : 게이트 구동부 76 : 전압증폭기
상기 목적을 달성하기 위하여, 본 발명에 따른 LOG형 액정표시장치의 게이트 구동 장치는 게이트라인과 데이터라인의 교차로 정의되는 영역마다 박막트랜지스터와 액정셀들이 형성된 화상표시부와: 그 화상표시부의 외곽영역에 라인 온 글래스 방식으로 형성되어 게이트 타이밍 제어신호들과 게이트 전원전압들을 전송하는 라인 온 글래스형 신호라인군을 구비하는 액정표시패널과; 게이트 타이밍 제어신호들을 발생하는 타이밍 제어부와; 게이트 전원전압 신호들을 발생하는 전원부와: 게이트 타이밍 제어신호들과 게이트 전원전압 신호들 각각을 전송하는 라인 온 글래스형 신호라인군으로 공급하는 게이트 전송라인들과; 게이트 전송라인들 중 적어도 하나에 접속되어 게이트 타이밍 제어신호들과 게이트 전원전압 신호들 중 적어도 한 신호의 전압을 분압하는 적어도 하나의 분압기와; 게이트 타이밍 제어신호들 및 게이트 전원전압 신호들을 이용하여 게이트라인들을 구동하고, 신호들 중 분압되어 입력되는 적어도 한 신호는 정상 전압으로 승압하여 이용하는 게이트 구동 집적회로를 구비하는 것을 특징으로 한다.
여기서, 분압기는 적어도 하나의 게이트 전송라인에 직렬로 접속되며 상대적으로 큰 저항값을 갖는 적어도 하나의 제1 저항과, 적어도 하나의 게이트 전송라인에 병렬로 접속되며 상대적으로 작은 저항값을 갖는 적어도 하나의 제2 저항을 구비하는 것을 특징으로 한다.
이 경우, 적어도 하나의 제1 및 제2 저항은 상기 타이밍 제어부 및 전원부의 출력단에 설치된 것을 특징으로 한다.
여기서, 적어도 하나의 제1 및 제2 저항은 상기 타이밍 제어부 및 전원부 각각과 집적화된 것을 특징으로 한다.
이와 달리, 적어도 하나의 제1 저항은 타이밍 제어부 및 전원부의 출력단에 설치되고, 적어도 하나의 제2 저항은 게이트 구동 집적회로의 입력단에 설치된 것을 특징으로 한다.
여기서, 적어도 하나의 제1 저항은 상기 타이밍 제어부 및 전원부 각각과 집적화되고, 상기 제2 저항은 상기 게이트 구동 집적회로와 함께 집적화 된 것을 특징으로 한다.
상기 게이트 전송라인은 타이밍 제어부 및 전원부가 실장되는 메인 인쇄회로기판과, 그 메인 인쇄회로기판에 접속되는 가요성 인쇄회로와, 그 가요성 인쇄회로와 접속되고 데이터라인들을 구동하는 데이터 구동 집적회로들에 필요한 구동신호들을 전송하는 데이터 인쇄회로기판과, 데이터 구동 집적회로들이 실장되는 테이프 캐리어 패키지를 경유하여 라인 온 글래스형 신호라인군과 접속되는 것을 특징으로 한다.
상기 게이트 집적회로는 게이트 타이밍 제어신호들 및 게이트 전원전압 신호들을 이용하여 게이트라인들을 순차적으로 구동하는 게이트 구동부와; 분압된 적어도 하나의 입력신호를 정상 전압으로 승압하여 게이트 구동부로 공급하는 적어도 하나의 레벨 쉬프터를 구비하는 것을 특징으로 한다.
본 발명에 따른 LOG형 액정표시장치의 게이트 구동 방법은 게이트 타이밍 제어신호들과 게이트 전원전압 신호들을 공급하는 단계와; 게이트 타이밍 제어신호들 및 게이트 전원전압 신호들 중 적어도 한 신호를 분압하여 라인 온 글래스형 신호라인들로 공급하는 단계와; 라인 온 글래스형 신호라인들을 통해 입력된 게이트 타이밍 제어신호들 및 게이트 전원전압 신호들을 이용하여 게이트라인들을 구동하는 단계를 포함하고, 라인 온 글래스형 신호라인들을 통해 입력되는 신호들 중 분압되어 입력된 적어도 한 신호는 정상 전압으로 승압하여 게이트라인들의 구동에 이용되게 하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 게이트 PCB가 제거된 LOG형 액정표시장치를 도시한 것이다.
도 4에 도시된 액정표시장치는 타이밍 제어부(42)와 전원부(58)를 포함하는 메인 PCB(68)와, FPC(Flexable Printed Circuit; 62)를 통해 메인 PCB(68)와 접속된 데이터 PCB(44)와, 액정표시패널(60)과, 데이터 구동 IC(48)를 실장하여 데이터PCB(44)와 액정표시패널(60) 사이에 접속된 데이터 TCP(66)와, 게이트 구동 IC(52)를 실장하여 액정표시패널(60)에 접속된 게이트 TCP(50)를 구비한다.
액정표시패널(60)은 박막트랜지스터 어레이 기판(54)과, 칼러필터 어레이 기판(56)이 액정을 사이에 두고 접합되어 형성된다. 이러한 액정표시패널(60)은 게이트라인들과 데이터라인들의 교차로 정의되는 영역마다 박막트랜지스터에 의해 독립적으로 구동되는 액정셀들이 마련된다. 박막트랜지스터는 게이트라인으로부터의 스캔신호에 응답하여 데이터라인으로부터의 화소신호를 액정셀에 공급한다.
데이터 드라이브 IC들(48)은 데이터 TCP(46) 및 액정표시패널(60)의 데이터 패드부를 경유하여 데이터라인들과 접속된다. 이러한 데이터 드라이브 IC들(48)은 화소데이터를 아날로그 화소신호로 변환하여 데이터라인들에 공급한다. 이를 위하여, 데이터 드라이브 IC들(48)은 데이터 PCB(44)와 FPC(62)를 통해 메인 PCB(68)의 타이밍 제어부(42) 및 전원부(58)로부터 타이밍 제어신호, 화소 데이터, 그리고 전원전압을 공급받게 된다.
게이트 드라이브 IC들(52)은 게이트 TCP(50) 및 액정표시패널(60)의 게이트 패드부를 경유하여 게이트라인들과 접속된다. 이러한 게이트 드라이브 IC들(52)은 스캔 신호, 즉 게이트 하이전압(VGH)를 게이트라인들에 순차적으로 공급한다. 또한 게이트 드라이브 IC들(52)은 게이트 하이전압(VGH)이 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압(VGL)을 게이트라인들에 공급한다. 이를 위하여, 메인 PCB(68)의 타이밍 제어부(42) 및 전원부(58)로부터의 게이트 타이밍 제어신호와 게이트 전원전압은 FPC(62), 데이터 PCB(44), 데이터 TCP(46)에 공급된다. 그리고, 데이터 TCP(46)를 통해 공급되는 게이트 타이밍 제어신호와 게이트 전원전압을 게이트 TCP(50)에 실장된 게이트 드라이브 IC들(52)에 공급하기 위하여 LOG형 신호라인군(70)이 액정표시패널(60)의 가장자리에 형성된다.
LOG형 신호라인군(70)은 전원부(58)로부터 공급되는 게이트 로우전압(VGL), 게이트 하이전압(VGH), 공통전압(VCOM), 그라운드 전압(GND), 제1 전원 전압(VCC)과 같은 게이트 전원전압들과; 타이밍 제어부(42)로부터 공급되는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)와 같은 게이트 타이밍 제어신호들 각각을 공급하는 신호라인들로 구성된다. 여기서, 공통전압(VCOM)은 은(Ag) 도트를 통해 칼라필터 어레이 기판에 형성되는 공통전극에 공급된다. 이러한 LOG형 신호라인군(70)은 한정된 외곽영역에서 협소한 라인간격을 가지는 미세패턴으로 형성된다. 그리고 LOG형 신호라인군(70)은 통상 게이트라인들과 동일하게 게이트 금속층으로 형성된다. 이에 따라, LOG형 신호라인군(70)은 상대적으로 큰 라인저항과 기생 캐패시터를 가지게 된다.
이러한 LOG 신호라인군(70)의 라인저항과 기생 캐패시터의 영향을 최소화하기 위하여 타이밍 제어부(42) 및 전원부(18)의 출력단에 접속된 분압기들(64)을 추가로 구비한다. 분압기(64)는 타이밍 제어부(42)에서 게이트 타이밍 제어신호들을 공급하는 출력단자들과, 전원부(18)에서 게이트 전원전압을 공급하는 출력단자들 각각에 접속되어 그 출력단자들을 통해 출력되는 신호들의 전압이 감소되게 한다. 이러한 분압기(64)는 도 5에 도시된 바와 같이 타이밍 제어부(42)의 게이트 타이밍 제어신호들(GSP, GSC, GOE)과 전원부(58)로부터의 게이트 전원전압(VGH, VGL 등)을전송하는 전송라인들 각각에 설치된 분압저항들(R1, R2)로 구성된다. 이와 달리, 분압기(64)는 게이트 타이밍 제어신호 전송라인들 및 게이트 전원전압 전송라인들에 선택적으로 선택될 수 있다.
도 5를 참조하면, 타이밍 제어부(42)의 게이트 타이밍 제어신호들(GSP, GSC, GOE)과 전원부(58)로부터의 게이트 전원전압(VGH, VGL 등)을 출력하는 출력단자들 각각에 상대적으로 큰 저항값을 갖는 제1 저항(R1)을 직렬로 설치하고, 제1 저항(R1) 보다 작은 저항값을 갖는 제2 저항(R1)을 병렬로 설치한다. 이에 따라, 분압저항들(R1, R2)의 저항비에 따른 분압으로 전압강하된 게이트 타이밍 제어신호와 게이트 전원전압들이 LOG 신호라인군(70)을 경유하여 게이트 드라이브 IC(52)에 공급된다.
예를 들면, 타이밍 제어부(42)에서 출력되는 게이트 타이밍 제어신호들(GSP, GSC, GOE)은 도 6에 도시된 게이트 쉬프트 클럭신호(GSC)와 같이 3.3V 정도의 스윙전압을 갖는다. 이러한 게이트 타이밍 제어신호들(GSP, GSC, GOE)은 분압저항(R1, R2)에 의해 약 300mV의 스윙전압을 가지고 LOG 신호라인군(70)을 경유하여 게이트 드라이브 IC(52)에 전송된다.
이렇게 분압저항(R1, R2)에 의해 게이트 타이밍 제어신호들 및 게이트 전원전압의 전압이 종래와 대비하여 현저하게 낮아지게 됨에 따라 LOG 신호라인군(70)의 라인저항과 기생 캐패시터의 영향을 최소화할 수 있게 된다.
이러한 분압저항들(R1, R2)는 도 4에 도시된 바와 같이 타이밍 제어부(42) 및 전원부(58)의 출력단에 설치되어 타이밍 제어부(42) 및 전원부(58) 각각과 함께집적화된다. 이와 달리, 제1 저항(R1)은 타이밍 제어부(42) 및 전원부(58)의 출력단에 설치되어 집적화되고, 제2 저항(R2)은 게이트 드라이브 IC(52)의 입력단에 설치되어 그와 함께 집적회될 수 있다. 또한, 분압저항들(R1, R2)은 메인 PCB(68), FPC(62), 데이터 PCB(44), 데이터 TCP(46)를 경유하는 게이트 타이밍 제어신호 및 게이트 전원전압 전송라인들의 어디에도 설치 가능하다.
게이트 구동 IC(52)는 전압강하되어 입력된 게이트 타이밍 제어신호들과 게이트 전원전압을 정상적인 구동전압으로 전압레벨을 변환하기 위한 레벨쉬프터 어레이(72)와, 게이트 타이밍 제어신호들과 게이트 전원전압을 이용하여 스캔신호를 게이트라인들에 공급하기 위한 게이트 구동부(74)를 구비한다.
레벨 쉬프터 어레이(72)는 도 7에 도시된 바와 같이 상기 분압저항(R1, R2)에 의해 전압강하되어 입력된 게이트 타이밍 제어신호들(LGSP, LGSC, LGOE)과 게이트 전원전압(LVGH, LVGL 등)을 정상 구동전압(GSP, GSC, GOE, VGH, VGL등)으로 승압하여 출력한다. 이를 위하여 레벨 쉬프터 어레이(72)는 게이트 타이밍 제어신호(LGSP, LGSC, LGOE) 입력라인들과 게이트 전원전압(LVGH, LVGL 등) 입력라인들 각각에 설치된 전압증폭기들(76)을 구비한다.
게이트 구동부(74)는 레벨쉬프터 어레이(72)에 의해 정상적인 구동전압으로 승압된 게이트 타이밍 제어신호들(GSP, GSC, GOE)과 게이트 전원전압(VGH, VGL 등)을 이용하여 게이트라인들을 구동하게 된다. 구체적으로 게이트 구동부(74)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭신호(GSC)에 응답하여 쉬프트시킴으로써 쉬프트 신호를 발생한다. 그리고, 그 쉬프트 신호에 응답하여 게이트하이전압(VGH)을 게이트라인들에 순차적으로 공급한다. 그리고, 게이트 구동부(74)는 게이트 하이전압(VGH)이 공급되지 않는 기간에는 게이트 로우전압(VGL)을 게이트라인들에 공급한다.
이와 같이, 본 발명의 실시 예에 따른 액정표시장치는 타이밍 제어부와 전원부에서 게이트 타이밍 제어신호들과 게이트 전원전압의 레벨을 현저하게 낮추어 게이트 드라이브 IC에 공급한 다음 정상 레벨로 승압하게 된다. 이에 따라, 전압강하된 게이트 타이밍 제어신호들 및 게이트 전원전압들에 대한 LOG형 신호라인들의 라인저항 및 기생 캐패시터의 영향을 최소화할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 LOG형 액정표시장치의 게이트 구동 장치 및 방법은 게이트 타이밍 제어신호들과 게이트 전원전압의 레벨을 현저하게 낮춘 다음 LOG 신호라인들을 통해 게이트 드라이브 IC에 공급하여 정상 레벨로 승압하게 된다. 이에 따라, LOG형 신호라인들을 통해 전송되는 전압강하된 게이트 타이밍 제어신호들 및 게이트 전원전압들이 LOG형 신호라인들의 라인저항 및 기생 캐패시터의 영향을 최대한 적게 받게 된다. 이 결과, LOG형 신호라인들의 라인저항 및 기생 캐패시터에 의한 게이트 타이밍 제어신호들 및 게이트 전원전압의 신호왜곡을 방지함으로써 화질을 향상시킬 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (9)

  1. 게이트라인과 데이터라인의 교차로 정의되는 영역마다 박막트랜지스터와 액정셀들이 형성된 화상표시부와: 그 화상표시부의 외곽영역에 라인 온 글래스 방식으로 형성되어 게이트 타이밍 제어신호들과 게이트 전원전압들을 전송하는 라인 온 글래스형 신호라인군을 구비하는 액정표시패널과;
    상기 게이트 타이밍 제어신호들을 발생하는 타이밍 제어부와;
    상기 게이트 전원전압 신호들을 발생하는 전원부와:
    상기 게이트 타이밍 제어신호들과 게이트 전원전압 신호들 각각을 전송하는 상기 라인 온 글래스형 신호라인군으로 공급하는 게이트 전송라인들과;
    상기 게이트 전송라인들 중 적어도 하나에 접속되어 상기 게이트 타이밍 제어신호들과 게이트 전원전압 신호들 중 적어도 한 신호의 전압을 분압하는 적어도 하나의 분압기와;
    상기 게이트 타이밍 제어신호들 및 게이트 전원전압 신호들을 이용하여 상기 게이트라인들을 구동하고, 상기 신호들 중 분압되어 입력되는 적어도 한 신호는 정상 전압으로 승압하여 이용하는 게이트 구동 집적회로를 구비하는 것을 특징으로 하는 라인 온 글래스형 액정표시장치의 게이트 구동 장치.
  2. 제 1 항에 있어서,
    상기 분압기는
    상기 적어도 하나의 게이트 전송라인에 직렬로 접속되며 상대적으로 큰 저항값을 갖는 적어도 하나의 제1 저항과,
    상기 적어도 하나의 게이트 전송라인에 병렬로 접속되며 상대적으로 작은 저항값을 갖는 적어도 하나의 제2 저항을 구비하는 것을 특징으로 하는 라인 온 글래스형 액정표시장치의 게이트 구동 장치.
  3. 제 2 항에 있어서,
    상기 적어도 하나의 제1 및 제2 저항은 상기 타이밍 제어부 및 전원부의 출력단에 설치된 것을 특징으로 하는 라인 온 글래스형 액정표시장치의 게이트 구동 장치.
  4. 제 3 항에 있어서,
    상기 적어도 하나의 제1 및 제2 저항은 상기 타이밍 제어부 및 전원부 각각과 집적화된 것을 특징으로 하는 라인 온 글래스형 액정표시장치의 게이트 구동 장치.
  5. 제 2 항에 있어서,
    상기 적어도 하나의 제1 저항은 상기 타이밍 제어부 및 전원부의 출력단에 설치되고, 상기 적어도 하나의 제2 저항은 상기 게이트 구동 집적회로의 입력단에 설치된 것을 특징으로 하는 라인 온 글래스형 액정표시장치의 게이트 구동 장치.
  6. 제 5 항에 있어서,
    상기 적어도 하나의 제1 저항은 상기 타이밍 제어부 및 전원부 각각과 집적화되고, 상기 제2 저항은 상기 게이트 구동 집적회로와 함께 집적화 된 것을 특징으로 하는 라인 온 글래스형 액정표시장치의 게이트 구동 장치.
  7. 제 1 항에 있어서,
    상기 게이트 전송라인은
    상기 타이밍 제어부 및 전원부가 실장되는 메인 인쇄회로기판과, 그 메인 인쇄회로기판에 접속되는 가요성 인쇄회로와, 그 가요성 인쇄회로와 접속되고 상기 데이터라인들을 구동하는 데이터 구동 집적회로들에 필요한 구동신호들을 전송하는 데이터 인쇄회로기판과, 상기 데이터 구동 집적회로들이 실장되는 테이프 캐리어 패키지를 경유하여 상기 라인 온 글래스형 신호라인군과 접속되는 것을 특징으로 하는 라인 온 글래스형 액정표시장치의 게이트 구동 장치.
  8. 제 1 항에 있어서,
    상기 게이트 집적회로는
    상기 게이트 타이밍 제어신호들 및 게이트 전원전압 신호들을 이용하여 상기 게이트라인들을 순차적으로 구동하는 게이트 구동부와;
    상기 분압된 적어도 하나의 입력신호를 정상 전압으로 승압하여 상기 게이트구동부로 공급하는 적어도 하나의 레벨 쉬프터를 구비하는 것을 특징으로 하는 라인 온 글래스형 액정표시장치의 게이트 구동 장치.
  9. 게이트 타이밍 제어신호들과 게이트 전원전압 신호들을 공급하는 단계와;
    게이트 타이밍 제어신호들 및 게이트 전원전압 신호들 중 적어도 한 신호를 분압하여 라인 온 글래스형 신호라인들로 공급하는 단계와;
    라인 온 글래스형 신호라인들을 통해 입력된 게이트 타이밍 제어신호들 및 게이트 전원전압 신호들을 이용하여 게이트라인들을 구동하는 단계를 포함하고,
    상기 라인 온 글래스형 신호라인들을 통해 입력되는 신호들 중 상기 단계에서 분압되어 입력된 적어도 한 신호는 정상 전압으로 승압하여 상기 게이트라인들의 구동에 이용되게 하는 단계를 추가로 포함하는 것을 특징으로 하는 라인 온 글래스형 액정표시장치의 게이트 구동 방법.
KR1020020035993A 2002-06-26 2002-06-26 라인 온 글래스형 액정표시장치의 게이트 구동 장치 및 방법 KR100839482B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020035993A KR100839482B1 (ko) 2002-06-26 2002-06-26 라인 온 글래스형 액정표시장치의 게이트 구동 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020035993A KR100839482B1 (ko) 2002-06-26 2002-06-26 라인 온 글래스형 액정표시장치의 게이트 구동 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20040000958A true KR20040000958A (ko) 2004-01-07
KR100839482B1 KR100839482B1 (ko) 2008-06-19

Family

ID=37312754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020035993A KR100839482B1 (ko) 2002-06-26 2002-06-26 라인 온 글래스형 액정표시장치의 게이트 구동 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100839482B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110089669A (ko) * 2010-02-01 2011-08-09 엘지디스플레이 주식회사 평판 표시장치
KR101137884B1 (ko) * 2005-06-03 2012-04-25 엘지디스플레이 주식회사 액정표시장치
KR20190078152A (ko) * 2017-12-26 2019-07-04 엘지디스플레이 주식회사 액정표시장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3027126B2 (ja) * 1996-11-26 2000-03-27 松下電器産業株式会社 液晶表示装置
JPH112792A (ja) * 1997-06-12 1999-01-06 Matsushita Electric Ind Co Ltd 液晶表示装置
KR100237886B1 (ko) * 1997-07-01 2000-01-15 구본준 신호감쇠를 최소화한 log패널
KR100321924B1 (ko) * 1998-03-12 2002-05-13 윤종용 액정표시장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137884B1 (ko) * 2005-06-03 2012-04-25 엘지디스플레이 주식회사 액정표시장치
KR20110089669A (ko) * 2010-02-01 2011-08-09 엘지디스플레이 주식회사 평판 표시장치
KR20190078152A (ko) * 2017-12-26 2019-07-04 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR100839482B1 (ko) 2008-06-19

Similar Documents

Publication Publication Date Title
KR100977218B1 (ko) 라인 온 글래스형 액정 표시 장치 및 그 구동방법
US7898514B2 (en) Apparatus for driving gate of liquid crystal display and driving method thereof
US7463230B2 (en) Line on glass liquid crystal display and method of fabricating the same
KR20030051010A (ko) 라인 온 글래스형 액정표시장치
KR20030053180A (ko) 라인 온 글래스형 액정표시장치
KR100949496B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
KR100933449B1 (ko) 액정 표시 패널의 구동 방법 및 장치
KR100839482B1 (ko) 라인 온 글래스형 액정표시장치의 게이트 구동 장치 및 방법
KR100949494B1 (ko) 라인 온 글래스형 액정 표시 장치
KR20050007115A (ko) 티.에프.티. 표시장치
KR101007687B1 (ko) 액정 표시 장치
KR101073248B1 (ko) 액정표시장치
KR100861273B1 (ko) 라인 온 글래스형 액정표시장치
KR100912693B1 (ko) 액정표시장치
KR101147831B1 (ko) 라인 온 글래스형 액정 표시 장치
KR100855486B1 (ko) 라인 온 글래스형 액정표시장치
KR100943467B1 (ko) 라인 온 글래스형 액정 표시 장치
KR100987673B1 (ko) 라인 온 글래스형 액정 표시 장치 및 그 구동방법
KR20050096690A (ko) 라인 온 글래스형 액정 표시 장치
KR20070075804A (ko) 라인 온 글래스형 액정표시장치
KR101192747B1 (ko) 듀얼 라인 온 글래스 방식의 액정 표시 장치
KR101137884B1 (ko) 액정표시장치
KR20050096569A (ko) 액정표시장치 및 그 구동방법
KR20040062150A (ko) 액정 표시장치
KR20060078757A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 12