KR100987673B1 - 라인 온 글래스형 액정 표시 장치 및 그 구동방법 - Google Patents

라인 온 글래스형 액정 표시 장치 및 그 구동방법 Download PDF

Info

Publication number
KR100987673B1
KR100987673B1 KR1020030081425A KR20030081425A KR100987673B1 KR 100987673 B1 KR100987673 B1 KR 100987673B1 KR 1020030081425 A KR1020030081425 A KR 1020030081425A KR 20030081425 A KR20030081425 A KR 20030081425A KR 100987673 B1 KR100987673 B1 KR 100987673B1
Authority
KR
South Korea
Prior art keywords
gate
line
liquid crystal
signal
crystal display
Prior art date
Application number
KR1020030081425A
Other languages
English (en)
Other versions
KR20050047673A (ko
Inventor
박재용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030081425A priority Critical patent/KR100987673B1/ko
Publication of KR20050047673A publication Critical patent/KR20050047673A/ko
Application granted granted Critical
Publication of KR100987673B1 publication Critical patent/KR100987673B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 신호왜곡에 따른 화질 저하를 최소화할 수 있는 라인 온 글래스형 액정 표시 장치 및 그 구동방법을 제공하는 것이다.
본 발명에 따른 라인 온 글래스형 액정 표시 장치는 서로 교차하는 게이트라인들과 데이터라인들을 포함하는 액정패널과; 상기 게이트라인들에 게이트 구동신호들을 공급하는 적어도 두 개 이상의 게이트 집적회로들과; 상기 액정패널의 기판 상에 형성되어 상기 게이트 집적회로들에 상기 게이트 구동신호들을 전송하는 라인 온 글래스형 신호라인과; 상기 라인 온 글래스형 신호라인들 사이에 형성되어 상기 게이트 집적회로와 상기 라인 온 글래스형 신호라인에 상기 구동신호를 전송하는 신호전송라인과; 상기 신호전송라인의 입력단 및 출력단 중 적어도 어느 하나에 형성되는 버퍼부를 구비하는 것을 특징으로 한다.

Description

라인 온 글래스형 액정 표시 장치 및 그 구동방법{LIQUID CRYSTAL DISPLAY OF LINE-ON-GLASS TYPE AND DRIVING METHOD THEREOF}
도 1은 라인 온 글래스형 액정 표시 장치를 도시한 평면도이다.
도 2는 도 1에 도시된 액정 표시 장치에서의 가로선 줄무늬 현상을 설명하기 위한 도면이다.
도 3은 도 2에 도시된 게이트 드라이브 IC를 상세히 나타내는 도면이다.
도 4는 본 발명의 실시 예에 따른 LOG형 액정 표시 장치를 도시한 평면도이다.
도 5는 도 4에 도시된 게이트 드라이브 IC를 상세히 나타내는 도면이다.
<도면의 주요부분에 대한 설명>
2,102 : 박막 트랜지스터 어레이 기판 4,104 : 칼라 필터 어레이 기판
6,106 : 액정패널 8,108 : 게이트 TCP
10,110 : 게이트 구동 IC 12,112 : 데이터 TCP
14,114 : 데이터 구동 IC 16,116 : 데이터 PCB
18,118 : FPC 20,120 : 메인 PCB
22,122 : 타이밍 제어부 24,124 : 전원부
26,126 : LOG 신호 라인군 32 : 가로선
130,132 : 버퍼부
본 발명은 액정 표시 장치에 관한 것으로, 특히 신호왜곡에 따른 화질 저하를 최소화할 수 있는 라인 온 글래스형 액정 표시 장치 및 그 구동방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀들이 매트릭스형으로 배열된 액정 표시 패널과, 액정 표시 패널을 구동하기 위한 구동 회로를 구비한다.
액정 표시 패널은 액정셀들이 화소 신호에 따라 광투과율을 조절함으로써 화상을 표시하게 된다.
구동 회로는 액정 표시 패널의 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어하기 위한 타이밍 제어부와, 상기 액정 표시 패널과 상기 구동 회로들의 구동에 필요한 전원 신호들을 공급하는 전원부를 구비 한다.
데이터 드라이버와 게이트 드라이버는 다수개의 집적회로(Integrated Circuit;이하, IC라 함)들로 분리되어 칩 형태로 제작된다. 집적화된 드라이브 IC들 각각은 TCP(Tape Carrier Package) 상에서 오픈된 IC 영역에 실장되거나 COF(Chip On Film) 방식으로 TCP의 베이스 필름 상에 실장되고, TAB(Tape Automated Bonding) 방식으로 액정 표시 패널과 전기적으로 접속된다. 또한 드라이브 IC는 COG(Chip On Glass) 방식으로 액정 표시 패널 상에 직접 실장되기도 한다. 타이밍 제어부와 전원부는 칩 형태로 제작되어 메인 PCB(Printed Circuit Board) 상에 실장된다.
TCP에 의해 액정 표시 패널과 접속되는 드라이브 IC들은 FPC(Flexable Printed Circuit)와 서브 PCB를 통해 메인 PCB의 타이밍 제어부 및 전원부와 접속된다. 구체적으로, 데이터 드라이브 IC들은 FPC와 데이터 PCB를 통해 메인 PCB에 실장된 타이밍 제어부로부터의 데이터 제어 신호들 및 화소 데이터와, 전원부로부터의 전원 신호들을 공급받게 된다. 게이트 드라이브 IC들은 게이트 FPC와 게이트 PCB를 통해 메인 PCB 상에 실장된 타이밍 제어부로부터의 게이트 제어 신호들과 전원부로부터의 전원 신호들을 공급받게 된다.
COG 방식으로 액정 표시 패널에 실장되는 드라이브 IC들은 FPC와 액정 표시 패널에 형성되는 라인 온 글래스(Line On Glass; 이하 LOG라 함)형 신호 라인들을 통해 메인 PCB에 실장된 타이밍 제어부로부터의 제어 신호들 및 화소 데이터와 전원부로부터의 전원 신호들을 공급받게 된다.
최근에는 드라이브 IC들이 TCP를 통해 액정 표시 패널과 접속되는 경우에도 LOG형 신호 라인들을 채택하여 PCB를 제거함으로써 액정 표시 장치가 더욱 박형화되게 하고 있다. 특히, 상대적으로 적은 신호를 전달하는 게이트 PCB를 제거하고 게이트 드라이브 IC들에 게이트 제어 신호들 및 전원 신호들을 공급하는 신호 라인들을 LOG형으로 액정 표시 패널 상에 형성하고 있다. 이에 따라, TCP에 실장된 게이트 드라이브 IC들은 메인 PCB->FPC->데이터 PCB->데이터 TCP->LOG 신호 라인->게이트 TCP를 경유하여 타이밍 제어부로부터의 게이트 제어 신호들과 전원부로부터의 전원 신호들을 공급받게 된다. 이 경우, 게이트 드라이브 IC에 공급되는 게이트 제어 신호들과 게이트 전원 신호들이 LOG 신호 라인들의 라인 저항에 의해 왜곡됨으로써 액정 표시 패널에 표시되는 화상의 품질이 저하되는 문제가 발생하게 된다.
구체적으로, 게이트 PCB가 제거된 LOG형 액정 표시 장치는 도 1에 도시된 바와 같이 타이밍 제어부(22)와 전원부(24)를 포함하는 메인 PCB(20)와, FPC(18)를 통해 메인 PCB(20)와 접속된 데이터 PCB(16)와, 데이터 구동 IC(14)를 실장하여 데이터 PCB(16)와 액정 표시 패널(6) 사이에 접속된 데이터 TCP(12)와, 게이트 구동 IC(10)를 실장하여 액정 표시 패널(6)에 접속된 게이트 TCP(8)를 구비한다.
액정 표시 패널(6)은 박막 트랜지스터 어레이 기판(2)과, 칼러 필터 어레이 기판(4)이 액정을 사이에 두고 접합되어 형성된다. 이러한 액정 표시 패널(6)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 박막 트랜지스터에 의해 독립적으로 구동되는 액정셀들이 마련된다. 박막 트랜지스터는 게이트 라인(GL)으로부터의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 화소 신 호를 액정셀에 공급한다.
데이터 드라이브 IC들(14)은 데이터 TCP(12) 및 액정 표시 패널(6)의 데이터 패드부를 경유하여 데이터 라인들(DL)과 접속된다. 이러한 데이터 드라이브 IC들(14)은 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인들(DL)에 공급한다. 이를 위하여, 데이터 드라이브 IC들(14)은 데이터 PCB(16)와 FPC(18)를 통해 메인 PCB(20) 상의 타이밍 제어부(22) 및 전원부(24)로부터 데이터 제어 신호, 화소 데이터, 그리고 전원 신호들을 공급받게 된다.
게이트 드라이브 IC들(10)은 게이트 TCP(8) 및 액정 표시 패널(6)의 게이트 패드부를 경유하여 게이트 라인들(GL)과 접속된다. 이러한 게이트 드라이브 IC들(10)은 게이트 하이 전압(VGH)의 스캔 신호를 게이트 라인들(GL)에 순차적으로 공급한다. 또한 게이트 드라이브 IC들(10)은 게이트 하이 전압(VGH)이 공급되는 기간을 제외한 나머지 기간에는 게이트 로우 전압(VGL)을 게이트 라인들(GL)에 공급한다.
이를 위하여, 메인 PCB(20) 상의 타이밍 제어부(22) 및 전원부(24)로부터의 게이트 제어 신호들과 전원 신호들은 FPC(18)와 데이터 PCB(16)를 경유하여 데이터 TCP(12)에 공급된다. 데이터 TCP(12)를 통해 공급되는 게이트 제어 신호들과 전원 신호들은 박막 트랜지스터 어레이 기판(2)의 가장자리 영역에 형성된 LOG 신호 라인군(26)를 경유하여 게이트 TCP(8)에 공급된다. 게이트 TCP(8)에 공급된 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(10)의 입력 단자들을 통해 게이트 드라이브 IC(10) 내로 입력되어 이용된다. 그리고, 게이트 제어 신호들 및 전 원 신호들은 게이트 드라이브 IC(10)의 출력 단자들을 통해 출력되어 게이트 TCP(8)와 LOG 신호 라인군(26)을 경유하여 다음 게이트 TCP(8)에 실장된 게이트 드라이브 IC(10)로 공급된다.
LOG 신호라인군(26)은 통상 게이트 로우 전압(VGL), 게이트 하이 전압 (VGH), 공통 전압(VCOM), 그라운드 전압(GND), 베이스 구동 전압(VCC)과 같이 전원부(24)로부터 공급되는 직류 구동 전압들과; 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭 신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부(22)로부터 공급되는 게이트 제어 신호들 각각을 공급하는 신호 라인들로 구성된다.
이러한 LOG 신호 라인군(26)은 박막 트랜지스터 어레이 기판(2)의 한정된 패드 영역에 게이트 라인들과 동일한 게이트 금속층을 이용하여 미세 패턴으로 형성된다. 또한, LOG 신호 라인군(26)은 게이트 TCP(8)와 ACF 본딩(Bonding)을 통해 접촉됨에 따라 그 게이트 TCP(8)와의 접촉 부분(A)이 증가하여 접촉 저항이 커지게 된다. 이에 따라, LOG 신호 라인군(26)은 기존의 게이트 PCB의 신호 라인들 보다 큰 라인 저항을 가지게 된다. 이러한 라인 저항으로 인하여 LOG 신호 라인군(26)을 통해 전송되는 게이트 제어 신호들(GSP, GSC, GOE)과 전원 신호들(VGH, VGL, VCC, GND, VCOM)이 왜곡됨으로써 가로 줄무늬, 얼룩 등이 발생되고 도트 패턴의 크로스토크, 그리니쉬(Greenish) 등과 같은 화질 저하 현상이 심해지게 된다.
예를 들면, 게이트 제어 신호들(GSP, GSC, GOE)과 전원 신호들(VGH, VGL, VCC, GND, VCOM)을 공급하는 LOG 신호 라인군(26)들은 도 2에 도시된 바와 같이 게이트 TCP들(8) 사이 각각에 접속되는 제1 내지 제4 LOG 신호 라인군(LOG1 내지 LOG4)으로 구성된다. 제1 내지 제4 LOG 신호 라인군(LOG1 내지 LOG4) 각각은 그 라인길이에 비례하는 라인 저항(aΩ, bΩ, cΩ, dΩ)을 갖고 게이트 TCP(8)와 게이트 드라이브 IC(10)를 경유하여 직렬로 연결된다. 이러한 제1 내지 제4 LOG 신호 라인군(LOG1 내지 LOG4)으로 인하여 게이트 드라이브 IC(10) 마다 입력되는 게이트 제어 신호들(GSP, GSC, GOE) 및 전원 신호들(VGH, VGL, VCC, GND, VCOM) 간에 레벨 차가 발생하게 된다. 이 결과, 서로 다른 게이트 드라이브 IC(10)에 의해 구동되는 수평라인 블록들(A 내지 D) 간에 휘도차가 발생되어 가로선 줄무늬(32)가 생기게 된다.
구체적으로, 제1 게이트 드라이브 IC(10)에는 제1 LOG 신호 라인군(LOG1)의 제1 라인 저항(aΩ)에 의해, 제2 게이트 드라이브 IC(10)에는 제1 및 제2 LOG 신호 라인군(LOG1, LOG2)의 제1 및 제2 라인 저항(aΩ+bΩ)에 의해, 제3 게이트 드라이브 IC(10)에는 제1 내지 제3 LOG 신호 라인군(LOG1 내지 LOG3)의 제1 내지 제3 라인 저항(aΩ+bΩ+cΩ)에 의해, 제4 게이트 드라이브 IC(10)에는 제1 내지 제4 LOG 신호 라인군(LOG1 내지 LOG4)의 제1 내지 제4 라인 저항(aΩ+bΩ+cΩ+dΩ)에 의해 전압 강하된 게이트 제어 신호들(GSP, GSC, GOE) 및 전원 신호들(VGH, VGL, VCC, GND, VCOM)이 공급된다. 예를 들어, 제1 내지 제4 라인 저항(aΩ, bΩ, cΩ, dΩ) 각각은 약 5~100Ω정도의 저항값을 갖게 된다. 이에 따라, 서로 다른 게이트 드라이브 IC(10)에 의해 구동되는 제1 내지 제4 수평 블록(A 내지 D)의 게이트 라인들에 공급되는 게이트 신호들(VG1 내지 VG4) 간에 차이가 발생함에 따라 그 수평 라인 블록(A 내지 D) 간에 가로선 줄무늬(32)가 발생하게 된다.
특히, 라인저항(aΩ, bΩ, cΩ, dΩ)에 게이트 드라이브 IC(110) 내에 포함된 제1 및 제2 내부저항(Ra,Rb)이 더해져 수평 블럭 간의 휘도차가 두드러지게 나타난다.
이를 상세히 설명하면, 게이트 드라이브 IC(10)들 각각의 내부에는 도 3에 도시된 바와 같이 다음 게이트 드라이브 IC(10)에 게이트제어신호와 게이트전원신호를 공급하기 위한 제1 내부저항(Ra)을 갖는 신호전송라인(40)이 형성된다. 그리고, 게이트 드라이브 IC(10)에서 생성된 게이트구동신호를 액정셀에 공급하기 위한 각각의 제1 내지 제i 게이트라인(GL1 내지 GLi) 사이에는 제2 내부저항(Rb)이 형성된다. 이 때, 제1 내부 저항(Ra)은 예를 들어 수Ω의 저항값을 가지며, 제2 내부 저항(Rb)들 저항값의 합은 예를 들어 수Ω이다. 이 제1 및 제2 내부저항(Ra,Rb)과 라인저항에 의해 다음 단 게이트 드라이브 IC(10)에는 전압강하된 게이트제어신호와 게이트전원신호가 공급된다.
이에 따라, 서로 다른 게이트 드라이브 IC(10)에 의해 구동되는 제1 내지 제4 수평 블록(A 내지 D)의 게이트 라인들에 공급되는 게이트 신호들(VG1 내지 VG4)간에 라인저항들(a,b,c,d)과 제1 및 제2 내부저항(Ra,Rb)에 의해 차이가 발생함에 따라 그 수평 라인 블록(A 내지 D) 간에 가로선 줄무늬(32)가 두드러지게 발생하게 된다.
따라서, 본 발명의 목적은 신호왜곡에 따른 화질 저하를 최소화할 수 있는 LOG형 액정 표시 장치 및 그 구동방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 라인 온 글래스형 액정 표시 장치는 서로 교차하는 게이트라인들과 데이터라인들을 포함하는 액정패널과; 상기 게이트라인들에 게이트 구동신호들을 공급하는 적어도 두 개 이상의 게이트 집적회로들과; 상기 액정패널의 기판 상에 형성되어 상기 게이트 집적회로들에 상기 게이트 구동신호들을 전송하는 라인 온 글래스형 신호라인과; 상기 라인 온 글래스형 신호라인들 사이에 형성되어 상기 게이트 집적회로와 상기 라인 온 글래스형 신호라인에 상기 구동신호를 전송하는 신호전송라인과; 상기 신호전송라인의 입력단 및 출력단 중 적어도 어느 하나에 형성되는 버퍼부를 구비하는 것을 특징으로 한다.
삭제
상기 신호전송라인은 상기 게이트 집적회로 내에 형성되는 것을 특징으로 한다.
상기 라인 온 글래스형 액정표시장치는 상기 게이트 집적회로가 실장된 게이트 테이프 캐리어 패키지를 추가로 구비하는 것을 특징으로 한다.
상기 버퍼부는 상기 게이트 집적회로에 내장되어 형성되는 것을 특징으로 한다.
상기 버퍼부는 상기 게이트 테이프 캐리어 패키지 상에 형성되는 것을 특징으로 한다.
상기 버퍼부는 상기 신호전송라인의 입력단과 출력단에 형성되는 것을 특징으로 한다.
상기 신호전송라인은 수Ω의 저항을 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 라인 온 글래스형 액정표시장치의 구동방법은 라인 온 글래스형 신호라인들 사이에 형성된 신호전송라인의 입력단 및 출력단 중 적어도 어느 하나에 형성된 버퍼부를 통해 게이트 집적회로에 게이트 구동신호들을 공급하는 단계와; 상기 게이트 집적회로에 공급된 상기 게이트 구동신호들을 이용하여 액정패널을 구동하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 및 도 5를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명에 따른 LOG형 액정표시장치를 나타내는 도면이다.
도 4를 참조하면, 본 발명에 따른 LOG형 액정표시장치는 액정셀 매트릭스를 갖는 액정패널(106)과, 액정패널(106)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이브 IC(110)와, 액정패널(106)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이브 IC(114)와, 게이트 드라이브 IC(110) 및 데이터 드라이브 IC(114)를 제어하기 위한 타이밍 제어부(122)와, 액정표시장치의 구동에 필 요한 구동전압을 발생하는 전원부(124)와, 게이트 드라이브 IC(110) 각각에 내장되어 있는 버퍼부(130,132)를 구비한다.
전원부(124)는 시스템 전원부(도시하지 않음)로부터 입력되는 전압을 이용하여 액정표시장치의 구동에 필요한 구동전압들(게이트 하이전압(VGH), 게이트 로우 전압신호(VGL), 기준 감마전압, 공통전압(VCOM) 등)을 발생하여 타이밍 제어부(122), 데이터 드라이브 IC(114) 및 게이트 드라이브 IC(110) 등에 공급한다.
타이밍 제어부(122)는 그래픽 카드로부터의 비디오데이터(R, G, B)를 중계하여 데이터 드라이브 IC(114)에 공급한다. 아울러, 타이밍 제어부(122)는 그래픽카드로부터의 제어신호에 응답하여 데이터 및 게이트 드라이브 IC(114,110)의 타이밍을 제어하기 위한 타이밍 신호들과 제어신호들을 발생하게 된다.
액정패널(106)은 박막 트랜지스터 어레이 기판(102)과, 칼러 필터 어레이 기판(104)이 액정을 사이에 두고 접합되어 형성된다. 이러한 액정패널(106)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 박막 트랜지스터에 의해 독립적으로 구동되는 액정셀들이 마련된다. 박막 트랜지스터는 게이트 라인(GL)으로부터의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다.
데이터 드라이브 IC들(114)은 데이터 TCP(112) 및 액정패널(106)의 데이터 패드부를 경유하여 데이터 라인들(DL)과 접속된다. 이러한 데이터 드라이브 IC들(114)은 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인들(DL)에 공급한다. 이를 위하여, 데이터 드라이브 IC들(114)은 데이터 PCB(116)와 FPC(118)를 통해 메인 PCB(120) 상의 타이밍 제어부(122) 및 전원부(124)로부터 데이터 제어 신호, 화소 데이터, 그리고 전원 신호들을 공급받게 된다.
게이트 드라이브 IC들(110)은 게이트 TCP(108) 및 액정패널(106)의 게이트 패드부를 경유하여 게이트 라인들(GL)과 접속된다. 이러한 게이트 드라이브 IC들(110)은 게이트 하이 전압(VGH)의 스캔 신호를 게이트 라인들(GL)에 순차적으로 공급한다. 또한 게이트 드라이브 IC들(110)은 게이트 하이 전압(VGH)이 공급되는 기간을 제외한 나머지 기간에는 게이트 로우 전압(VGL)을 게이트 라인들(GL)에 공급한다.
이를 위하여, 타이밍 제어부(122) 및 전원부(124)로부터의 게이트 제어 신호들과 전원 신호들은 데이터 PCB(116)를 경유하여 데이터 TCP(112)에 공급된다. 데이터 TCP(112)를 통해 공급되는 게이트 제어 신호들과 전원 신호들은 박막 트랜지스터 어레이 기판(102)의 가장자리 영역에 형성된 LOG 신호 라인군(126)를 경유하여 게이트 TCP(108)에 공급된다. 게이트 TCP(108)에 공급된 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(110)의 입력 단자들을 통해 게이트 드라이브 IC(110) 내로 입력되어 이용된다. 그리고, 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(110)의 출력 단자들을 통해 출력되어 게이트 TCP(108)와 LOG 신호 라인군(126)을 경유하여 다음 게이트 TCP(108)에 실장된 게이트 드라이브 IC(110)로 공급된다.
LOG형 신호 라인군(126)은 통상 게이트 로우 전압(VGL), 게이트 하이 전압 (VGH), 공통 전압(VCOM), 그라운드 전압(GND), 베이스 구동 전압(VCC)과 같이 전원부(미도시)로부터 공급되는 직류 구동 전압들과; 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭 신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부(미도시)로부터 공급되는 게이트 제어 신호들 각각을 공급하는 신호 라인들로 구성된다.
한편, 본 발명에 따른 게이트 드라이브 IC(110)는 도 5에 도시된 바와 같이 게이트라인(GL)에 공급될 게이트신호를 생성하는 구동신호 발생부(134)와, 게이트 제어신호 및 게이트 전원신호를 다음 게이트 드라이브 IC(110)에 공급하는 신호전송라인(140)의 입력단과 출력단 각각에 위치하는 제1 및 제2 버퍼부(130,132)를 구비한다.
구동신호 발생부(134)는 제1 버퍼부(130)를 통해 공급되는 게이트제어신호 및 게이트전원신호를 이용하여 게이트라인(GL)에 공급될 게이트신호를 생성한다.
제1 버퍼부(130)는 입력 임피던스가 높고 출력 임피던스가 낮은 완충증폭기(Votalge follower)로써 제1 버퍼부(130)에 포함된 버퍼 각각은 신호전송라인(140)의 입력단에 위치하게 된다. 제1 버퍼부(130)는 라인저항에 의한 이전 게이트 드라이브 IC(110)로부터의 게이트 제어신호 및 게이트전원신호의 변동을 방지하여 구동신호 발생부(134)에 안정화된 게이트 제어신호 및 게이트전원신호를 공급하게 된다. 이러한 제1 버퍼부(130)는 게이트 드라이브 IC(110) 내에 내장되어 형성되거나 해당 게이트 드라이브 IC(110)가 실장된 게이트 TCP(108) 상에 형성된다.
제2 버퍼부(132)는 완충증폭기로써 제1 및 제2 내부 저항(Ra,Rb)에 의한 게 이트 제어신호 및 게이트전원신호의 변동을 방지하여 다음 게이트 드라이브 IC(110)에 안정화된 게이트 제어신호 및 게이트전원신호를 공급하게 된다. 이 때, 제1 내부 저항(Ra)은 예를 들어 수Ω의 저항값을 가지며, 제2 내부 저항(Rb)들 저항값의 합은 예를 들어 수Ω이다.
이러한 제2 버퍼부(132)는 게이트 드라이브 IC(110) 내에 내장되어 형성되거나 해당 게이트 드라이브 IC(110)가 실장된 게이트 TCP(108) 상에 형성된다.
이와 같이, 게이트 드라이브 IC(110) 내에 내장된 제1 및 제2 버퍼부(130,132)는 제1 및 제2 내부 저항(Ra,Rb)에 의한 부하효과를 최소화하여 게이트 제어신호 및 게이트전원신호의 변동을 방지하게 된다. 이에 따라, 제1 및 제2 내부저항(Ra,Rb)에 의한 게이트 구동신호의 변동을 방지할 수 있어 수평블럭간의 휘도차를 최소화할 수 있다.
상술한 바와 같이, 본 발명에 따른 LOG형 액정 표시 장치 및 그 구동방법은 게이트 드라이브 IC 내에 형성된 신호전송라인의 입력단과 출력단에 버퍼를 형성한다. 이 버퍼에 의해 신호전송라인에 포함된 내부저항과 라인저항에 의한 게이트구동신호의 변동을 방지할 수 있어 수평 블럭간의 휘도차를 최소화할 수 있다. 또한, 본 발명에 따른 LOG형 액정 표시 장치 및 그 구동방법은 게이트구동신호의 노이즈 증가에 따른 액정패널 상의 화소 커플링현상에 의한 영향을 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하 는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (9)

  1. 서로 교차하는 게이트라인들과 데이터라인들을 포함하는 액정패널과;
    상기 게이트라인들에 게이트 구동신호들을 공급하는 적어도 두 개 이상의 게이트 집적회로들과;
    상기 액정패널의 기판 상에 형성되어 상기 게이트 집적회로들에 상기 게이트 구동신호들을 전송하는 라인 온 글래스형 신호라인과;
    상기 라인 온 글래스형 신호라인들 사이에 형성되어 상기 게이트 집적회로와 상기 라인 온 글래스형 신호라인에 상기 구동신호를 전송하는 신호전송라인과;
    상기 신호전송라인의 입력단 및 출력단 중 적어도 어느 하나에 형성되는 버퍼부를 구비하는 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 신호전송라인은 상기 게이트 집적회로 내에 형성되는 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
  4. 제 1 항에 있어서,
    상기 버퍼부는 상기 게이트 집적회로에 내장되어 형성되는 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
  5. 제 1 항에 있어서,
    상기 게이트 집적회로가 실장된 게이트 테이프 캐리어 패키지를 추가로 구비하는 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
  6. 제 5 항에 있어서,
    상기 버퍼부는 상기 게이트 테이프 캐리어 패키지 상에 형성되는 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
  7. 제 1 항에 있어서,
    상기 버퍼부는 상기 신호전송라인의 입력단과 출력단에 형성되는 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
  8. 제 1 항에 있어서,
    상기 신호전송라인은 수Ω의 저항을 포함하는 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
  9. 라인 온 글래스형 신호라인들 사이에 형성된 신호전송라인의 입력단 및 출력단 중 적어도 어느 하나에 형성된 버퍼부를 통해 게이트 집적회로에 게이트 구동신호들을 공급하는 단계와;
    상기 게이트 집적회로에 공급된 상기 게이트 구동신호들을 이용하여 액정패널을 구동하는 단계를 포함하는 것을 특징으로 하는 라인 온 글래스형 액정표시장치의 구동방법.
KR1020030081425A 2003-11-18 2003-11-18 라인 온 글래스형 액정 표시 장치 및 그 구동방법 KR100987673B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030081425A KR100987673B1 (ko) 2003-11-18 2003-11-18 라인 온 글래스형 액정 표시 장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030081425A KR100987673B1 (ko) 2003-11-18 2003-11-18 라인 온 글래스형 액정 표시 장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20050047673A KR20050047673A (ko) 2005-05-23
KR100987673B1 true KR100987673B1 (ko) 2010-10-13

Family

ID=37246581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030081425A KR100987673B1 (ko) 2003-11-18 2003-11-18 라인 온 글래스형 액정 표시 장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR100987673B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010082742A (ko) * 2000-02-18 2001-08-30 가나이 쓰토무 액정 표시 장치
KR20030051922A (ko) * 2001-12-20 2003-06-26 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시패널

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010082742A (ko) * 2000-02-18 2001-08-30 가나이 쓰토무 액정 표시 장치
KR20030051922A (ko) * 2001-12-20 2003-06-26 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시패널

Also Published As

Publication number Publication date
KR20050047673A (ko) 2005-05-23

Similar Documents

Publication Publication Date Title
KR100977218B1 (ko) 라인 온 글래스형 액정 표시 장치 및 그 구동방법
US7502020B2 (en) Liquid crystal display device with voltage compensator
KR101034717B1 (ko) 라인 온 글래스형 액정 표시 장치
US7705820B2 (en) Liquid crystal display of line-on-glass type
KR100933447B1 (ko) 액정 표시 패널의 게이트 구동 방법 및 장치
US7463324B2 (en) Liquid crystal display panel of line on glass type
KR100831303B1 (ko) 액정표시장치
KR100933449B1 (ko) 액정 표시 패널의 구동 방법 및 장치
KR100847817B1 (ko) 라인 온 글래스형 액정표시장치
KR100987673B1 (ko) 라인 온 글래스형 액정 표시 장치 및 그 구동방법
KR100922789B1 (ko) 라인 온 글래스형 액정 표시 장치 및 그 구동방법
KR100904264B1 (ko) 액정표시장치
KR101007687B1 (ko) 액정 표시 장치
KR101147831B1 (ko) 라인 온 글래스형 액정 표시 장치
KR100898792B1 (ko) 액정표시장치
KR100839482B1 (ko) 라인 온 글래스형 액정표시장치의 게이트 구동 장치 및 방법
KR101002306B1 (ko) 라인 온 글래스형 액정 표시 장치
KR100855486B1 (ko) 라인 온 글래스형 액정표시장치
KR100912693B1 (ko) 액정표시장치
KR100861273B1 (ko) 라인 온 글래스형 액정표시장치
KR100933442B1 (ko) 라인 온 글래스형 액정 표시 장치
KR20050096690A (ko) 라인 온 글래스형 액정 표시 장치
KR100912697B1 (ko) 액정 표시 장치
KR100943467B1 (ko) 라인 온 글래스형 액정 표시 장치
KR20070082189A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 10