KR100904264B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100904264B1
KR100904264B1 KR1020020081810A KR20020081810A KR100904264B1 KR 100904264 B1 KR100904264 B1 KR 100904264B1 KR 1020020081810 A KR1020020081810 A KR 1020020081810A KR 20020081810 A KR20020081810 A KR 20020081810A KR 100904264 B1 KR100904264 B1 KR 100904264B1
Authority
KR
South Korea
Prior art keywords
gate
data
lines
liquid crystal
signal
Prior art date
Application number
KR1020020081810A
Other languages
English (en)
Other versions
KR20040055187A (ko
Inventor
지병문
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020081810A priority Critical patent/KR100904264B1/ko
Publication of KR20040055187A publication Critical patent/KR20040055187A/ko
Application granted granted Critical
Publication of KR100904264B1 publication Critical patent/KR100904264B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

본 발명은 게이트 인쇄회로보드가 없는 액정표시장치에서 발생되는 수평블록간의 휘도차를 최소화 할 수 있는 액정표시장치에 관한 것이다.
본 발명은 게이트라인들과 데이터라인들의 교차영역마다 형성된 다수개의 액정셀들을 포함하는 화상표시부와, 상기 게이트라인들을 구동하는 다수의 게이트 집적회로들 각각이 실장된 다수의 게이트 테이프 캐리어 패키지들과, 상기 데이터라인들을 구동하는 다수의 데이터 집적회로들 각각이 실장된 다수의 데이터 테이프 캐리어 패키지들과, 상기 화상표시부의 외곽영역에 형성되어 상기 게이트 드라이브 집적회로들에서 필요로 하는 게이트 구동신호들을 공급하기 위한 구리(Cu) 재질의 신호라인을 구비하며, 상기 신호라인은 상기 데이터라인들 및 상기 게이트라인들 중 어느 하나와 동시에 형성되어 같은 층에 형성되는 것을 특징으로 하는 액정표시장치.
이러한 구성에 의하여 본 발명은 게이트 드라이브 IC 별로 게이트라인들에 공급하는 게이트 로우전압에 차이가 최소화됨에 따라 서로 다른 게이트 드라이브 IC에 접속되는 수평라인 블록 간에 휘도차가 발생하지 않게 된다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}
도 1은 종래의 테이프 오토메이티드 본딩 형태로 구성되는 액정표시장치를 나타내는 도면.
도 2는 종래의 라인 온 글래스형 액정표시장치의 구성을 개략적으로 나타내는 도면.
도 3은 종래의 게이트 인쇄회로기판이 없는 라인 온 글래스형 액정표시장치의 구성 및 온 글래스형 신호라인군의 라인저항에 의한 수평라인 블록간의 분리현상을 설명하기 위한 도면.
도 4는 도 3에 도시된 게이트 드라이버 집적회로 간의 게이트 로우전압 저항단차를 나타내는 도면.
도 5는 본 발명의 실시 예에 따른 게이트 인쇄회로기판이 없는 라인 온 글래스형 액정표시장치를 나타내는 도면.
도 6은 도 5에 도시된 게이트 인쇄회로기판 상에서 게이트 로우전압의 라인저항에 따라 화상표시부에 나타나는 수평띠 현상을 측정하기 위한 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
2,22,52,152 : 액정패널 4,24,200 : 게이트 PCB
6,26,56,156 : 데이터 PCB 8,28,58,158 : 데이터 드라이브 IC
10,30,60,160 : 데이터 TCP 12,32,66,166 : 게이트 드라이브 IC
70 : 게이트라인 76,176 : LOG 신호라인
81,181 : 화상표시부 82 : 수평띠
14,34,64A 내지 64D,164A 내지 164D : 게이트 TCP
본 발명은 액정표시장치에 관한 것으로, 특히 게이트 인쇄회로보드가 없는 액정표시장치에서 발생되는 수평블록간의 휘도차를 최소화 할 수 있는 액정표시장치에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor) 의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다.
구동회로는 게이트라인들을 구동하기 위한 게이트 드라이버와, 데이터라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버와 데이터 드라이버를 제어하기 위한 타이밍 제어부와, 액정표시장치에서 사용되는 여러 가지의 구동전압들을 공급하는 전원공급부를 구비한다. 타이밍 제어부는 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어함과 아울러 데이터 드라이버에 화소데이터 신호를 공급한다. 전원공급부는 입력 전원을 이용하여 액정표시장치에서 필요하는 공통전압(Vcom), 게이트 하이전압(Vgh), 게이트 로우전압(Vgl) 등과 같은 구동전압들을 생성한다. 게이트 드라이버는 스캐닝신호를 게이트라인들에 순차적으로 공급하여 액정패널 상의 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 드라이버는 게이트라인들 중 어느 하나에 스캐닝신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
이들 중 액정패널과 직접 접속되는 데이터 드라이버와 게이트 드라이버는 다수개의 IC(Integrated Circuit : 이하 "IC"라 함)들로 집적화된다. 집적화된 데이터 드라이브 IC와 게이트 드라이브 IC 각각은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 액정패널에 접속되거나 COG(Chip On Glass) 방식으로 액정패널 상에 실장된다.
도 1을 참조하면, 데이터 및 게이트 TCP(10, 14)를 통해 TAB 방식으로 액정패널(2)에 접속되는 데이터 및 게이트 드라이브 IC들(8, 12)은 데이터 및 게이트 TCP(10, 14) 각각에 접속되어진 데이터 인쇄회로기판(Printed Circuit Board; 이하 "PCB"라 함)(6) 및 게이트 PCB(4)에 실장되어진 신호라인들을 통해 외부로부터 입력되는 제어신호들 및 직류전압들을 공급받음과 아울러 상호 접속된다. 상세히 하면, 데이터 드라이브 IC들(8)은 데이터 PCB(6)에 실장된 신호라인들을 통해 직렬로 접속됨과 아울러 타이밍 제어부(18)로부터의 제어신호들 및 화소 데이터 신호와 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다. 게이트 드라이브 IC들(12)은 게이트 PCB(4)에 실장된 신호라인들을 통해 직렬로 접속됨과 아울러 타이밍 제어부(18)로부터 가요성 인쇄회로필름(Flexable Printed Circuit Film; 이하 "FPC"라 함)(16)을 통해 제어신호들과 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다.
COG 방식으로 액정패널에 실장되는 드라이브 IC들은 신호라인들이 액정패널, 즉 하부 글래스 상에 실장되는 라인 온 글래스(Line On Glass; 이하 "LOG"라 함) 방식으로 상호 접속됨과 아울러 타이밍 제어부 및 전원공급부로부터의 제어신호들 및 구동전압들을 공급받게 된다.
도 2를 참조하면, 종래의 LOG 방법을 이용한 액정표시장치는 화소들이 매트릭스형태로 배열된 액정패널(22)과, 액정패널(22)의 데이터라인들에 데이터신호를 공급하기 위한 데이터 드라이버 IC(28)와, 액정패널(22)의 게이트라인들에 게이트 신호를 공급하기 위한 게이트 드라이버 IC(32)를 구비한다.
액정패널(22)은 두 장의 유리기판(21a, 21b) 사이에 액정이 주입되며, 그 하부 유리기판(21a) 상에 게이트라인들(GL)과 데이터라인들(DL)이 상호 직교되도록 형성된다. 게이트라인들(GL)과 데이터라인들(DL)의 교차부에는 데이터라인들(DL)로부터 입력되는 영상을 액정셀(Clc)에 선택적으로 공급하기 위한 박막트랜지스터(Thin Film Transistor ; 이하 "TFT"라 함)가 형성된다. 이를 위하여, TFT의 게이트단자는 게이트라인(GL)에 접속되며, 소스단자는 데이터라인(DL)에 접속된다. 그리고 TFT의 드레인단자는 액정셀(Clc)의 화소전극에 접속된다.
데이터 드라이버 IC(28)는 데이터 TCP(30)에 실장되어 액정패널(22) 상의 데이터라인들과 전기적으로 접속됨과 아울러 데이터 PCB(26)와도 전기적으로 접속된다. 데이터 PCB(26) 내에는 제어부(38)가 형성된다.
제어부(38)는 외부로부터 비디오 데이터 및 동기신호들이 입력되어 데이터 드라이버 IC(28)에서 필요로 하는 비디오 데이터 및 데이터제어신호들과 게이트 드라이버 IC(32)에서 필요로 하는 게이트제어신호들을 생성하게 된다.
이러한 데이터 드라이버 IC(28)에는 데이터 PCB(26) 내에 형성되는 제어부(38)로부터 적색(R), 녹색(G) 및 청색(B)의 비디오데이터와 함께 도트클럭(Dclk)이 입력된다. 이 데이터 드라이버 IC(28)는 도트클럭(Dclk)에 동기되어 적색(R), 녹색(G) 및 청색(B)의 비디오데이터를 래치한 후에, 래치된 데이터신호(R, G, B)를 감마전압에 따라 보정하게 된다. 그리고 데이터 드라이버 IC(28)는 감마전압에 의해 보정된 데이터신호를 아날로그 데이터신호로 변환하여 1 라인 분씩 데이터라인(DL)에 공급하게 된다.
게이트 드라이버 IC(32)는 게이트 TCP(34)에 실장되어 액정패널(22) 상의 게이트라인(GL)들과 전기적으로 접속됨과 아울러 게이트 PCB(24)와도 전기적으로 접속되게 된다.
이러한 게이트 드라이버 IC(32)는 제어부(38)로부터 입력되는 게이트 스타트 펄스(GSP)에 응답하여 순차적으로 스캔펄스를 발생하는 쉬프트 레지스터(도시하지 않음)와, 스캔펄스의 전압을 액정셀의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터(도시하지 않음) 등으로 구성된다. 이 게이트 드라이버 IC(32)로부터 입력되는 스캔펄스에 응답하여 TFT에 의해 데이터라인(DL) 상의 데이터신호가 액정셀(Clc)의 화소전극에 공급된다.
이러한 종래의 LOG형 액정표시장치의 게이트 드라이버 IC(32)에 필요로 하는 게이트제어신호들은 제어부(38)가 형성된 데이터 PCB(26), 데이터 TCP(30), LOG 신호배선부(40) 및 게이트 TCP(34)를 통해 게이트 PCB(24)에 인가된다. 이에 따라, 종래의 LOG형 액정표시장치에서는 도 1에 도시된 바와 같은 별도의 FPC 없이 LOG 신호배선부(40)를 통해 동기신호들이 게이트 PCB(24)에 전송된다. 그러나, LOG 신호배선부(40)는 액정패널(22) 상에 형성되어 동기신호를 전송하기 때문에 FPC에 비해 라인저항이 수십배 ~ 수백배 정도 높게 나타난다. 특히, 데이터 PCB(26)의 제어부(38)에 외부로부터 노이즈나 정전손상(Electrostatic Damage ; 이하 "ESD"라 함)이 발생되면, 이들을 제거할 수 있는 수단이 없다. 이에 따라, 게이트 드라이버 IC(32)에 입력되는 게이트제어신호에 영향을 주므로 화질이 저하되는 문제점이 있다.
한편, 최근에는 드라이브 IC들이 TAB 방식으로 액정패널에 접속되는 경우에도 LOG방식을 채택하여 PCB를 제거함으로써 액정표시장치가 더욱 박형화될 수 있게 하고 있다. 특히 상대적으로 적은 신호라인들을 필요로 하는 게이트 드라이브 IC들에 접속되는 신호라인들을 LOG 방식으로 액정패널 상에 형성함으로서 게이트 PCB를 제거하고 있다.
실제로, LOG형 신호배선들을 이용하여 게이트 PCB를 제거한 액정표시장치는 도 3에 도시된 바와 같이 액정패널(52)과, 액정패널(52)과 데이터 PCB(56) 사이에 접속되어진 다수개의 데이터 TCP들(60)과, 액정패널(52)의 다른 측에 접속되어진 다수개의 게이트 TCP들(64A 내지 64D)과, 데이터 TCP들(60) 각각에 실장되어진 데이터 드라이브 IC(58)들과, 게이트 TCP들(64A 내지 64D) 각각에 실장되어진 게이트 드라이브 IC들(66)을 구비한다.
액정패널(52)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(51a)과, 칼라필터 어레이가 형성된 상부기판(51b)과, 하부기판(51a)과 상부기판(51b) 사이에 주입된 액정을 구성으로 한다. 이러한 액정패널(52)에는 게이트라인들(70)과 데이터라인들의 교차영역마다 마련되는 액정셀들로 구성되어 화상을 표시하는 화상표시영역(81)이 마련된다. 화상표시영역(81)의 외곽부에 위치하는 하부기판(51b) 외곽영역에는 데이터라인으로부터 신장되어진 데이터 패드들과, 게이트라인(70)으로부터 신장되어진 게이트 패드들이 위치하게 된다. 또한 하부기판(51a)의 외곽영역에는 게이트 드라이브 IC(66)에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인(76)이 위치하게 된다.
데이터 TCP(60)에는 데이터 드라이브 IC(58)가 실장되고, 그 데이터 드라이브 IC(58)와 전기적으로 접속된 입력패드들 및 출력패드들이 형성된다. 데이터 TCP(60)의 입력패드들은 데이터 PCB(56)의 출력패드들과 전기적으로 접속되고, 출력패드들은 하부기판(51a) 상의 데이터패드들과 전기적으로 접속된다. 특히 첫 번째 데이터 TCP(60)는 하부기판(51a) 상의 LOG형 신호라인(76)에 전기적으로 접속되는 게이트 구동신호 전송라인(72)이 추가적으로 형성된다. 이 게이트 구동신호 전송라인(72)은 데이터 PCB(56)를 경유하여 타이밍 컨트롤러 및 전원공급부로부터 공급되는 게이트 구동신호들을 LOG형 신호라인(76)에 공급하게 된다.
데이터 드라이브 IC들(58)은 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널 상의 데이터라인들에 공급한다.
게이트 TCP(64A 내지 64D)에는 게이트 드라이브 IC(66)가 실장되고, 그 게이트 드라이브 IC(66)와 전기적으로 접속된 게이트 구동신호라인(68) 및 출력패드들이 형성된다. 게이트 구동신호라인(68)은 하부기판(51a) 상의 LOG형 신호라인(76)과 전기적으로 접속되고, 출력패드들은 하부기판(51a) 상의 게이트패드들과 전기적으로 접속된다.
게이트 드라이브 IC들(66)은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들(70)에 순차적으로 공급한다. 또한 게이트 드라이브 IC(66)들은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들에 공급한다.
LOG형 신호라인(76)은 통상 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC)와 같이 전원공급부로부터 공급되는 직류전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부로부터 공급되는 게이트 제어신호들 각각을 공급하는 신호라인들로 구성된다.
이러한 LOG형 신호라인(76)은 화상표시부(81)의 외곽영역에 위치하는 패드부와 같이 매우 한정된 좁은 공간에서 미세패턴으로 나란하게 형성된다. 그리고 LOG형 신호라인(76)은 게이트라인들(70)과 동일하게 게이트 금속층으로 구성된다. 게이트 금속으로는 통상 AlNd, Al, Cr 등과 같이 비교적 큰 비저항값(0.046)을 갖는 금속이 이용된다. 이렇게 LOG형 신호라인(76)이 제한된 영역내에서 미세패턴으로 형성됨과 아울러 비교적 큰 비저항값을 갖는 게이트금속으로 구성됨에 따라 기존의 게이트 PCB에 동박으로 형성된 신호라인들과 대비하여 상대적으로 높은 저항성분을 포함하게 된다. 특히, Al은 힐락(Hillock) 및 확산(Diffusion)과 같은 문제가 있어 AlNd 등과 같은 Al 합금을 주로 이용하게 된다. 그런데, 이러한 Al 계열 금속은 화소전극 및 보호전극으로 이용되는 투명전극과 큰 접촉저항을 가지는 문제점이 있다.
이에 따라, LOG형 신호라인(76)의 저항값은 라인길이에 비례함에 따라 데이터 PCB(56)로부터 멀어질수록 라인저항값이 증가하여 게이트 구동신호가 감쇄하게 된다. 이 결과 LOG형 신호라인(76)을 통해 전송되는 게이트 구동신호들이 그의 라인저항값에 의해 왜곡됨으로써 화상표시부(81)에 표시되는 화상의 품질이 저하되게 된다.
특히 LOG형 신호라인(76)을 통해 공급되는 게이트 구동신호들 중 게이트 로우전압(VGL)의 왜곡이 화상표시부(81)의 화질에 큰 영향을 미치게 된다. 이는 게이트 로우전압(VGL)이 게이트 하이전압(VGH) 구간에서 액정셀에 충전된 화소전압을 다음 화소전압이 충전되기 전까지 유지되게 하는 것으로 그 게이트 로우전압(VGL)이 왜곡되는 경우 충전된 화소전압이 가변되기 때문이다.
상세히 하면, 게이트 로우전압(VGL)을 공급하는 LOG형 게이트 로우전압 전송라인(a, b, c, d)은 제 1 데이터 TCP(60)와 제 1 내지 제 4 게이트 TCP들(64A 내지 64D) 사이 각각에 접속되는 제 1 내지 제 4 LOG형 게이트 로우전압 전송라인들(a 내지 d)로 구성된다. 제 1 내지 제 4 LOG형 게이트 로우전압 전송라인들(a 내지 d)은 그 라인길이에 비례하는 라인저항값(a, b, c, d)을 갖고 제 1 내지 제 4 게이트 TCP(64A 내지 64D)를 경유하여 직렬로 연결된다.
이러한 LOG형 게이트 로우전압 전송라인(a 내지 d)의 라인저항값(a, b, c, d)에 의해 게이트 드라이브 IC(66)마다 공급되는 게이트 로우전압(VGL)이 달라지게 된다. 즉, 제 1 내지 제 4 게이트 TCP들(64A 내지 64D) 사이 각각의 LOG형 신호라인(76)의 라인저항으로 인하여 게이트 드라이브 IC(66) 간의 경계면에서의 게이트 로우전압(VGL)의 저항단차는 도 4에 도시된 바와 같이 나타나게 된다.
구체적으로 제 1 게이트 TCP(64A)에 실장된 게이트 드라이브 IC(66)에는 제 1 LOG 게이트 로우전압 전송라인(a)의 제 1 라인저항값(a)에 비례하여 전압강하된 제 1 게이트 로우전압(VGL1)이 공급된다. 제 1 게이트 로우전압(VGL1)은 제 1 게 이트 드라이브 IC(66)를 통해 제 1 수평라인 블록(A)의 게이트라인들에 공급된다.
제 2 게이트 TCP(64B)에 실장된 게이트 드라이브 IC(66)에는 직렬접속된 제 1 LOG 게이트 로우전압 전송라인(b) 및 제 2 LOG 게이트 로우전압 전송라인(b)의 제 2 라인저항값(a+b)에 비례하여 전압강하된 제 2 게이트 로우전압(VGL2)이 공급된다. 제 2 게이트 로우전압(VGL2)은 제 2 게이트 드라이브 IC(66)를 통해 제 2 수평라인 블록(B)의 게이트라인들에 공급된다.
제 3 게이트 TCP(64C)에 실장된 게이트 드라이브 IC(66)에는 직렬접속된 제 1 LOG 게이트 로우전압 전송라인 내지 제 3 LOG 게이트 로우전압 전송라인(a 내지 c)의 제 3 라인저항값(a+b+c)에 비례하여 전압강하된 제 3 게이트 로우전압(VGL3)이 공급된다. 제 3 게이트 로우전압(VGL3)은 제 3 게이트 드라이브 IC(66)를 통해 제 3 수평라인 블록(C)의 게이트라인들에 공급된다.
제 4 게이트 TCP(64D)에 실장된 게이트 드라이브 IC(66)에는 직렬접속된 제 1 LOG 게이트 로우전압 전송라인 내지 제 4 LOG 게이트 로우전압 전송라인(a 내지 d)의 제 4 라인저항값(a+b+c+d)에 비례하여 전압강하된 제 4 게이트 로우전압(VGL4)이 공급된다. 제 4 게이트 로우전압(VGL4)은 제 4 게이트 드라이브 IC(66)를 통해 제 4 수평라인 블록(D)의 게이트라인들에 공급된다.
이렇게 게이트 드라이브 IC(66) 별로 게이트라인들에 공급하는 게이트 로우전압(VGL1 내지 VGL4)에 차이가 발생함에 따라 서로 다른 게이트 드라이브 IC(66)에 접속되는 수평라인 블록(A 내지 D) 간에 휘도차 발생하게 된다. 이 수평라인 블록(A 내지 D)의 휘도차는 수평띠(82) 현상으로 나타나게 되어 화면이 분할되어 보 이게 함으로써 화질저하를 초래한다. 특히 제 1 게이트 드라이브 IC(66)에서 제 4 게이트 드라이브 IC(66) 쪽으로 진행할 수록 LOG형 게이트 로우전압 전송라인의 라인저항 값(a, b, c, d)이 가산됨에 따라 수평라인 블록(A 내지 D)에 공급되는 제 1 내지 제 4 게이트 로우전압(VGL1 내지 VGL4)은 VGL1>VGL2>VGL3>VGL4와 같은 관계를 갖게 된다.
따라서, 본 발명의 목적은 게이트 인쇄회로보드가 없는 액정표시장치에서 발생되는 수평블록간의 휘도차를 최소화 할 수 있는 액정표시장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치는 게이트라인들과 데이터라인들의 교차영역마다 형성된 다수개의 액정셀들을 포함하는 화상표시부와, 상기 게이트라인들을 구동하는 다수의 게이트 집적회로들 각각이 실장된 다수의 게이트 테이프 캐리어 패키지들과, 상기 데이터라인들을 구동하는 다수의 데이터 집적회로들 각각이 실장된 다수의 데이터 테이프 캐리어 패키지들과, 상기 화상표시부의 외곽영역에 형성되어 상기 게이트 드라이브 집적회로들에서 필요로 하는 게이트 구동신호들을 공급하기 위한 구리(Cu) 재질의 신호라인을 구비하며, 상기 신호라인은 상기 데이터라인들 및 상기 게이트라인들 중 어느 하나와 동시에 형성되어 같은 층에 형성되는 것을 특징으로 한다.
상기 신호라인은 상기 게이트 신호라인들 중 게이트 로우전압을 전송하는 게이트 로우전압 전송라인인 것을 특징으로 한다.
상기 신호라인의 저항값은 5Ω이하인 것을 특징으로 한다.
상기 신호라인은 상기 데이터라인들 및 상기 게이트라인들 중 어느 하나와 같은 층에 형성되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 6을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 5를 참조하면, 본 발명의 실시 예에 따른 액정표시장치는 액정패널(152)과, 액정패널(152)과 데이터 PCB(156) 사이에 접속되어진 다수개의 데이터 TCP들(160)과, 액정패널(152)의 다른 측에 접속되어진 다수개의 게이트 TCP들(164A 내지 164D)과, 데이터 TCP들(160) 각각에 실장되어진 데이터 드라이브 IC(158)들과, 게이트 TCP들(164A 내지 164D) 각각에 실장되어진 게이트 드라이브 IC들(166)을 구비한다.
액정패널(152)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(151a)과, 칼라필터 어레이가 형성된 상부기판(151b)과, 하부기판(151a)과 상부기판(151b) 사이에 주입된 액정을 구성으로 한다. 이러한 액정패널(152)에는 게이트라인들(170)과 데이터라인들의 교차영역마다 마련되는 액정셀들로 구성되어 화상을 표시하는 화상표시영역(181)이 마련된다. 화상표시영역(181)의 외곽부에 위치하는 하부기판(151b) 외곽영역에는 데이터라인으로부터 신장되어진 데이터 패드들과, 게이트라인(170)으로부터 신장되어진 게이트 패드들이 위치하게 된다. 또한 하부기판(151a)의 외곽영역에는 게이트 드라이브 IC(166)에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인(176)이 위치하게 된다.
데이터 TCP(160)에는 데이터 드라이브 IC(158)가 실장되고, 그 데이터 드라이브 IC(158)와 전기적으로 접속된 입력패드들 및 출력패드들이 형성된다. 데이터 TCP(160)의 입력패드들은 데이터 PCB(156)의 출력패드들과 전기적으로 접속되고, 출력패드들은 하부기판(151a) 상의 데이터패드들과 전기적으로 접속된다. 특히 첫 번째 데이터 TCP(160)는 하부기판(151a) 상의 LOG형 신호라인(176)에 전기적으로 접속되는 게이트 구동신호 전송라인(172)이 추가적으로 형성된다. 이 게이트 구동신호 전송라인(172)은 데이터 PCB(156)를 경유하여 타이밍 컨트롤러 및 전원공급부로부터 공급되는 게이트 구동신호들을 LOG형 신호라인(176)에 공급하게 된다.
데이터 드라이브 IC들(158)은 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널 상의 데이터라인들에 공급한다.
게이트 TCP(164A 내지 164D)에는 게이트 드라이브 IC(166)가 실장되고, 그 게이트 드라이브 IC(166)와 전기적으로 접속된 게이트 구동신호라인(168) 및 출력패드들이 형성된다. 게이트 구동신호라인(168)은 하부기판(151a) 상의 LOG형 신호라인(176)과 전기적으로 접속되고, 출력패드들은 하부기판(151a) 상의 게이트패드들과 전기적으로 접속된다.
게이트 드라이브 IC들(166)은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들(170)에 순차적으로 공급한다. 또한 게이트 드라이브 IC(166)들은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들에 공급한다.
LOG형 신호라인(176)은 통상 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC)와 같이 전원공급부로부터 공급되는 직류전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부로부터 공급되는 게이트 제어신호들 각각을 공급하는 신호라인들로 구성된다.
이러한 LOG형 신호라인(176)은 화상표시부(181)의 외곽영역에 위치하는 패드부와 같이 매우 한정된 좁은 공간에서 미세패턴으로 나란하게 형성된다. 이와 같이 LOG형 신호라인(176)의 저항값은 라인길이에 비례함에 따라 데이터 PCB(156)로부터 멀어질수록 라인저항값이 증가하여 게이트 구동신호가 감쇄하게 된다. 이 결과 LOG형 신호라인(176)을 통해 전송되는 게이트 구동신호들이 그의 라인저항값에 의해 왜곡됨으로써 화상표시부(181)에 표시되는 화상의 품질이 저하되게 된다.
특히 LOG형 신호라인(176)을 통해 게이트 드라이버IC(166)로 공급되는 게이트 구동신호 중 게이트 하이전압(VGH)은 LOG형 신호라인(176)의 라인저항에 크게 영향을 받지 않게 된다. 그러나, LOG형 신호라인(176)을 통해 게이트 드라이버IC(166)으로 공급되는 게이트 구동신호 중 게이트 로우전압(VGL)은 LOG형 신호라인(176)의 라인저항에 크게 영향을 받아 왜곡되어 화상표시부(181)에 수평띠 같은 화질저하를 발생하는 원인이 된다. 이는 게이트 로우전압(VGL)이 게이트 하 이전압(VGH) 구간에서 액정셀에 충전된 화소전압을 다음 화소전압이 충전되기 전까지 유지되게 하는 것으로 그 게이트 로우전압(VGL)이 왜곡되는 경우 충전된 화소전압이 가변되기 때문이다.
LOG형 신호라인(176)의 라인저항에 따라 화상표시부(181)에서 발생되는 수평띠 현상을 측정하기 위하여, 게이트 PCB(200) 상에서 게이트 하이전압(VGH)의 저항값을 변화시켜 화상표시부(181)에서 발생되는 수평띠의 시감특성을 측정하면 표 1에 나타낸 바와 같다.
게이트 로우전압(VGL)의 라인저항(R1)[Ω] 게이트 하이전압(VGH)의 라인저항(R2)[Ω] 화상표시부의 수평띠 발생수준
20 100 강
15 100 중
12 100 중
10 100 약
7 100 미약
5 100 무(無)
도 6 및 표 1에 있어서, 게이트 PCB 상에서 게이트 로우전압(VGL)의 라인저항(R1)이 5Ω이상일 경우에는 화상표시부(181)에서 수평띠와 같은 현상이 발생하기 때문에 본 발명의 실시 예에 따른 액정표시장치의 LOG형 신호라인(176) 및 제 1 내지 제 4 LOG형 게이트 로우전압 전송라인들(a 내지 d)은 구리(Cu) 메탈(Metal)층으로 형성된다. 이러한, 구리 메탈층으로 형성된 LOG형 신호라인(176) 및 제 1 내지 제 4 LOG형 게이트 로우전압 전송라인들(a 내지 d)은 액정패널(152)의 게이트라인들과 동시에 형성되거나 데이트 라인들과 동시에 형성됨으로써 같은 층에 형성된다.
이에 따라, 본 발명의 실시 예에 따른 LOG형 신호라인(176)의 구리 메탈층 은 게이트 PCB 상에 형성된 게이트 로우전압(VGL)의 라인저항(R1)과 동일하기 때문에 아래의 표 2에 나타낸 바와 같이 종래 액정표시장치의 LOG형 신호라인으로 사용되는 AlNd, Al, Cr 등과 같이 비교적 큰 비저항값(0.046)을 갖는 금속보다 절반의 비저항값을 가지게 된다.
비저항(μΩcm)
크롬(Cr) 22
알루미늄 네오듐(AlNd) 5
구리(Cu) 2.5
표 2에 있어서, 구리 메탈층으로 형성된 LOG형 신호라인(176)은 AlNd의 비저항값의 절반인 비저항값을 가지며, 크롬(Cr)의 비저항보다는 9 배정도 낮은 비저항값을 갖는다.
이와 같은 게이트라인들(GL)에 게이트 로우전압(VGL)을 공급하는 구리 메탈층으로 형성된 LOG형 게이트 로우전압 전송라인(a, b, c, d)은 그 라인길이에 비례하는 라인저항값(a, b, c, d)을 갖고 제 1 내지 제 4 게이트 TCP(164A 내지 164D)를 경유하여 직렬로 연결된다. 이 때, 라인저항값(a, b, c, d)들은 각 5Ω이하이기 때문에 제 1 내지 제 4 게이트 TCP들(164A 내지 164D) 상의 각 게이트 드라이브 IC(66) 사이의 게이트 로우전압(VGL)의 저항단차는 5Ω이하가 된다. 따라서, 본 발명의 LOG형 신호라인(176)은 도 6에 도시된 게이트 PCB에 동박으로 형성된 신호라인들과 동일한 저항성분을 가지기 때문에 화상표시부(181)에서는 LOG형 신호라인(176)의 라인저항에 의한 수평띠 현상이 발생하지 않게 된다.
구체적으로 제 1 게이트 TCP(164A)에 실장된 게이트 드라이브 IC(166)에는 제 1 LOG 게이트 로우전압 전송라인(a)을 통해 제 1 게이트 로우전압(VGL1)이 공급된다. 제 1 게이트 로우전압(VGL1)은 제 1 게이트 드라이브 IC(166)를 통해 제 1 수평라인 블록(A)의 게이트라인들에 공급된다.
제 2 게이트 TCP(164B)에 실장된 게이트 드라이브 IC(166)에는 직렬접속된 제 1 LOG 게이트 로우전압 전송라인(b) 및 제 2 LOG 게이트 로우전압 전송라인(b)을 통해 제 2 게이트 로우전압(VGL2)이 공급된다. 제 2 게이트 로우전압(VGL2)은 제 2 게이트 드라이브 IC(166)를 통해 제 2 수평라인 블록(B)의 게이트라인들에 공급된다.
제 3 게이트 TCP(164C)에 실장된 게이트 드라이브 IC(166)에는 직렬접속된 제 1 LOG 게이트 로우전압 전송라인 내지 제 3 LOG 게이트 로우전압 전송라인(a 내지 c)을 통해 제 3 게이트 로우전압(VGL3)이 공급된다. 제 3 게이트 로우전압(VGL3)은 제 3 게이트 드라이브 IC(166)를 통해 제 3 수평라인 블록(C)의 게이트라인들에 공급된다.
제 4 게이트 TCP(164D)에 실장된 게이트 드라이브 IC(166)에는 직렬접속된 제 1 LOG 게이트 로우전압 전송라인 내지 제 4 LOG 게이트 로우전압 전송라인(a 내지 d)을 통해 제 4 게이트 로우전압(VGL4)이 공급된다. 제 4 게이트 로우전압(VGL4)은 제 4 게이트 드라이브 IC(166)를 통해 제 4 수평라인 블록(D)의 게이트라인들에 공급된다.
이렇게 제 1 내지 제 4 LOG 게이트 로우전압 전송라인(a 내지 d)이 비저항값이 낮은 구리 메탈층으로 형성되기 때문에 게이트 드라이브 IC(166) 각각에 공급되 는 제 1 내지 제 4 게이트 로우전압(VGL1 내지 VGL4)의 차이가 최소화됨에 따라 서로 다른 게이트 드라이브 IC(166)에 접속되는 수평라인 블록(A 내지 D) 간에 휘도차가 발생하지 않게 된다.
상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치는 게이트 드라이브 IC에 게이트 로우전압을 공급하기 위한 LOG 신호라인을 구리 메탈층으로 형성함으로써 게이트 드라이브 IC 별로 게이트라인들에 공급하는 게이트 로우전압에 차이가 최소화됨에 따라 서로 다른 게이트 드라이브 IC에 접속되는 수평라인 블록 간에 휘도차가 발생하지 않게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (4)

  1. 게이트라인들과 데이터라인들의 교차영역마다 형성된 다수개의 액정셀들을 포함하는 화상표시부와,
    상기 게이트라인들을 구동하는 다수의 게이트 집적회로들 각각이 실장된 다수의 게이트 테이프 캐리어 패키지들과,
    상기 데이터라인들을 구동하는 다수의 데이터 집적회로들 각각이 실장된 다수의 데이터 테이프 캐리어 패키지들과,
    상기 화상표시부의 외곽영역에 형성되어 상기 게이트 드라이브 집적회로들에서 필요로 하는 게이트 구동신호들을 공급하기 위한 구리(Cu) 재질의 신호라인을 구비하며,
    상기 신호라인은 상기 데이터라인들 및 상기 게이트라인들 중 어느 하나와 동시에 형성되어 같은 층에 형성되는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 신호라인은 상기 게이트 신호라인들 중 게이트 로우전압을 전송하는 게이트 로우전압 전송라인인 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 신호라인의 저항값은 5Ω이하인 것을 특징으로 하는 액정표시장치.
  4. 삭제
KR1020020081810A 2002-12-20 2002-12-20 액정표시장치 KR100904264B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020081810A KR100904264B1 (ko) 2002-12-20 2002-12-20 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020081810A KR100904264B1 (ko) 2002-12-20 2002-12-20 액정표시장치

Publications (2)

Publication Number Publication Date
KR20040055187A KR20040055187A (ko) 2004-06-26
KR100904264B1 true KR100904264B1 (ko) 2009-06-25

Family

ID=37347906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020081810A KR100904264B1 (ko) 2002-12-20 2002-12-20 액정표시장치

Country Status (1)

Country Link
KR (1) KR100904264B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9448665B2 (en) 2011-11-24 2016-09-20 Samsung Display Co., Ltd. Display device including optical sensor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244773B1 (ko) * 2006-05-30 2013-03-18 엘지디스플레이 주식회사 표시장치
KR101974084B1 (ko) 2012-03-05 2019-05-02 삼성디스플레이 주식회사 표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990008507A (ko) * 1997-07-01 1999-02-05 구자홍 신호감쇠를 최소화한 log 패널
KR20020043860A (ko) * 2000-12-04 2002-06-12 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990008507A (ko) * 1997-07-01 1999-02-05 구자홍 신호감쇠를 최소화한 log 패널
KR20020043860A (ko) * 2000-12-04 2002-06-12 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9448665B2 (en) 2011-11-24 2016-09-20 Samsung Display Co., Ltd. Display device including optical sensor

Also Published As

Publication number Publication date
KR20040055187A (ko) 2004-06-26

Similar Documents

Publication Publication Date Title
KR100995639B1 (ko) 액정표시장치 및 그 구동방법
US7786960B2 (en) Liquid crystal display and driving method thereof
KR100874637B1 (ko) 라인 온 글래스형 액정표시장치
US7705820B2 (en) Liquid crystal display of line-on-glass type
JP3940272B2 (ja) 液晶表示装置
US7463324B2 (en) Liquid crystal display panel of line on glass type
KR100831303B1 (ko) 액정표시장치
KR100847817B1 (ko) 라인 온 글래스형 액정표시장치
KR100904264B1 (ko) 액정표시장치
KR100864981B1 (ko) 라인 온 글래스형 액정표시장치
KR101043678B1 (ko) 액정표시장치
KR100912693B1 (ko) 액정표시장치
KR100861273B1 (ko) 라인 온 글래스형 액정표시장치
KR100855486B1 (ko) 라인 온 글래스형 액정표시장치
KR101002306B1 (ko) 라인 온 글래스형 액정 표시 장치
KR20070075804A (ko) 라인 온 글래스형 액정표시장치
KR100933442B1 (ko) 라인 온 글래스형 액정 표시 장치
KR100987673B1 (ko) 라인 온 글래스형 액정 표시 장치 및 그 구동방법
KR20050001063A (ko) 액정표시장치
KR20040068774A (ko) 라인 온 글래스형 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 11