KR20050096569A

KR20050096569A - 액정표시장치 및 그 구동방법

Info

Publication number: KR20050096569A
Application number: KR1020040021988A
Authority: KR
Inventors: 황광희
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2004-03-31
Filing date: 2004-03-31
Publication date: 2005-10-06

Abstract

본 발명은 신호왜곡에 따른 화질 저하를 최소화 할 수 있도록 한 액정표시장치 및 그 구동방법을 제공하는 것이다.

본 발명에 의한 액정표시장치는 액정셀들이 매트릭스 타입으로 배열되며 다수의 데이터라인들과 다수의 게이트 라인들을 구비하는 액정표시패널과; 스캔 시간에 따라 점진적으로 상승하는 부가전압을 발생하는 부가전압 발생부와; 기준 스캔전압을 발생하는 기준 스캔전압 발생부와; 상기 부가전압을 이용하여 상기 기준 스캔전압을 보상하는 스캔전압 보상부와; 상기 스캔전압 보상부로부터의 보상된 스캔전압을 이용하여 스캔펄스를 발생하고 상기 스캔펄스를 상기 게이트라인들에 공급하기 위한 다수의 게이트 구동 집적회로들을 구비한다.

Description

액정표시장치 및 그 구동방법{LIQUID CRYSTAL DISPLAY AND DRIVING METHOD THEREOF}

본 발명은 액정표시장치에 관한 것으로, 특히 신호왜곡에 따른 화질 저하를 최소화 할 수 있도록 한 액정표시장치 및 그 구동방법에 관한 것이다.

액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀들이 매트릭스형으로 배열된 액정 표시 패널과, 액정 표시 패널을 구동하기 위한 구동 회로를 구비한다.

액정 표시 패널은 액정셀들이 화소 신호에 따라 광투과율을 조절함으로써 화상을 표시하게 된다.

구동 회로는 액정 표시 패널의 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어하기 위한 타이밍 제어부와, 상기 액정 표시 패널과 상기 구동 회로들의 구동에 필요한 전원 신호들을 공급하는 전원부를 구비한다.

데이터 드라이버와 게이트 드라이버는 다수개의 집적회로(Integrated Circuit;이하, IC라 함)들로 분리되어 칩 형태로 제작된다. 집적화된 드라이버 IC들 각각은 TCP(Tape Carrier Package) 상에서 오픈된 IC 영역에 실장되거나 COF(Chip On Film) 방식으로 TCP의 베이스 필름 상에 실장되고, TAB(Tape Automated Bonding) 방식으로 액정 표시 패널과 전기적으로 접속된다. 또한 드라이버 IC는 COG(Chip On Glass) 방식으로 액정 표시 패널 상에 직접 실장되기도 한다. 타이밍 제어부와 전원부는 칩 형태로 제작되어 메인 PCB(Printed Circuit Board) 상에 실장된다.

TCP에 의해 액정 표시 패널과 접속되는 드라이버 IC들은 FPC(Flexable Printed Circuit)와 서브 PCB를 통해 메인 PCB의 타이밍 제어부 및 전원부와 접속된다. 구체적으로, 데이터 드라이버 IC들은 FPC와 데이터 PCB를 통해 메인 PCB에 실장된 타이밍 제어부로부터의 데이터 제어 신호들 및 화소 데이터와, 전원부로부터의 전원 신호들을 공급받게 된다. 게이트 드라이버 IC들은 게이트 FPC와 게이트 PCB를 통해 메인 PCB 상에 실장된 타이밍 제어부로부터의 게이트 제어 신호들과 전원부로부터의 전원 신호들을 공급받게 된다.

COG 방식으로 액정 표시 패널에 실장되는 드라이버 IC들은 FPC와 액정 표시 패널에 형성되는 라인 온 글래스(Line On Glass; 이하 LOG라 함)형 신호 라인들을 통해 메인 PCB에 실장된 타이밍 제어부로부터의 제어 신호들 및 화소 데이터와 전원부로부터의 전원 신호들을 공급받게 된다.

최근에는 드라이버 IC들이 TCP를 통해 액정 표시 패널과 접속되는 경우에도 LOG형 신호 라인들을 채택하여 PCB를 제거함으로써 액정 표시 장치가 더욱 박형화되게 하고 있다. 특히, 상대적으로 적은 신호를 전달하는 게이트 PCB를 제거하고 게이트 드라이버 IC들에 게이트 제어 신호들 및 전원 신호들을 공급하는 신호 라인들을 LOG형으로 액정 표시 패널 상에 형성하고 있다. 이에 따라, TCP에 실장된 게이트 드라이버 IC들은 메인 PCB->FPC->데이터 PCB->데이터 TCP->LOG 신호 라인->게이트 TCP를 경유하여 타이밍 제어부로부터의 게이트 제어 신호들과 전원부로부터의 전원 신호들을 공급받게 된다. 이 경우, 게이트 드라이버 IC에 공급되는 게이트 제어 신호들과 게이트 전원 신호들이 LOG 신호 라인들의 라인 저항에 의해 왜곡됨으로써 액정 표시 패널에 표시되는 화상의 품질이 저하되는 문제가 발생하게 된다.

구체적으로, 게이트 PCB가 제거된 LOG형 액정 표시 장치는 도 1에 도시된 바와 같이 타이밍 제어부(22)와 전원부(24)를 포함하는 메인 PCB(20)와, FPC(18)를 통해 메인 PCB(20)와 접속된 데이터 PCB(16)와, 데이터 구동 IC(14)를 실장하여 데이터 PCB(16)와 액정 표시 패널(6) 사이에 접속된 데이터 TCP(12)와, 게이트 구동 IC(10)를 실장하여 액정 표시 패널(6)에 접속된 게이트 TCP(8)를 구비한다.

액정 표시 패널(6)은 박막 트랜지스터 어레이 기판(2)과, 칼러 필터 어레이 기판(4)이 액정을 사이에 두고 접합되어 형성된다. 이러한 액정 표시 패널(6)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 박막 트랜지스터에 의해 독립적으로 구동되는 액정셀들이 마련된다. 박막 트랜지스터는 게이트 라인(GL)으로부터의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다.

데이터 드라이버 IC들(14)은 데이터 TCP(12) 및 액정 표시 패널(6)의 데이터 패드부를 경유하여 데이터 라인들(DL)과 접속된다. 이러한 데이터 드라이버 IC들(14)은 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인들(DL)에 공급한다. 이를 위하여, 데이터 드라이버 IC들(14)은 데이터 PCB(16)와 FPC(18)를 통해 메인 PCB(20) 상의 타이밍 제어부(22) 및 전원부(24)로부터 데이터 제어 신호, 화소 데이터, 그리고 전원 신호들을 공급받게 된다.

게이트 드라이버 IC들(10)은 게이트 TCP(8) 및 액정 표시 패널(6)의 게이트 패드부를 경유하여 게이트 라인들(GL)과 접속된다. 이러한 게이트 드라이버 IC들(10)은 게이트 하이 전압(VGH)의 스캔 신호를 게이트 라인들(GL)에 순차적으로 공급한다. 또한 게이트 드라이버 IC들(10)은 게이트 하이 전압(VGH)이 공급되는 기간을 제외한 나머지 기간에는 게이트 로우 전압(VGL)을 게이트 라인들(GL)에 공급한다.

이를 위하여, 메인 PCB(20) 상의 타이밍 제어부(22) 및 전원부(24)로부터의 게이트 제어 신호들과 전원 신호들은 FPC(18)와 데이터 PCB(16)를 경유하여 데이터 TCP(12)에 공급된다. 데이터 TCP(12)를 통해 공급되는 게이트 제어 신호들과 전원 신호들은 박막 트랜지스터 어레이 기판(2)의 가장자리 영역에 형성된 LOG 신호 라인군(26)를 경유하여 게이트 TCP(8)에 공급된다. 게이트 TCP(8)에 공급된 게이트 제어 신호들 및 전원 신호들은 게이트 드라이버 IC(10)의 입력 단자들을 통해 게이트 드라이버 IC(10) 내로 입력되어 이용된다. 그리고, 게이트 제어 신호들 및 전원 신호들은 게이트 드라이버 IC(10)의 출력 단자들을 통해 출력되어 게이트 TCP(8)와 LOG 신호 라인군(26)을 경유하여 다음 게이트 TCP(8)에 실장된 게이트 드라이버 IC(10)로 공급된다.

LOG 신호라인군(26)은 통상 게이트 로우 전압(VGL), 게이트 하이 전압 (VGH), 공통 전압(VCOM), 그라운드 전압(GND), 베이스 구동 전압(VCC)과 같이 전원부(24)로부터 공급되는 직류 구동 전압들과; 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭 신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부(22)로부터 공급되는 게이트 제어 신호들 각각을 공급하는 신호 라인들로 구성된다.

이러한 LOG 신호 라인군(26)은 박막 트랜지스터 어레이 기판(2)의 한정된 패드 영역에 게이트 라인들과 동일한 게이트 금속층을 이용하여 미세 패턴으로 형성된다. 또한, LOG 신호 라인군(26)은 게이트 TCP(8)와 ACF 본딩(Bonding)을 통해 접촉됨에 따라 그 게이트 TCP(8)와의 접촉 부분(A)이 증가하여 접촉 저항이 커지게 된다. 이에 따라, LOG 신호 라인군(26)은 기존의 게이트 PCB의 신호 라인들 보다 큰 라인 저항을 가지게 된다. 이러한 라인 저항으로 인하여 LOG 신호 라인군(26)을 통해 전송되는 게이트 제어 신호들(GSP, GSC, GOE)과 전원 신호들(VGH, VGL, VCC, GND, VCOM)이 왜곡됨으로써 가로 줄무늬, 얼룩 등이 발생되고 도트 패턴의 크로스토크, 그리니쉬(Greenish) 등과 같은 화질 저하 현상이 심해지게 된다.

예를 들면, 게이트 제어 신호들(GSP, GSC, GOE)과 전원 신호들(VGH, VGL, VCC, GND, VCOM)을 공급하는 LOG 신호 라인군(26)들은 도 2에 도시된 바와 같이 게이트 TCP들(8) 사이 각각에 접속되는 제1 내지 제3 LOG 신호 라인군(LOG1 내지 LOG3)으로 구성된다. 제1 내지 제3 LOG 신호 라인군(LOG1 내지 LOG3) 각각은 그 라인길이에 비례하는 라인 저항(aΩ, bΩ, cΩ)을 갖고 게이트 TCP(8)와 게이트 드라이버 IC(10)를 경유하여 직렬로 연결된다. 이러한 제1 내지 제3 LOG 신호 라인군(LOG1 내지 LOG3)으로 인하여 게이트 드라이버 IC(10) 마다 입력되는 게이트 제어 신호들(GSP, GSC, GOE) 및 전원 신호들(VGH, VGL, VCC, GND, VCOM) 간에 레벨 차가 발생하게 된다. 이 결과, 서로 다른 게이트 드라이버 IC(10)에 의해 구동되는 수평라인 블록들(A 내지 C) 간에 휘도차가 발생되어 가로선 줄무늬(32)가 생기게 된다.

구체적으로, 제1 게이트 드라이버 IC(10)에는 제1 LOG 신호 라인군(LOG1)의 제1 라인 저항(aΩ)에 의해, 제2 게이트 드라이버 IC(10)에는 제1 및 제2 LOG 신호 라인군(LOG1, LOG2)의 제1 및 제2 라인 저항(aΩ+bΩ)에 의해, 제3 게이트 드라이버 IC(10)에는 제1 내지 제3 LOG 신호 라인군(LOG1 내지 LOG3)의 제1 내지 제3 라인 저항(aΩ+bΩ+cΩ)에 의해 전압 강하된 게이트 제어 신호들(GSP, GSC, GOE) 및 전원 신호들(VGH, VGL, VCC, GND, VCOM)이 공급된다. 예를 들어, 제1 내지 제3 라인 저항(aΩ, bΩ, cΩ) 각각은 약 5~100Ω정도의 저항값을 갖게 된다. 이에 따라, 서로 다른 게이트 드라이버 IC(10)에 의해 구동되는 제1 내지 제3 수평 블록(A 내지 C)의 게이트 라인들에 공급되는 게이트 신호들(VG1 내지 VG3) 간에 차이가 발생함에 따라 그 수평 라인 블록(A 내지 C) 간에 가로선 줄무늬(32)가 발생하게 된다.

이러한 게이트 드라이버 IC들(10)은 게이트 하이 전압(VGH)의 스캔 신호를 게이트 라인들(GL)에 순차적으로 공급한다. 또한 게이트 드라이버 IC들(10)은 게이트 하이 전압(VGH)이 공급되는 기간을 제외한 나머지 기간에는 게이트 로우 전압(VGL)을 게이트 라인들(GL)에 공급한다.

이를 도 3a 내지 도 3c를 참조하여 설명하면, 게이트 드라이버 IC들(62)과 접속된 다수의 게이트라인들에는 도 3a에 도시된 바와 같이 게이트 하이 전압(VGH)이 공급되는 스캔펄스가 공급된다. 그런데, 이러한 스캔펄스는 제2 게이트 드라이버 IC(62)와 연결된 제2 수평 블록(B)의 게이트 라인들에 공급될 때 제1 및 제2 LOG 신호 라인군(LOG1, LOG2)의 제1 및 제2 라인 저항(aΩ+bΩ)에 의해 전압 강하가 발생하게 된다. 이에 따라, 제2 게이트 드라이버 IC(62)와 연결된 게이트라인들에는 도 3b에 도시된 바와 같이 게이트 하이전압(VGH)이 제1 수평블록(A)에 공급되는 게이트 하이전압(VGH) 보다 충전특성이 저하된다. 그리고, 이러한 스캔펄스가 제3 게이트 드라이버 IC(62)와 연결된 제3 수평 블록(C)의 게이트 라인들에 공급될 때 제1 내지 제3 LOG 신호 라인군(LOG1 내지 LOG3)의 제1 내지 제3 라인 저항(aΩ+bΩ+cΩ)에 의해 전압 강하가 더욱 더 많이 발생하게 된다. 이에 따라, 제3 게이트 드라이버 IC(62)와 연결된 게이트라인들에는 도 3c에 도시된 바와 같이 게이트 하이전압(VGH)이 제2 수평블록(B)에 공급되는 게이트 하이전압(VGH) 보다 충전 특성이 저하된다. 따라서, 서로 다른 게이트 드라이버 IC(62)에 의해 구동되는 제1 내지 제3 수평 블록(A 내지 C)의 게이트 라인들에 공급되는 게이트 신호들(VG1 내지 VG3) 간에 차이가 발생함에 따라 그 수평 라인 블록(A 내지 C) 간에 가로선 줄무늬(42)가 발생하여 화질이 저하되는 문제점이 있다.

따라서, 본 발명의 목적은 신호왜곡에 따른 화질 저하를 최소화 할 수 있도록 한 액정표시장치 및 그 구동방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 의한 액정표시장치는 액정셀들이 매트릭스 타입으로 배열되며 다수의 데이터라인들과 다수의 게이트 라인들을 구비하는 액정표시패널과; 스캔 시간에 따라 점진적으로 상승하는 부가전압을 발생하는 부가전압 발생부와; 기준 스캔전압을 발생하는 기준 스캔전압 발생부와; 상기 부가전압을 이용하여 상기 기준 스캔전압을 보상하는 스캔전압 보상부와; 상기 스캔전압 보상부로부터의 보상된 스캔전압을 이용하여 스캔펄스를 발생하고 상기 스캔펄스를 상기 게이트라인들에 공급하기 위한 다수의 게이트 구동 집적회로들을 구비한다.

상기 액정표시장치에서 상기 보상된 스캔전압은 상기 스캔 시간에 따라 점진적으로 상승하는 것을 특징으로 한다.

상기 액정표시장치에서 상기 다수의 게이트 구동 집적회로들은 전압 레벨이 서로 다른 상기 보상된 스캔전압을 공급받는 것을 특징으로 한다.

상기 액정표시장치에서 상기 부가전압 발생부는 1 수직동기신호 동안 상기 스캔 시간에 따라 점진적으로 상승하는 부가전압을 발생하는 것을 특징으로 한다.

상기 액정표시장치는 상기 액정표시패널의 유리기판 상에 형성되어 상기 스캔전압을 상기 게이트 구동 집적회로들에 공급하기 위한 전압배선을 더 구비한다.

본 발명의 실시예에 의한 액정표시장치의 구동방법은 스캔 시간에 따라 점진적으로 상승하는 부가전압을 발생하는 단계와; 기준 스캔전압을 발생하는 단계와; 상기 부가전압을 이용하여 상기 기준 스캔전압을 보상하는 단계와; 상기 보상된 스캔전압을 이용하여 스캔펄스를 발생하는 단계와; 상기 스캔펄스를 이용하여 액정표시패널을 스캐닝하는 단계를 포함한다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명확하게 드러나게 될 것이다.

이하, 도 4 내지 도 9b를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 4 및 도 5는 본 발명의 실시예에 의한 LOG형 액정표시장치를 나타내는 도면이다.

도 4 및 도 5를 참조하면, 본 발명의 실시예에 의한 LOG형 액정표시장치는 시스템(110)으로부터 각종 신호를 공급받는 액정표시패널(170)과, 액정표시패널(170)의 데이터 라인들에 데이터를 공급하기 위한 데이터 집적회로 IC들(152)이 실장된 다수의 데이터 TCP(150)와, 게이트라인들에 스캔신호를 공급하기 위한 게이트 집적회로 IC들(162)이 실장된 다수의 게이트 TCP(160)와, 인터페이스회로(120)로부터의 동기신호를 이용하여 다수의 데이터 TCP(150)와 다수의 게이트 TCP(160)를 제어하기 위한 타이밍 콘트롤러(130)와, 액정표시패널(170)에 공급되는 전압들을 발생하기 위한 전원부(190)를 구비한다.

시스템(110)은 수직/수평 동기신호, 클럭신호 및 데이터(RGB)를 인터페이스회로(120)에 공급하고 전원으로부터 발생되는 3.3V의 VCC 전압을 전원전압으로써 디지털 회로소자들(120,130,152,162)과 전원부(190)에 공급한다.

액정표시패널(170)은 박막 트랜지스터 어레이 기판(172)과, 칼러 필터 어레이 기판(174)이 액정을 사이에 두고 접합되어 형성된다. 이러한 액정표시패널(170)은 게이트 라인들과 데이터 라인들의 교차로 정의되는 영역마다 박막 트랜지스터에 의해 독립적으로 구동되는 액정셀들이 마련된다. 박막 트랜지스터는 게이트 라인으로부터의 스캔 신호에 응답하여 데이터 라인으로부터의 화소 신호를 액정셀에 공급한다. 한편, 타이밍 콘트롤러(130) 및 전원부(190)로부터의 게이트 제어 신호들과 전원 신호들은 데이터 PCB(140)를 경유하여 데이터 TCP(150)에 공급된다. 데이터 TCP(150)를 통해 공급되는 게이트 제어 신호들과 전원 신호들은 박막 트랜지스터 어레이 기판(172)의 가장자리 영역에 형성된 LOG 신호 라인군(176)를 경유하여 게이트 TCP(160)에 공급된다. 게이트 TCP(160)에 공급된 게이트 제어 신호들 및 전원 신호들은 게이트 드라이버 IC(162)의 입력 단자들을 통해 게이트 드라이버 IC(162) 내로 입력되어 이용된다. 그리고, 게이트 제어 신호들 및 전원 신호들은 게이트 드라이버 IC(162)의 출력 단자들을 통해 출력되어 게이트 TCP(160)와 LOG 신호 라인군(176)을 경유하여 다음 게이트 TCP(160)에 실장된 게이트 드라이버 IC(162)로 공급된다. 여기서, 본 발명에서는 설명의 편의를 위해 3개의 게이트 드라이버 IC(162)가 있다고 가정한다.

LOG형 신호라인군(176)은 통상 게이트 로우 전압(VGL), 게이트 하이 전압 (VGH), 공통 전압(VCOM), 그라운드 전압(GND), 베이스 구동 전압(VCC)과 같이 전원부(24)로부터 공급되는 직류 구동 전압들과; 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭 신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 콘트롤러(130)로부터 공급되는 게이트 제어 신호들 각각을 공급하는 신호 라인들로 구성된다.

데이터 드라이버 IC들(152)은 데이터 TCP(150) 및 액정표시패널(170)의 데이터 패드부를 경유하여 데이터 라인들과 접속된다. 이러한 데이터 드라이버 IC들(152)은 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인들에 공급한다. 이를 위하여, 데이터 드라이버 IC들(152)은 데이터 PCB(140)를 통해 타이밍 콘트롤러(130) 및 전원부(190)로부터 데이터 제어 신호, 화소 데이터, 그리고 전원전압으로써 3.3V의 VCC 전압을 공급받게 된다.

게이트 드라이버 IC들(162)은 게이트 TCP(150) 및 액정표시패널(170)의 게이트 패드부를 경유하여 게이트 라인들과 접속된다. 이러한 게이트 드라이버 IC들(152)은 게이트 하이 전압(VGH)의 스캔 신호를 게이트 라인들에 순차적으로 공급한다. 또한 게이트 드라이버 IC들(152)은 게이트 하이 전압(VGH)이 공급되는 기간을 제외한 나머지 기간에는 게이트 로우 전압(VGL)을 게이트 라인들에 공급한다. 한편, 게이트 드라이버 IC들(152)에는 전원전압으로써 3.3V의 VCC 전압이 공급된다.

타이밍 콘트롤러(130)는 인터페이스회로(120)를 경유하여 시스템(110)의 그래픽 콘트롤러로부터 입력되는 수직/수평 동기신호와 클럭신호를 이용하여 게이트 집적회로 IC들(152) 제어하기 위한 게이트 제어신호와 데이터 집적회로 IC들(162)을 제어하기 위한 데이터 제어신호를 발생한다. 그리고 타이밍 콘트롤러(130)는 인터페이스회로(120)를 경유하여 시스템(110)의 그래픽 콘트롤러로부터 입력되는 디지털 비디오 데이터(RGB)를 재정렬하여 다수의 데이터 집적회로 IC들(152)에 공급한다. 이 타이밍 콘트롤러(130)를 구동시키기 위한 전원전압은 시스템(110)의 전원으로부터 입력되는 3.3V의 VCC 전압이다.

전원부(190)는 도시하지 않은 커넥터를 경유하여 시스템(110)의 전원으로부터 입력되는 3.3V의 VCC 전압을 공급받아 액정표시패널(170)을 구동시키기 위한 구동전압을 생성하는 역할을 한다. 이를 위하여 전원부(190)는 도 5에 도시된 바와같이 다수의 게이트 드라이버 IC들(1621 내지 1623) 및 다수의 데이터 드라이버 IC들(152)에 공급되는 전압을 발생하는 DC-DC 변환기(200)와, 한 수직동기신호(Vsync) 동안 스캔 시간에 따라 점진적으로 상승하는 부가전압을 발생하는 부가전압 발생부(210)와, DC-DC 변환기(200)로부터의 게이트 하이전압(VGH)과 부가전압 발생부(210)로부터의 부가 전압(VTA)을 더해 게이트 하이전압(VGH)을 제1 내지 제3 게이트 하이전압(VGH1 내지 VGH3)으로 보상하는 게이트 하이전압 보상부(220)를 구비한다.

DC-DC 변환기(200)는 시스템(110)의 전원으로부터 입력되는 3.3V의 VCC 전압을 승압 또는 감압하여 액정표시패널(170)에 공급되는 전압을 발생한다. 이를 위하여, DC-DC 변환기(200)는 출력 단에 출력전압을 절환하기 위한 출력 스위치소자와, 그 출력 스위치소자의 제어신호의 듀티비 나 주파수를 제어하여 출력전압을 승압하거나 감압시키기 위한 펄스폭 변조기(Pulse Width Modulator : PWM)나 펄스주파수 변조기(Pulse Frequency Modulator : PFM)를 포함한다. 펄스폭 변조기는 출력 스위치소자의 제어신호 듀티비를 높여 DC-DC 변환기(200)의 출력 전압을 높아거나, 그 출력 스위치소자의 제어신호 듀티비를 낮추어 DC-DC 변환기(200)의 출력 전압을 낮춘다. 펄스주파수 변조기는 출력 스위치소자의 제어신호 주파수를 높여 DC-DC 변환기(200)의 출력 전압을 높이거나, 그 출력 스위치소자의 주파수를 낮추어 DC-DC 변환기(200)의 출력 전압을 낮춘다. DC-DC 변환기(200)의 출력 전압은 6V 이상의 VDD 전압, 10 단계 미만의 감마기준전압(GMA1∼10), 2.5∼3.3V의 공통전압(VCOM), 15V 이상의 게이트 하이전압(VGH), -4V 이하의 게이트 로우전압(VGL)이다. 감마기준전압(GMA1∼10)은 VDD 전압의 분압에 의해 발생된 전압이다. VDD 전압과 감마기준전압은 아날로그 감마전압으로써 데이터 드라이버 IC들(152)에 공급된다. 공통전압(VCOM)은 데이터 드라이버 IC들(152)을 경유하여 액정표시패널(170)에 형성된 공통전극에 공급되는 전압이다. 게이트 하이전압(VGH)은 TFT의 문턱전압 이상으로 설정된 스캔펄스의 하이논리전압으로써 게이트 하이전압 보상부(220)로 공급되고, 게이트 로우전압(VGL)은 TFT의 오프전압으로 설정된 스캔펄스의 로우논리전압으로써 제1 내지 제3 게이트 드라이버 IC들(1621 내지 1623)에 공급된다.

부가전압 발생부(210)는 시스템(110)으로부터 공급되는 1 수직동기신호(Vsync)를 주기로 도시하지 않은 미분기를 이용하여 도 6에 도시된 바와 같이 스캔시간에 따라 점진적으로 상승하는 부가전압을 발생시킨다. 이러한 부가전압은 게이트 하이전압 보상부(220)로 공급된다.

게이트 하이전압 보상부(220)는 DC-DC 변환기(200)로부터의 게이트 하이전압(VGH)과 부가전압 발생부(210)로부터의 부가전압(VTA)을 더해 게이트 하이전압(VGH)이 보상된 제1 내지 제3 게이트 하이전압(VGH1 내지 VGH3)을 출력하여 제1 내지 제3 게이트 드라이버 IC들(1621 내지 1623)에 공급한다.

이를 상세히 하면, 제1 게이트 드라이버 IC(1621)에는 도 7a에 도시된 바와 같이 DC-DC 변환기(200)로부터의 게이트 하이전압(VGH)과 부가전압 발생부(210)로부터의 스캔시간에 따라 점진적으로 상승하는 제1 부가전압(V1)을 더한 제1 게이트 하이전압(VGH1)이 공급된다. 이러한 제1 게이트 하이전압(VGH1)은 제1 신호 라인군(LOG1)을 거치면서 제1 라인 저항(aΩ)에 의해 전압 강하가 발생하게 된다. 따라서, 제1 신호 라인군(LOG1)에 의해 전압 강하가 발생하더라도 도 7b에 도시된 바와 같이 제1 게이트 드라이버 IC(1621)에는 실질적으로 제1 게이트 하이전압(VGH1) 보다 대략 제1 부가전압(V1) 낮은 게이트 하이 전압(VGH)이 공급된다. 이에 따라, 게이트 하이전압(VGH)의 충전특성을 향상시킬 수 있게 된다. 이러한 게이트 하이 전압(VGH)을 이용하여 제1 게이트 드라이버 IC(1621)는 스캔펄스를 생성하고, 이 스캔펄스는 제1 게이트 드라이버 IC(1621)와 연결된 제1 수평 블록(A)의 게이트 라인들에 공급된다.

제2 게이트 드라이버 IC(1622)에는 도 8a에 도시된 바와 같이 DC-DC 변환기(200)로부터의 게이트 하이전압(VGH)과 부가전압 발생부(210)로부터의 스캔시간에 따라 점진적으로 상승하는 제2 부가전압(V2)을 더한 제2 게이트 하이전압(VGH2)이 공급된다. 이러한 제2 게이트 하이전압(VGH2)은 제1 및 제2 신호 라인군(LOG1, LOG2)을 거치면서 제1 및 제2 라인 저항(aΩ+bΩ)에 의해 전압 강하가 발생하게 된다. 따라서, 제1 및 제2 신호 라인군(LOG1,LOG2)에 의해 전압 강하가 발생하더라도 도 8b에 도시된 바와 같이 제2 게이트 드라이버 IC(1622)에는 실질적으로 제2 게이트 하이전압(VGH2) 보다 대략 제2 부가전압(V2) 낮은 게이트 하이 전압(VGH)이 공급된다. 이에 따라, 게이트 하이전압(VGH)의 충전특성을 향상시킬 수 있게 된다. 이러한 게이트 하이 전압(VGH)을 이용하여 제2 게이트 드라이버 IC(1622)는 스캔펄스를 생성하고, 이 스캔펄스는 제2 게이트 드라이버 IC(1622)와 연결된 제2 수평 블록(B)의 게이트 라인들에 공급된다.

제3 게이트 드라이버 IC(1623)에는 도 9a에 도시된 바와 같이 DC-DC 변환기(200)로부터의 게이트 하이전압(VGH)과 부가전압 발생부(210)로부터의 점진적으로 상승하는 제3 부가전압(V3)을 더한 제3 게이트 하이전압(VGH3)이 공급된다. 이러한 제3 게이트 하이전압(VGH3)은 제1 내지 제3 신호 라인군(LOG1 내지 LOG3)을 거치면서 제1 내지 제3 라인 저항(aΩ+bΩ+cΩ)에 의해 전압 강하가 발생하게 된다. 따라서, 제1 내지 제3 신호 라인군(LOG1 내지 LOG3)에 의해 전압 강하가 발생하더라도 도 9b에 도시된 바와 같이 제3 게이트 드라이버 IC(1623)에는 실질적으로 제3 게이트 하이전압(VGH3) 보다 대략 제3 부가전압(V3) 낮은 게이트 하이 전압(VGH)이 공급된다. 이에 따라, 게이트 하이전압(VGH)의 충전특성을 향상시킬 수 있게 된다. 이러한 게이트 하이 전압(VGH)을 이용하여 제3 게이트 드라이버 IC(1623)는 스캔펄스를 생성하고, 이 스캔펄스는 제3 게이트 드라이버 IC(1623)와 연결된 제3 수평 블록(C)의 게이트 라인들에 공급된다.

결론적으로, 제1 내지 제3 게이트 드라이버 IC들(1621 내지 1623) 각각은 제1 내지 제3 LOG 신호 라인군(LOG1 내지 LOG3)의 제1 내지 제3 라인 저항(aΩ, aΩ+bΩ, aΩ+bΩ+cΩ) 각각에 의해 전압 강하가 발생하더라도 게이트 하이전압(VGH)의 충전특성을 동일하게 유지할 수 있게 된다. 따라서, 서로 다른 게이트 드라이버 IC(1621 내지 1623)에 의해 구동되는 제1 내지 제3 수평 블록(A 내지 C)의 게이트 라인들에 공급되는 게이트 신호들(VG1 내지 VG3) 간에 차이가 발생하지 않게되어 그 수평 라인 블록(A 내지 C) 간에 가로선 줄무늬가 발생되는 것을 방지할 수 있게 된다. 이에 따라, 화질이 저하되는 것을 방지할 수 있게 된다.

상술한 바와 같이, 본 발명에 따른 LOG형 액정 표시 장치 및 그 구동방법에 의하면 부가전압 발생부로부터 공급되는 스캔시간에 따라 점진적으로 상승하는 전압을 게이트 하이전압과 더해 게이트 드라이버 IC들에 서로 다른 전압 레벨을 갖는 게이트 하이전압들을 공급한다. 따라서, 게이트 하이전압들이 신호 라인군들을 거쳐 게이트 드라이버 IC들에 공급되더라도 게이트 하이전압의 충전특성을 동일하게 유지할 수 있게 된다. 이에 따라, 서로 다른 게이트 드라이버 IC에 의해 구동되는 게이트 라인들에 공급되는 게이트 신호들 간에 차이가 발생하지 않게되어 그 수평 라인 블록 간에 가로선 줄무늬가 발생되는 것을 방지하여 화질이 저하되는 것을 방지할 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도 1은 라인 온 글래스형 액정표시장치를 도시한 평면도.

도 2는 도 1에 도시된 액정표시장치에서의 가로선 줄무늬 현상을 설명하기 위한 도면.

도 3a 내지 도 3c는 도 1에 도시된 액정표시장치에서 라인저항에 의한 문제점을 나타내는 도면.

도 4는 본 발명의 실시예에 의한 라인 온 글래스형 액정표시장치를 도시한 평면도.

도 5는 도 4에 도시된 전원부를 상세히 나타내는 도면.

도 6은 도 5에 도시된 부가전압 발생부로부터 발생되는 부가전압을 나타내는 도면.

도 7a 및 도 7b는 도 4에 도시된 제1 게이트 드라이버 IC로 공급되는 게이트 하이전압을 나타내는 도면.

도 8a 및 도 8b는 도 4에 도시된 제2 게이트 드라이버 IC로 공급되는 게이트 하이전압을 나타내는 도면.

도 9a 및 도 9b는 도 4에 도시된 제3 게이트 드라이버 IC로 공급되는 게이트 하이전압을 나타내는 도면.

<도면의 주요부분에 대한 설명>

2,172 : 박막 트랜지스터 어레이 기판 4,174 : 칼라 필터 어레이 기판

6,170 : 액정패널 8,160 : 게이트 TCP

10,162 : 게이트 구동 IC 12,150 : 데이터 TCP

14,152 : 데이터 구동 IC 16,140 : 데이터 PCB

18 : FPC 20 : 메인 PCB

22,130 : 타이밍 콘트롤러 24,190 : 전원부

26,176 : LOG 신호 라인군 32 : 가로선

200 : DC-DC 변환기 210 : 부가전압 발생부

220 : 게이트 하이전압 발생부

Claims

액정셀들이 매트릭스 타입으로 배열되며 다수의 데이터라인들과 다수의 게이트 라인들을 구비하는 액정표시패널과;

스캔 시간에 따라 점진적으로 상승하는 부가전압을 발생하는 부가전압 발생부와;

기준 스캔전압을 발생하는 기준 스캔전압 발생부와;

상기 부가전압을 이용하여 상기 기준 스캔전압을 보상하는 스캔전압 보상부와;

상기 스캔전압 보상부로부터의 보상된 스캔전압을 이용하여 스캔펄스를 발생하고 상기 스캔펄스를 상기 게이트라인들에 공급하기 위한 다수의 게이트 구동 집적회로들을 구비하는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 보상된 스캔전압은 상기 스캔 시간에 따라 점진적으로 상승하는 것을 특징으로 하는 액정표시장치.
제 2 항에 있어서,

상기 다수의 게이트 구동 집적회로들은 전압 레벨이 서로 다른 상기 보상된 스캔전압을 공급받는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 부가전압 발생부는 1 수직동기신호 동안 상기 스캔 시간에 따라 점진적으로 상승하는 부가전압을 발생하는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 액정표시패널의 유리기판 상에 형성되어 상기 스캔전압을 상기 게이트 구동 집적회로들에 공급하기 위한 전압배선을 더 구비하는 것을 특징으로 하는 액정표시장치.
스캔 시간에 따라 점진적으로 상승하는 부가전압을 발생하는 단계와;

기준 스캔전압을 발생하는 단계와;

상기 부가전압을 이용하여 상기 기준 스캔전압을 보상하는 단계와;

상기 보상된 스캔전압을 이용하여 스캔펄스를 발생하는 단계와;

상기 스캔펄스를 이용하여 액정표시패널을 스캐닝하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
제 6 항에 있어서,

상기 보상된 스캔전압은 상기 스캔 시간에 따라 점진적으로 상승하는 것을 특징으로 하는 액정표시장치의 구동방법.
제 7 항에 있어서,

상기 스캔펄스를 발생하는 단계는 전압 레벨이 서로 다른 상기 보상된 스캔전압을 공급받아 발생하는 단계인 것을 특징으로 하는 액정표시장치의 구동방법.
제 6 항에 있어서,

상기 부가전압을 발생하는 단계는 1 수직동기신호 동안 상기 스캔 시간에 따라 점진적으로 상승하는 부가전압을 발생하는 단계인 것을 특징으로 하는 액정표시장치의 구동방법.