KR100237886B1 - 신호감쇠를 최소화한 log패널 - Google Patents

신호감쇠를 최소화한 log패널 Download PDF

Info

Publication number
KR100237886B1
KR100237886B1 KR1019970030480A KR19970030480A KR100237886B1 KR 100237886 B1 KR100237886 B1 KR 100237886B1 KR 1019970030480 A KR1019970030480 A KR 1019970030480A KR 19970030480 A KR19970030480 A KR 19970030480A KR 100237886 B1 KR100237886 B1 KR 100237886B1
Authority
KR
South Korea
Prior art keywords
signal
integrated circuit
circuit device
driving integrated
bumper
Prior art date
Application number
KR1019970030480A
Other languages
English (en)
Other versions
KR19990008507A (ko
Inventor
김창연
Original Assignee
구본준
엘지.필립스 엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019970030480A priority Critical patent/KR100237886B1/ko
Publication of KR19990008507A publication Critical patent/KR19990008507A/ko
Application granted granted Critical
Publication of KR100237886B1 publication Critical patent/KR100237886B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 소스 구동 집적회로 장치에 감쇠신호 보상회로를 내장하여 신호감쇠를 최소화한 LOG패널에 관한 것이다.
상기 신호감쇠를 최소화한 LOG패널은, 신호의 왜곡을 최소화한 비디오 신호를 액정패널에 인가하기 위해 감쇠신호 보상회로를 내장한 소스 구동 집적회로장치와, 신호의 왜곡을 최소화한 제어신호를 액정패널에 인가하기 위해 감쇠신호 보상회로를 내장안 게이트 구동 집적회로장치와, 소스 및 게이트 구동 집적회로장치의 하부 좌측에 일렬로 형성되어 비디오 신호 또는 제어신호를 도전체를 경유하여 전송받기 위해 형성된 신호 입력범퍼와, 소스 및 게이트 구동 집적회로장치의 하부우측에 일렬로 형성되어 상기 신호 입력범퍼의 신호를 도전체로 전송하기 위해 형성된 신호 출력범퍼와, 소스 및 게이트 구동 집적회로장치가 실장될 위치에 도전체를 형성하여 제1 구동 집적회로장치의 신호 출력범퍼와 제2 구동 집적회로장치의 신호 입력범퍼를 도전체로 접속시키고, 제n-1 구동 집적회로장치와 제n 구동 집적회로장치에서도 상기와 동일한 방법으로 접속된 구조를 구비한다.

Description

신호감쇠를 최소화한 LOG패널
본 발명은 LOG형 액정 디스플레이 장치에 관한 것으로, 특히 소스 구동 집적회로 장치에 감쇠신호 보상회로를 내장하여 하판 유리기판상에 실장된 도전체로 인한 신호감쇠를 최소화한 LOG패널에 관한 것이다.
최근들어, 액정 디스플레이 장치(Liquid Crystal Display ; 이하 LCD라 함)는 경량, 박형, 저소비 전력구동 등의 특징 가지고 있어 그 응용범위가 점차 넓어지고 있는 추세이며, 이러한 추세에 있어서, 고정밀 액정 패널(Panel)의 구동LSI의 실장 구조로서 COG(Chip On Glass ; 이하 COG라 함)형이 각광을 받고 있는 실정이다. 한편, COG형 패널에 있어서 각각의 구동 집적회로(Integrated Circuit ; 이하 IC라 함)에 신호를 인가하기 위해서 하판 유리기판상에 도전체를 형성하는 LOG(Line On Glass ; 이하 LOG라 함)방법이 사용되고 있다.
그러나, LOG 패널에 있어서는 유리기판상에 형성된 도전체의 길이가 길어짐에 따라 신호는 길이에 비례하여 감쇠되며, 이러한 신호의 감쇠에 의해 일렬로 장착된 구동 IC에는 동일한 신호가 입력되지 않을 정도로 왜곡되어 화질의 저하를 야기 시킬수 있다.
제1도를 참조하여 종래 기술에 대해서 설명하고자 한다.
제1도는 종래의 기술에 따른 LOG 패널을 나타내는 도면으로써, 제1도의 구성에서 종래 기술에 따른 LOG 패널은, 소스 구동IC(4)와 게이트 구동IC(6)에 입력될 신호(예를들면, 제어신호)를 발생시키는 신호 발생부(2)를 구비한다. 상기 신호발생부(2)는 타이밍 제어신호, 비디오 신호, 전원전위 등을 발생시켜 소스 및 게이트 구동IC(4,6)에 공급한다.
또한, 액정패널에 비디오 신호를 인가하기 위한 소스 구동IC(4)와, 신호 발생기(2)의 신호를 소스 구동IC(4)에 전달하기 위한 소스 구동IC 입력신호 배선부(8)와, 소스 구동IC(4)의 비디오 신호를 액정패널에 전달하기 위한 소스 라인(12)을 구비한다. 상기 소스 구동IC(4)는 신호 발생기(2)에서 발생된 비디오 신호를 자신의 입력신호 배선부(8)로 부터 전송받아 자신의 소스라인(12)을 통하여 액정패널에 인가한다.
그리고, 액정패널에 제어신호를 인가하기 위한 게이트 구동IC(6)와, 신호 발생기(2)의 신호를 게이트 구동IC(6)에 전달하기 위한 게이트 구동IC 입력신호 배선부(10)와, 게이트 구동IC(6)의 제어 신호를 액정패널에 전달하기 위한 게이트 라인(14)을 구비한다. 상기 게이트 구동IC(6)는 신호 발생기(2)에서 발생된 제어신호를 자신의 입력신호 배선부(10)로 부터 전송받아 자신의 게이트 라인(14)을 통하여 액정패널에 인가한다.
또한, 소스 및 게이트 구동IC(6)의 신호에 따라 화상을 디스플레이 하는 액정패널을 구비한다. 상기 액정패널은 Red, Green, Blue 3개의 박막 트랜지스터로 하나의 화소(Pixel)을 형성되며, 소스 및 게이트 라인(12,14)을 통하여 소스 및 게이트 구동IC(4,6)로 부터의 비디오신호 및 제어신호를 전송받아 해당 액정셀들이 구동된다.
한편, 상기 소스 및 게이트 구동IC 입력신호 배선부(8,10)들은 하판 유리기판의 상부에 도전체를 형성시킴에 의해 구현되는데, 상기 도전체의 저항(R)에 대해서 설명하고자 한다. 저항(Resistance)은 도체가 전류의 흐름을 방해하는 작용을 말하며, 수식 1의 관계식으로 설명될 수 있다.
[수식 1]
Figure kpo00002
여기에서 R : 저항[Ω], ρ : 저항률[Ω.m], L : 길이[m], S : 단면적[m2]을 나타낸다. 수식 1에서 살펴보면, 저항은 저항률과 길이에 비례하여 증가함을 알수 있다. 이때, 저항률은 도전체에 의해 이미 결정된 요소이므로, 도전체의 길이에 비례해서 저항값도 증가하게 된다. 그러므로, 하판 유리기판상에 형성된 도전체의 길이가 길어짐에 따라 신호는 길이에 비례하여 감쇠되며, 이러한 신호의 감쇠에 의해 일렬로 장착된 구동IC에는 동일한 신호가 입력되지 않을 정도로 왜곡되어 화질의 저하를 야기시키는 문제점이 돌출되고 있다.
따라서, 본 발명의 목적은 구동IC에 신호감쇠 보상회로를 내장하고, 상기 구동IC를 도전체의 중간에 위치시킴으로써, 도전체의 길이가 길어짐에 따른 신호의 감쇠를 최소화 할수 있을뿐만 아니라, 구동IC의 샘플링 타임을 각각 다르게 설정하여 신호지연에 의한 신호의 왜곡을 방지할수 있는 신호감쇠를 최소화한 LOG패널을 제공하는데 있다.
제1도는 종래의 기술에 따른 LOG 패널을 나타내는 도면.
제2도는 본 발명에 따른 LOG 패널을 나타내는 도면.
제3도는 제2도의 상세도.
제4도는 종래의 기술 및 본 발명에 따른 구동 IC의 파형을 비교하는 파형도.
* 도면의 주요부분에 대한 부호의 설명
2,22 : 신호발생부 4,24 : 소스 구동 IC
6,26 : 게이트 구동 IC 8,28 : 소스 구동 IC 입력신호 배선부
10,30 : 게이트 구동 IC 입력신호 배선부
12,32,44 : 소스 라인 14,34 : 게이트 라인
16,36 : 한 화소의 회로 18,38 : 박막 트랜지스터
40 : 보상 회로를 내장한 구동 IC
42 : 하판 유리기판 46 : 신호 입·출력 범퍼
46a : 신호 입력 범퍼 46b : 신호 출력 범퍼
48 : 소스라인 연결 범퍼 50 : 입력신호 보상회로
52 : 출력신호 보상회로 54 : 하판 유리기판상에 형성된 도전체
상기 목적을 달성하기 위하여 본 발명의 신호감쇠를 최소화한 LOG패널을, 신호의 왜곡을 최소화한 비디오 신호를 액정패널에 인가하기 위해 감쇠신호 보상회로를 내장한 소스 구동 집적회로장치와, 신호의 왜곡을 최소화한 제어신호를 액정패널에 인가하기 위해 감쇠신호 보상회로를 내장한 게이트 구동 집적회로장치와, 소스 및 게이트 구동 집적회로장치의 하부 좌측에 일렬로 형성되어 비디오 신호 또는 제어신호를 도전체를 경유하여 전송받기 위해 형성된 신호 입력범퍼와, 소스 및 게이트 구동 집적회로장치의 하부 우측에 일렬로 형성되어 상기 신호 입력범퍼의 신호를 도전체로 전송하기 위해 형성된 신호 출력범퍼와, 소스 및 게이트 구동 집적회로장치가 실장될 위치에 도전체를 형성하여 제1 구동 집적회로장치의 신호 출력범퍼와 제2 구동 집적회로장치의 신호 입력범퍼를 도전체로 접속시키고, 제n-1 구동 집적회로장치와 제n 구동 집적회로장치에에서도 상기와 동일한 방법으로 접속된 구조를 구비한다.
또한, 상기 목적을 달성하기 위하여 본 발명의 신호감쇠 보상회로를 내장한 구동IC는, 자신의 하부 좌측에 일렬로 형성되어 비디오 신호 또는 제어신호를 도전체를 경유하여 전송받기 위해 형성된 신호 입력범퍼와, 자신의 하부 우측에 일렬로 형성되어 상기 신호 입력범퍼의 신호를 도전체로 전송하기 위해 형성된 신호 출력범퍼와, 신호 입력범퍼 및 신호 출력범퍼 사이에 접속되어 신호의 감쇠를 보상하는 입력신호 감쇠보상회로와, 입력신호 감쇠보상회로 및 신호 출력범퍼 사이에 접속되어 신호의 감쇠를 보상하는 출력신호 감쇠보상회로를 구비한다.
상기 목적외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
제2도 내지 제4도를 참조하여 본 발명의 바람직한 제1 실시예에 대하여 설명하기로 한다.
제2도는 본 발명에 따른 LOG 패널을 나타내는 도면으로써, 제2도의 구성에서 본 발명에 따른 LOG패널의 구성은, 소스 구동IC(24)와 게이트 구동IC(26)에 입력될 신호(예를들면, 제어신호)를 발생시키는 신호 발생부를 구비한다. 상기 신호발생부(22)는 타이밍 제어신호, 비디오 신호, 전원전위, 기준전위 등을 발생시켜 소스 및 게이트 구동IC(24,26)에 공급한다.
또한, 신호의 왜곡을 최소화한 비디오 신호를 액정패널에 인가하기 위해 감소신호 보상회로를 내장한 소스 구동IC(24)와, 신호 발생기의 신호를 소스 구동IC(24)에 전달하기 위한 소스 구동IC 입력신호 배선부(28)와, 소스 구동IC(24)의 비디오 신호를 액정패널에 전달하기 위한 소스 라인(32)을 구비한다. 자신의 입력신호 배선부(28) 및 소스라인(32)의 사이에 접속된 소스 구동IC(24)는 신호의 왜곡을 최소화 하기 위해 자신의 내부에 감쇠신호 보상회로를 내장하여, 신호 발생기(22)에서 발생된 비디오 신호를 자신의 입력신호 배선부(28)로 부터 전송받아 자신의 소스라인(32)을 통하여 액정패널에 인가한다.
그리고, 신호의 왜곡을 최소화한 제어신호를 액정패널에 인가하기 위해 감쇠신호 보상회로를 내장한 게이트 구동IC(26)와, 신호 발생기의 신호를 게이트 구동IC(26)에 전달하기 위한 게이트 구동IC 입력신호 배선부(30)와, 게이트 구동IC(26)의 제어 신호를 액정패널에 전달하기 위한 게이트 라인(34)을 구비한다. 자신의 입력신호 배선부(30) 및 게이트 라인(34)의 사이에 접속된 게이트 구동IC(26)는 신호의 왜곡을 최소화 하기 위해 자신의 내부에 감쇠신호 보상회로를 내장하여, 신호 발생기(22)에서 발생된 제어신호를 자신의 입력신호 배선부(30)로 부터 전송받아 자신의 게이트 라인(34)을 통하여 액정패널에 인가한다.
또한, 소스 및 게이트 구동IC(24,26)의 신호에 의해 화상을 디스플레이 하는 액정패널을 구비한다. 상기 액정패널에서는 소스라인(32) 및 게이트라인(34)의 사이에 접속된 Red, Green, Blue 3개의 박막 트랜지스터(38: Thin Film Transistor ; 이하 TFT라 함)로 하나의 화소(Pixel)을 형성시키며, 소스 및 게이트 라인(32,34)을 통하여 소스 및 게이트 구동IC(24,26)로 부터의 비디오신호 및 제어신호를 전송받아 해당 액정셀들을 구동시킨다.
제3도는 제2도의 상세도로써, 제3도의 구성에서 본 발명에 따른 보상회로를 내장한 구동IC(24,28)는, 자신의 좌측에 일렬로 형성되어 신호발생부(22)의 신호를 도전체(54)를 경유하여 전송받기 위해 형성된 신호 입력범퍼(46a)와, 자신의 우측에 일렬로 형성되어 신호 입력범퍼(46a)의 신호를 도전체(54)로 전송하기 위해 형성된 신호 출력범퍼(46b)를 구비한다. 하판 유리기판(42)상에 실장된 신호감쇠보상회로를 내장한 구동IC(40)의 신호 입력범퍼(46a)는 신호 발생부(22)의 신호를 도전체(54)로 부터 전송받아 구동IC(40)에 전송하며, 신호 출력범퍼(46b)는 상기 신호 입력범퍼(46a)의 신호를 도전체(54)로 전송한다. 이부분은 구동IC를 실장한 LOG패널의 단면도를 도시한 제3도의 A부분에 나타나 있다.
또한, 상기 신호 입력범퍼(46a) 및 신호 출력범퍼(46b) 사이에 접속되어 입력된 신호의 극성을 반전시키는 입력신호 감쇠보상회로(50)와, 상기 입력신호 감쇠보상회로(50) 및 신호 출력범퍼(46b) 사이에 접속되어 반전된 입력신호의 극성을 재반전시켜 원래의 입력극성과 동일한 극성을 갖게하는 출력신호 감쇠보상회로(52)를 구비한다. 신호 입력범퍼(46a)를 통해 입력된 신호는 입력신호 감쇠회로(50)의 인버터(Inverter)에서 신호의 극성이 반전되며, 극성이 반전된 입력신호는 출력신호 감쇠보상회로(52)의 인버터(Inverter)에서 입력신호의 극성이 재반전됨으로, 신호 입력범퍼(46a)와 신호 출력범퍼(46b)의 신호극성은 동일하게 되며 이과정에서, 도전체의 저항에 의해 감쇠된 신호의 보상이 이루어져 신호의 왜곡을 최소화 할 수 있다. 이 부분은 구동IC의 구조를 도시한 제3도의 B부분에 나타나 있다. 또한, 제1 구동IC의 신호 출력범퍼(46b)와 제2 구동IC의 신호 입력범퍼(46a)를 도전체(54)로 접속시킴에 의해 제1 구동IC에서 보상된 신호를 제2 구동IC에 공급할 수 있으므로, 상기와 같은 방법을 수행하면 신호 발생부(22)에서 멀리 떨어진 제n 구동IC에도 보상된 신호를 공급할수 있게되어, 신호 발생부(22)에서 구동IC로 공급되는 신호의 왜곡을 최소화 할수 있다. 이 부분은 구동IC간의 연결상태를 도시한 제3도의 C부분에 나타나 있다.
그리고, 구동IC의 하측에 일렬로 형성되어 구동IC의 비디오 신호 또는 제어신호를 소스 또는 게이트 라인(32,34)쪽으로 전송하기 위해 형성된 라인 연결범퍼(48)를 구비한다. 신호 입력범퍼(46a)로 인가된 입력신호에 따라 구동IC에서는 비디오 신호 또는 제어신호를 도전성이 있는 라인 연결범퍼(48)를 경유하여 소스 또는 게이트 라인(32,34)쪽으로 전송하며, 이로인해 액정패널이 구동된다.
제4도는 종래의 기술 및 본 발명에 따른 구동IC의 파형을 비교하는 파형도로써, 제4도의 A부분은 종래기술에 따른 구동IC의 입력신호와 지연된 신호를 도시한다. 신호 발생부(22)에서 발생된 신호는 도전체에 의해 각각의 구동IC에 인가된다. 한편, 도전체에서는 시상수(τ)에 의한 신호지연이 발생하게 되며, 도전체의 길이가 길어질수록 신호의 지연은 커지게 된다. 샘플링 타임(Sampling Time)이 동일한 종래의 구동IC의 경우 ①,②,③,④,⑤ 구동IC에는 입력신호와 동일한 신호가 인가되지만 ⑥,⑦,⑧,⑨ 구동IC에는 신호지연이 발생하여 입력신호와는 다른 신호가 입력되므로 신호가 왜곡 되어 화질의 저하를 야기한다.
그리고, 제4도의 B부분은 샘플링 타임 조절기능을 가진 구동IC의 입력신호와 지연된 신호를 도시한다. 샘플링 타임(Sampling Time) 조절기능을 가진 구동IC의 경우에는 ①,②,③,④,⑤,⑥,⑦,⑧,⑨ 각각의 구동IC의 샘플링 타임이 다르므로, 신호지연이 발생하여도 입력신호와 같은 신호가 각각의 구동IC에 인가되어 화질의 저하를 방지할수 있다.
상술한 바와같이, 본 발명의 신호감쇠 보상회로를 내장한 구동IC는, 입력신호 신호감쇠 보상회로와 출력신호 신호감쇠 보상회로를 내장하여, 신호감쇠 보상회로를 내장한 구동IC를 도전체의 중간에 위치시킴으로써 도전체의 길이에 비례해서 감쇠되는 신호의 왜곡을 최소화 할수 있으며 또한, 구동IC의 샘플링 타임을 각각 다르게 설정하여 신호지연에 의한 신호의 왜곡을 방지하여 LOG패널의 화질저하를 방지할수 있는 장점이 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (5)

  1. 비디오 신호 및 제어신호를 발생시키는 신호 발생부와, 상기 신호 발생기의 신호를 소스 구동 집적회로에 전달하기 위한 소스 구동집적회로 입력신호 배선부와, 소스 구동 집적회로장치의 비디오 신호를 액정패널에 전달하기 위한 소스 라인과, 상기 신호 발생기의 신호를 게이트 구동 집적회로장치에 전달하기 위한 게이트 구동집적회로 입력신호 배선부와, 게이트 구동집적회로장치의 제어 신호를 액정패널에 전달하기 위한 게이트 라인과, 소스 및 게이트 구동집적회로장치의 신호에 의해 화상을 디스플레이 하는 액정패널을 가지는 LOG패널에 있어서, 신호의 왜곡을 최소화한 비디오 신호를 액정패널에 인가하기 위해 감쇠신호 보상회로를 내장한 소스 구동 집적회로장치와; 신호의 왜곡을 최소화한 제어신호를 액정패널에 인가하기 위해 감쇠신호 보상회로를 내장한 게이트 구동 집적회로장치와; 상기 소스 및 게이트 구동 집적회로장치의 하부 좌측에 일렬로 형성되어 비디오 신호 또는 제어신호를 도전체를 경유하여 전송받기 위해 형성된 신호 입력범퍼와; 상기 소스 및 게이트 구동 집적회로장치의 하부 우측에 일렬로 형성되어 상기 신호 입력범퍼의 신호를 도전체로 전송하기 위해 형성된 신호 출력범퍼와; 상기 소스 및 게이트 구동 집적회로장치가 실장될 위치에 도전체를 형성하여 제1 구동 집적회로장치의 신호 출력범퍼와 제2 구동 집적회로장치의 신호 입력범퍼를 도전체를 접속시키고, 제n-1 구동 집적회로장치와 제n 구동 집적회로장치에서도 상기와 동일한 방법으로 접속된 구조를 구비하는 것을 특징으로 하는 신호감쇠를 최소화한 LOG패널.
  2. 자신의 하부에 일렬로 형성되어 비디오 신호 또는 제어신호를 소스라인 또는 게이트 라인에 전송하기 위한 라인 연결범퍼를 가지는 구동 집적회로 장치에 있어서, 자신의 하부 좌측에 일렬로 형성되어 비디오 신호 또는 제어신호를 도전체를 경유하여 전송받기 위해 형성된 신호 입력범퍼와; 자신의 하부 우측에 일렬로 형성되어 상기 신호 입력범퍼의 신호를 도전체로 전송하기 위해 형성된 신호 출력범퍼와, 상기 신호 입력범퍼 및 신호 출력범퍼 사이에 접속되어 신호의 감쇠를 보상하는 입력신호 감쇠보상회로와; 상기 입력신호 감쇠보상회로 및 신호 출력범퍼 사이에 접속되어 신호의 감쇠를 보상하는 출력신호 감쇠보상회로를 구비하는 것을 특징으로 하는 신호감쇠 보상회로를 내장한 구동 집적회로장치.
  3. 제2항에 있어서, 상기 입력신호 감쇠보상회로가, 입력된 신호의 극성을 반전시키며, 신호의 감쇠를 보상하기 위해 인버터를 구비하는 것을 특징으로 하는 신호감쇠 보상회로를 내장한 구동 집적회로장치.
  4. 제2항에 있어서, 상기 출력신호 감쇠보상회로가, 반전된 입력신호의 극성을 재반전시켜 원래의 입력극성과 동일한 극성을 갖게하며, 신호의 감쇠를 보상하기 위해 인버터를 구비하는 것을 특징으로 하는 신호 감쇠 보상회로를 내장한 구동 집적회로장치.
  5. 제2항에 있어서, 각각의 구동 집적회로장치가 샘플링 타임 조절기능을 가지는 것을 특징으로 하는 신호감쇠 보상회로를 내장한 구동 집적회로장치.
KR1019970030480A 1997-07-01 1997-07-01 신호감쇠를 최소화한 log패널 KR100237886B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970030480A KR100237886B1 (ko) 1997-07-01 1997-07-01 신호감쇠를 최소화한 log패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030480A KR100237886B1 (ko) 1997-07-01 1997-07-01 신호감쇠를 최소화한 log패널

Publications (2)

Publication Number Publication Date
KR19990008507A KR19990008507A (ko) 1999-02-05
KR100237886B1 true KR100237886B1 (ko) 2000-01-15

Family

ID=19513113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030480A KR100237886B1 (ko) 1997-07-01 1997-07-01 신호감쇠를 최소화한 log패널

Country Status (1)

Country Link
KR (1) KR100237886B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839482B1 (ko) * 2002-06-26 2008-06-19 엘지디스플레이 주식회사 라인 온 글래스형 액정표시장치의 게이트 구동 장치 및 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847812B1 (ko) * 2001-12-20 2008-07-23 엘지디스플레이 주식회사 라인 온 글래스형 액정표시패널
KR100800330B1 (ko) * 2001-12-20 2008-02-01 엘지.필립스 엘시디 주식회사 라인 온 글래스형 신호라인 검사를 위한 액정표시패널
KR100904264B1 (ko) * 2002-12-20 2009-06-25 엘지디스플레이 주식회사 액정표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839482B1 (ko) * 2002-06-26 2008-06-19 엘지디스플레이 주식회사 라인 온 글래스형 액정표시장치의 게이트 구동 장치 및 방법

Also Published As

Publication number Publication date
KR19990008507A (ko) 1999-02-05

Similar Documents

Publication Publication Date Title
US7133034B2 (en) Gate signal delay compensating LCD and driving method thereof
KR100549157B1 (ko) 액정 표시 소자
US7701432B2 (en) Routing signals to drivers of display device with minimized wiring
US20060092121A1 (en) Liquid crystal display device
GB2430790A (en) Liquid crystal display and manufacturing method thereof
US6795050B1 (en) Liquid crystal display device
KR100414225B1 (ko) 패널 배선을 이용하여 데이터를 전송하는 액정 디스플레이장치
KR100862945B1 (ko) 칩 온 글래스 타입의 액정 표시 장치
US7362291B2 (en) Liquid crystal display device
KR100237886B1 (ko) 신호감쇠를 최소화한 log패널
KR101432827B1 (ko) 액정표시장치
US20060284663A1 (en) Timing control circuit and method
KR100483527B1 (ko) 액정표시장치의데이터전압인가방법
KR20070121560A (ko) 표시 장치
KR100476595B1 (ko) 액정표시장치
KR100864489B1 (ko) 액정 표시 장치
JP4019851B2 (ja) 電流駆動装置
KR100861269B1 (ko) 액정표시장치
JP3407371B2 (ja) 駆動回路及び表示装置
JP3603891B2 (ja) 液晶表示装置の駆動回路
KR100899628B1 (ko) 게이트 고전압 배선 및 게이트 저전압 배선을 구비한액정표시패널
KR100569276B1 (ko) 리페어가 가능한 액정표시장치의 게이트 구동회로
JP4133707B2 (ja) 半導体回路及びドライバ装置
KR101007687B1 (ko) 액정 표시 장치
KR100759980B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 16

EXPY Expiration of term