KR100549157B1

KR100549157B1 - 액정 표시 소자

Info

Publication number: KR100549157B1
Application number: KR1019980037113A
Authority: KR
Inventors: 도시까즈 마에까와
Original assignee: 소니 가부시끼 가이샤
Priority date: 1997-09-10
Filing date: 1998-09-09
Publication date: 2006-03-23
Also published as: DE69804067T2; KR19990029652A; EP0903722A2; US6256024B1; DE69804067D1; JPH1185111A; EP0903722B1; EP0903722A3

Abstract

아날로그 신호의 샘플링 시스템을 사용하는 구동 회로 일체형 LCD는 중형으로부터 대형 LCD에는 적용될 수 없다. 이러한 문제점을 해결하기 위해, 수평 구동 회로 시스템의 전원 전압 레벨보다 신호 레벨이 낮은 디지탈 신호를 수신할 수 있는 구동 회로부 및 일체적으로 형성된 화소부를 구비한 액티브 매트릭스형 LCD에 있어서, 진폭이 작은 샘플링된 디지탈 신호의 레벨을 0 V 내지 전원 전압 Vd(예를 들어, 12V)를 갖는 디지탈 신호로 변환하는 레벨 시프트 회로가, 샘플링 스위치와 래치 회로 사이에 설치되어 있으므로, 이러한 구성으로 인해 외부로부터 신호 진폭이 작은 디지탈 신호를 수신할 수 있다.

Description

액정 표시 소자{LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정 표시 (LCD) 소자에 관한 것으로, 특히 수평 구동 회로 시스템의 전원 전압 레벨보다 신호 레벨이 낮은 디지탈 신호를 수신할 수 있는 액티브 매트릭스형 액정 표시 소자에 관한 것이다.

최근에, 저소비 전력의 박형 LCD 모니터의 개발에 응하여, 노트북형 퍼스널 컴퓨터 (이하, 퍼스널 컴퓨터라 칭함)로부터 분리된 LCD 모니터가 데스크탑형 모니터로서 사용되는 경향이 발생되고 있다. 퍼스널 컴퓨터의 내부 회로는 디지탈 신호가 처리되도록 구성되는 반면, CRT 모니터는 아날로그 신호에 의해 구동되므로, 입/출력 I/F(인터페이스)는 아날로그 I/F이다. 그러나, a-Si의 LCD 자체는 주로 디지탈 I/F의 소스 드라이버 IC를 사용하기 때문에, 어디서든 A/D 변환이 재수행되어야 하며, 이러한 변환은 전체 시스템으로서는 매우 비효율적이다.

그러한 배경에서, 구동 회로 일체형의 LCD의 기술 상태에 관해서는 도 5에 도시된 바와 같은 아날로그 비디오 신호의 샘플링 시스템이 개발되었으며 디지탈 I/F를 구비한 회로가 실현되었다. 여기서, 도 5에 도시된 종래 예에 따른 시스템에 대해 설명하기로 한다. 아날로그 비디오 신호 전송용의 신호 라인 (101)과 컬럼 라인 (102-1 및 102-n) 사이에 n개의 트랜스퍼 게이트 (103-1 내지 103-n)가 접속되어 있다.

이들 트랜스퍼 게이트 (103-a 내지 103-n)는 H 시프트 레지스터(104)로부터 순차적으로 제공된 샘플링 펄스 ø1, ø2, ...., øn의 상승 에지에서 온되어(도통됨) 아날로그 비디오 신호를 샘플링하여, 그것을 컬럼 라인 (102-1 내지 102-n)에 순차적으로 제공한다. 반면에, m개의 로우 라인 (105-1 내지 105-m)은 V 시프트 레지스터(106)에 의해 순차적으로 구동된다.

n개의 컬럼 라인 (102-1 내지 102-n)과 m개의 로우 라인의 각각의 교점에는 박막 트랜지스터(TFT)가 제공된다. 박막 트랜지스터(107)의 소스 전극은 컬럼 라인 (102-1 내지 102-n)에 접속되며, 게이트 전극은 로우 라인 (105-1 내지 105-m)에 접속된다. 박막 트랜지스터(107)의 드레인 전극은 각각 매트릭스 형태로 2차원적으로 배열되어 있는 화소의 투명 화소 전극에 접속된다.

본 명세서에서 상술된 구조를 가진 종래 예에 따른 시스템은 총 컬러(총 아날로그) 표시가 비교적 단순한 구조로 실현된다는 점에서, 예를 들어 비디오 카메라의 뷰 파인더 또는 프로젝터의 조명 전구의 소형 LCD에 유리하다. 그러나, 대형 또는 중형 크기의 LCD에 적용하는 경우는 상당히 불리하다.

(1) 대형 LCD 패널을 사용하면, 반드시 대용량의 비디오 라인 및 소스 라인 (컬럼 라인)을 사용하게 되며, 신호가 급속히 충방전될 때 대량의 전력이 소비된다. 또한, 그러한 부하를 구동하기 위한 아날로그 버퍼는 상당히 큰 EMI (전자기 방해)원으로 되므로, 세트 설계가 어려워진다.

(2) (1)의 문제점을 해소하기 위해, 아날로그 신호가 다수의 분할 신호로 분할되며, 이렇게 분할된 아날로그 신호들이 공급되지만, 다수의 분할된 아날로그 신호의 채널 사이의 분산을 제거하기가 매우 어렵다고 여겨진다. 또한, 이 시스템은 매우 복잡하며 대형 시스템이 될 것이다.

(3) 점순차적인 (point-successively) 샘플링 타이밍 및 비디오 신호의 위상 제어는 매우 어려우며, 다중상(ghost)로 인해 화질이 저하된다.

상술된 이유로 인해, 오늘날까지는 대형 구동 회로 일체형 LCD가 실현되지 않았다. a-Si (비결정성 실리콘;amorphous silicon) LCD의 분야에서는, TAB (Tape Automated Bonding)의 실장 방법을 사용하여 패널 근방에 실리콘 LSI가 실장되고 신호가 공급되는 방법이 사용되지만, 실리콘 LSI의 코스트 및 실장 코스트로 인해 패널 코스트가 증가된다.

본 발명은 이러한 문제점 해결을 위한 것이며, 그 목적은 퍼스널 컴퓨터와의 인터페이스를 간략화하고 디지탈 신호를 입력할 수 있는 구동 회로 일체형 액정 표시 소자를 제공하는 것이다.

액정 표시 소자는 수평 구동 회로 시스템의 전원 전압 레벨보다 레벨이 낮은 디지탈 신호 입력을 수신할 수 있는 구동 회로부와 화소부가 일체적으로 형성되어 있으며, 이러한 액정 표시 소자는 입력 디지탈 신호를 화소에 대응하여 시계열로 샘플링하는 샘플링 펄스를 발생하는 펄스 발생 수단, 샘플링 펄스에 응답하여 입력 디지탈 신호를 샘플링하는 샘플링 수단, 샘플링 수단에 의해 샘플링된 디지탈 신호를 후속 처리에 적합한 신호 레벨을 갖는 신호로 변환하는 레벨 변환 수단, 및 레벨 변환 수단에 의해 변환된 레벨의 디지탈 신호에 기초하여 아날로그 신호를 생성하는 D/A 변환 수단을 구비하고 있다.

상술된 액정 표시 소자에 있어서, 디지탈 신호를 샘플링하는 시스템, 샘플링된 디지탈 신호의 레벨을 변환하는 시스템 및 디지탈 신호를 아날로그 신호로 변환하는 시스템을 포함하는 구동 회로부와 화소부가 일체적으로 형성되며, 진폭이 작은 입력 디지탈 신호의 레벨은 수평 구동 회로의 전원 전압 레벨로 변환되므로, 액정 표시 소자는 외부로부터 진폭이 작은 디지탈 신호 입력을 입력할 수 있다.

이하, 첨부된 도면을 참조하여, 본 발명의 실시예를 상세히 설명하기로 한다. 도 1은 본 발명의 한 실시예를 도시한 개략적 구성도이다. 본 발명에 따른 액티브 매트릭스형 LCD는 수평 구동 회로 시스템의 전원 전압(Vd)보다 낮은 신호 레벨을 갖는 디지탈 신호를 수신하는 구동 회로부와 화소부가 글래스 기판 상에 일체적으로 형성되어 있는 구조를 갖는다. 입력될 디지탈 신호는 N 비트 디지탈 데이타(컬러 표시의 경우, 총 데이타 라인의 수는 R, G, B ×병렬 처리수)이다.

도 1에서, 수평 주사 회로로 기능하는 시프트 레지스터(11)은 수평 스타트 펄스 Hst와 수평 클럭 펄스 Hck에 기초하여, 입력 디지탈 데이타를 화소에 대응하여 시계열로 샘플링하는 샘플링 펄스를 발생하며 후술되는 바와 같이 레벨 시프트 펄스를 발생한다. 샘플링 스위치 그룹 (12-1 내지 12-n)은 n개의 컬럼 라인 (13-1 내지 13-n)에 대응하여 제공되며, H 시프트 레지스터(11)로부터 순차적으로 제공된 샘플링 펄스에 응답하여 데이타 버스 라인 (14) 상의 디지탈 데이타를 샘플링한다.

샘플링 스위치 그룹(12-1 내지 12-n)에 의해 순차적으로 샘플링된 디지탈 데이타는 레벨 변환 수단으로서 기능하는 레벨 시프트 회로 (15-1 내지 15-n)에 공급된다. 레벨 시프트 회로 (15-1 내지 15-n)는 H 시프트 레지스터(11)에 의해 제공된 레벨 시프트 펄스에 기초하여, 각각의 샘플링 데이타의 신호 레벨을 수평 구동 회로 시스템의 전원 전압(Vd) 레벨로 시프트한다. 레벨 시프트 회로 (15-1 내지 15-n)에 의해 시프트된 각각의 샘플링 데이타는 래치 회로 (16-1 내지 16-n)에 의해 하나의 수평 기간 동안 홀드된다.

래치 회로 (16-1 내지 16-n)의 각각의 래치 데이타는 D/A 변환기 (17-1 내지 17-n)에 의해 아날로그 신호로 변환되며 출력 버퍼 (18-1 내지 18-n)로 공급된다. 출력 버퍼 (18-1 내지 18-n)는 D/A 변환기 (17-1 내지 17-n)에 의해 제공된 아날로그 신호에 기초하여 컬럼 라인 (13-1 내지 13-n)을 구동한다. 한편, m개의 로우 라인 (19-1 내지 19-m)은 수평 주사 회로로서 기능하는 V 시프트 레지스터(20)에 의해 순차적으로 수직으로 주사되며 구동된다.

n개의 컬럼 라인 (13-1 내지 13-n)과 m개의 로우 라인 (19-1 내지 19-m)의 각각의 교점에는 박막 트랜지스터 (TFT;21)가 설치된다. 박막 트랜지스터의 소스 전극은 컬럼 라인 (13-1 내지 13-n)에 접속되며, 게이트 전극은 로우 라인 (19-1 내지 19-m)에 접속된다. 박막 트랜지스터(21)의 드레인 전극은 각각 매트릭스 형태로 2차원적으로 배열되어 있는 액정(화소;22)의 투명 화소 전극에 접속된다.

H 시프트 레지스터(11), 스위치 그룹(12-1 내지 12-n), 레벨 시프트 회로 (15-1 내지 15-n), 래치 회로 (16-1 내지 16-n), D/A 변환기 (17-1 내지 17-n), 출력 버퍼(18-1 내지 18-n), 및 V 시프트 레지스터(20)을 구비한 상술된 구동 회로 시스템은 폴리실리콘 또는 결정 실리콘 투명 기판 또는 실리콘 기판 상에 형성된다.

도 2는 레벨 시프트 회로 및 래치 회로의 구체적인 회로 구성의 한 예를 도시한 회로도이다. 도면에서, 스위치(32)의 한 단부는 디지탈 데이타 라인 (31)에 접속되고, 스위치(32)의 다른 단부에 스위치(33)의 한 단부 및 캐패시터(34)가 접속된다. 스위치(33)의 다른 단부는 기준 전압 라인 (35)에 접속된다. 기준 전압 라인 (35)의 기준 전압 Vref은 (VH-VL)/2 부근의 전압으로 설정되는데, 여기서 VH 및 VL은 H 레벨 및 L 레벨의 디지탈 데이타를 나타낸다.

캐패시터(34)의 다른 단부에는 인버터(36)의 입력 단자, 스위치(37 및 38)의 각 단부가 접속된다. 인버터(35)에는 스위치(37)의 다른 단부, 인버터(39)의 입력 단자가 접속된다. 스위치(38)의 다른 단부는 인버터(39)의 출력 단자에 접속된다. 즉, 스위치(37)은 인버터(36)과 병렬로 접속되며, 스위치(38)은 2단 직렬 접속되어 있는 인버터(36 및 39)와 병렬로 접속된다.

상술된 회로 구성에 있어서, 각각의 시프트 회로 (15-1 내지 15-n)은 스위치(33), 캐패시터(34), 인버터(36) 및 스위치(37)을 구비하며, 각각의 래치 회로 (16-1 내지 16-n)는 2단 직렬 접속되어 있는 인버터(36 및 39) 및 스위치(38)을 구비한다. 스위치(32), 스위치(33 및 37) 및 스위치(38)은 샘플링 펄스, 이퀄라이징 펄스 (equalizing)에 응답하여 온-오프 제어된다.

샘플링 펄스 및 이퀄라이징 펄스는 H 시프트 레지스터(11)에 의해 발생된 샘플링 펄스 및 레벨 시프트 펄스와 동등하다. 래치 펄스는 H 시프트 레지스터(11)에 의해 발생된다. 상술된 바와 같이, 수평 주사 샘플링 펄스를 발생하는 H 시프트 레지스터(11)은 레벨 시프트 펄스 및 래치 펄스 등의 각종 펄스를 발생하는 펄스 발생 회로로서 겸용되므로, 전용의 각 펄스 발생 회로를 사용하는 것에 비해 전체 시스템의 회로 구성이 간략화된다는 이점이 있다.

이하, 상술된 구성을 갖는 레벨 시프트 회로 및 래치 회로의 회로 동작을, 도 3에 도시된 타이밍 파형도를 참조하여 설명하기로 한다.

먼저, 실제로 샘플링이 수행된 데이타 기간 (샘플링 펄스의 H 레벨 기간)의 바로 앞의 데이타 기간에서, 이퀄라이징 펄스가 H 레벨로 변화되어 스위치(33)을 온시킨다. 따라서, 캐패시터(34)는 기준 전압 Vref으로 충전된다. 기준 전압 Vref는 다음에 입력될 디지탈 데이타의 레벨을 판정하는 기준 전압으로서 기능한다. 이 때, 스위치(37)은 온되는 동시에 전단의 인버터(36)의 입/출력 단자에 접속되며, 동작점은 중간 전압 부근의 값으로 설정된다.

이퀄라이징 펄스는 L 레벨로 변화된 후, 샘플링 펄스가 H 레벨로 변화되며, 스위치(32)가 턴온되어 디지탈 데이타가 샘플링된다. 이 때, 공급된 디지탈 데이타의 레벨이 기준 전압 Vref 보다 높은지 낮은지 판정되며, 디지탈 데이타가 보다 높으면 인버터(36)의 출력 레벨은 0 V로 변화되는 한편, 디지탈 데이타가 보다 낮으면 인버터(36)의 출력 레벨이 수평 구동 회로 시스템의 전원 전압 Vd (예를 들어, 12V) 로 변화된다.

그 후, L 레벨로 변화된 샘플링 펄스, 래치 펄스는 H 레벨로 변화된다. 따라서, 스위치(38)은 온되며, 전단의 인버터(36) 및 후단의 인버터(39)는 스위치(38)을 통해 루프 접속되어 래치 회로를 구성한다. 그 결과, 샘플링된 디지탈 데이타는 전원 전압 Vd으로 시프트되는 상태로 인버터(39)의 출력 레벨로서 하나의 수평 기간 동안 홀드된다.

상술된 바와 같이, 샘플링 스위치(12-1 내지 12-n)와 래치 회로 (16-1 내지 16-n) 사이에 레벨 시프트 회로 (15-1 내지 15-n)를 설치함으로써, 진폭(VH - VL)이 작은 샘플링된 디지탈 신호가 0 V 내지 전원 전압 Vd (예를 들어 12 V)의 디지탈 신호, 즉 래치 회로 (16-1 내지 16-n) 및 후속 회로에서의 처리가 필요한 신호 레벨을 갖는 디지탈 신호로 급격히 증폭된다.

그러므로, 외부로부터 진폭이 작은 디지탈 신호를 공급할 수 있다. 회로 구성을 디지탈 신호를 입력할 수 있도록 하여, 퍼스널 컴퓨터와의 인터페이스가 간단하다. 도 4에 도시된 바와 같은 회로 구성을 갖는 레벨 시프트 회로 및 래치 회로가 사용될 수도 있다. 보다 상세히 설명하면, 이러한 변형예에서, 인버터(39) 및 스위치(40)이 병렬로 접속되며, 스위치(40)이 스위치 (37)과 함께 이퀄라이징 펄스에 응답하여 온-오프 제어되는 회로 구성이 실현되며, 이러한 회로 구성은 상술된 회로 구성과 유사하게 기능한다.

상술된 실시예에서, 샘플링된 디지탈 신호의 레벨을 0 V 내지 전원 전압 Vd로 시프트하는 레벨 시프트 회로 (15-1 내지 15-n)를 레벨 변환 수단으로서 사용되는 회로 구성의 경우가 기술되었지만, 레벨 변환 수단이 이 경우에 한정되는 것은 결코 아니며, 샘플링된 디지탈 신호를 래치 회로 (16-1 내지 16-n)에서의 처리에 적합한 신호 레벨을 갖는 신호로 레벨 변환 및 증폭을 수행하는 구성이기만 하면 다른 구성이 사용될 수도 있다.

상술된 바와 같이 본 발명에 따르면, 샘플링된 디지탈 신호의 레벨을 후속 처리에 적합한 신호 레벨을 갖는 신호로 변환하는 수단을 설치하고 구동 회로부와 화소부를 일체적으로 형성함으로써, 일체화된 시스템은 외부로부터 신호 진폭이 작은 디지탈 신호를 입력할 수 있으므로, 퍼스널 컴퓨터와의 인터페이스가 간단하다. 또한, 종래에 사용된 TAB 등의 전용 IC를 실장하는 처리가 불필요하기 때문에, 코스트가 절감되며 접속 단자의 수가 상당히 감소되며, 실장의 신뢰성이 크게 향상된다.

도 1은 본 발명의 한 실시예를 도시한 개략적 구성도.

도 2는 레벨 시프트 회로 및 래치 회로의 상세한 회로 구성의 한 예를 도시한 회로도.

도 3은 도 2에 도시된 회로의 동작을 설명하는 타이밍 파형도.

도 4는 레벨 시프트 회로 및 래치 회로의 변형예를 도시한 회로도.

도 5는 종래예를 도시한 개략적 구성도.

도 6은 종래예에 따른 타이밍 파형도.

<도면의 주요 부분에 대한 부호의 설명 >

11 : H 시프트 레지스터

12-1 내지 12-n : 샘플링 스위치

15-1 내지 15-n : 레벨 시프트 회로

16-1 내지 16-n : 래치 회로

17-1 내지 17-n : D/A 변환기

18-1 내지 18-n : 출력 버퍼

20 : V 시프트 레지스터

32, 33, 37, 38 : 스위치

34 : 캐패시터

36, 39 : 인버터

Claims

수평 구동 회로 시스템의 전원 전압 레벨보다 신호 레벨이 낮은 디지탈 신호 입력을 수신할 수 있는, 구동 회로부 및 화소부가 일체적으로 형성되어 있는 액정 표시 소자에 있어서,

입력 디지탈 신호를 화소에 대응하여 시계열로 샘플링하는 샘플링 펄스를 발생하는 펄스 발생 수단;

상기 샘플링 펄스에 응답하여, 상기 입력 디지탈 신호를 샘플링하는 샘플링 수단;

상기 샘플링 수단에 의해 샘플링된 디지탈 신호를 후속 처리에 적합한 신호 레벨을 갖는 신호로 변환하는 레벨 변환 수단; 및

상기 레벨 변환 수단에 의해 레벨이 변환된 디지탈 신호에 기초하여 아날로그 신호를 생성하는 D/A 변환 수단

을 구비하는 액정 표시 소자.
제1항에 있어서, 상기 레벨 변환 수단은 상기 샘플링 수단에 의해 샘플링된 디지탈 신호의 레벨을 상기 수평 구동 회로 시스템의 상기 전원 전압 레벨로 시프트하기 위한 레벨 시프트 회로인 액정 표시 소자.
제2항에 있어서, 상기 펄스 발생 수단은 상기 레벨 시프트 회로에 공급되는 레벨 시프트 펄스를 발생하는 수평 주사 회로인 액정 표시 소자.
제1항에 있어서, 상기 샘플링 수단은 컬럼 라인에 대응하여 설치된 스위치 소자인 액정 표시 소자.
수평 구동 회로 시스템의 전원 전압 레벨보다 신호 레벨이 낮은 디지탈 신호 입력을 수신할 수 있는, 구동 회로부 및 화소부가 일체적으로 형성되어 있는 액정 표시 소자에 있어서,

입력 디지탈 신호를 화소에 대응하여 시계열로 샘플링하는 샘플링 펄스를 발생하는 펄스 발생 수단;

상기 샘플링 펄스에 응답하여, 상기 입력 디지탈 신호를 샘플링하는 샘플링 수단;

상기 샘플링 수단에 의해 샘플링된 디지탈 신호를 후속 처리에 적합한 신호 레벨을 갖는 신호로 변환하는 레벨 변환 수단;

상기 레벨 변환 수단에 의해 변환된 디지탈 신호를 홀딩하는 래치 수단; 및

상기 레벨 변환 수단에 의해 레벨이 변환된 디지탈 신호에 기초하여 아날로그 신호를 생성하는 D/A 변환 수단

을 구비하는 액정 표시 소자.
제5항에 있어서, 상기 래치 수단은 디지탈 신호를 하나의 수평 기간 동안 홀드하는 액정 표시 소자.
제5항에 있어서, 상기 레벨 변환 수단 및 상기 래치 수단은 디지탈 데이타 라인에 한 단부가 접속되어 있는 제1 스위치, 상기 제1 스위치의 다른 단부에 한 단부가 접속되어 있고 기준 전압에 다른 단부가 접속되어 있는 제2 스위치, 상기 제1 스위치와 상기 제2 스위치의 중간 접점에 한 단부가 접속되어 있는 캐패시터, 상기 캐패시터의 다른 단부에 접속되어 있는 제1 인버터, 상기 제1 인버터의 입력과 출력 사이에 설치되어 있으며 상기 레벨 시프트 펄스에 의해 제어되는 제3 스위치, 상기 제1 인버터의 출력에 접속되어 있는 제2 인버터, 및 상기 제1 인버터 및 상기 제2 인버터와 병렬로 접속되어 있으며 래치 펄스에 의해 제어되는 제4 스위치를 구비하는 액정 표시 소자.
제6항에 있어서, 상기 레벨 변환 수단 및 상기 래치 수단은 디지탈 데이타 라인에 한 단부가 접속되어 있는 제1 스위치, 상기 제1 스위치의 다른 단부에 한 단부가 접속되어 있고 기준 전압에 다른 단부가 접속되어 있는 제2 스위치, 상기 제1 스위치와 상기 제2 스위치의 중간 접점에 한 단부가 접속되어 있는 캐패시터, 상기 캐패시터의 다른 단부에 접속되어 있는 제1 인버터, 상기 제1 인버터의 입력과 출력 사이에 설치되어 있으며 상기 레벨 시프트 펄스에 의해 제어되는 제3 스위치, 상기 제1 인버터의 출력에 접속되어 있는 제2 인버터, 및 상기 제1 인버터 및 상기 제2 인버터와 병렬로 접속되어 있으며 래치 펄스에 의해 제어되는 제4 스위치를 구비하는 액정 표시 소자.
제7항에 있어서, 상기 레벨 변환 수단 및 상기 래치 수단은 상기 제2 인버터의 입력과 출력 사이에 설치되어 있으며 상기 레벨 시프트 펄스에 의해 추가적으로 제어되는 제5 스위치를 더 구비하는 액정 표시 소자.
제8항에 있어서, 상기 레벨 변환 수단 및 상기 래치 수단은 상기 제2 인버터의 입력과 출력 사이에 설치되어 있으며 상기 레벨 시프트 펄스에 의해 추가적으로 제어되는 제5 스위치를 더 구비하는 액정 표시 소자.
제7항에 있어서, 상기 기준 전압은 대략 (VH - VL)/2의 전위를 가지며, 여기서 VH는 고 레벨의 입력 디지탈 데이타를 나타내며, VL은 저 레벨의 입력 디지탈 데이타를 나타내는 액정 표시 소자.
제8항에 있어서, 상기 기준 전압은 대략 (VH - VL)/2의 전위를 가지며, 여기서 VH는 고 레벨의 입력 디지탈 데이타를 나타내며, VL은 저 레벨의 입력 디지탈 데이타를 나타내는 액정 표시 소자.
제9항에 있어서, 상기 기준 전압은 대략 (VH - VL)/2의 전위를 가지며, 여기서 VH는 고 레벨의 입력 디지탈 데이타를 나타내며, VL은 저 레벨의 입력 디지탈 데이타를 나타내는 액정 표시 소자.
제10항에 있어서, 상기 기준 전압은 대략 (VH - VL)/2의 전위를 가지며, 여기서 VH는 고 레벨의 입력 디지탈 데이타를 나타내며, VL은 저 레벨의 입력 디지탈 데이타를 나타내는 액정 표시 소자.
제5항에 있어서, 상기 레벨 변환 수단은 상기 샘플링 수단에 의해 샘플링된 디지탈 신호의 레벨을 상기 수평 구동 회로 시스템의 상기 전원 전압 레벨로 시프트하기 위한 레벨 시프트 회로인 액정 표시 소자.
제15항에 있어서, 상기 펄스 발생 수단은 수평 주사 회로이며 상기 레벨 시프트 회로에 공급되는 레벨 시프트 펄스를 또한 발생하는 액정 표시 소자.
제5항에 있어서, 상기 샘플링 수단은 컬럼 라인에 대응하여 설치된 스위치 소자인 액정 표시 소자.