CN100530324C - 数字-模拟转换电路、主动矩阵液晶显示器及转换方法 - Google Patents

Abstract

一种数字-模拟转换电路。第一高位数字-模拟转换器在第一时钟周期接收第一数字图像信号的高位数据，并输出第一电压范围信号。第二高位数字-模拟转换器在第二时钟周期接收第二数字图像信号的高位数据，并输出第二电压范围信号。延迟电路，在第一时钟周期接收并暂存第一数字图像信号的低位数据，在第二时钟周期输出第一数字图像信号的低位数据。低位数字-模拟转换器在第二时钟周期接收第一数字图像信号的低位数据，并根据第一电压范围信号输出第一图像数据。第一开关，耦接于第一高位数字-模拟转换器以及低位数字-模拟转换器之间，用以在第二时钟周期导通，以使得第一电压范围信号输入至低位数字-模拟转换器。

Description

数字-模拟转换电路、主动矩阵液晶显示器及转换方法

技术领域

本发明涉及一种数字-模拟转换电路，特别涉及一种应用于液晶显示面板驱动电路的数字-模拟转换电路。

背景技术

一般低温多晶硅液晶显示器(LTPS LCD)为了达到省电、系统整合的便利性及节省成本的目的，通常会采取数据以数字形态输入的方式，并将数字/模拟转换器(Digital-to-Analog Converter)整合至驱动器中。

图1是显示传统低温多晶硅薄膜电晶体液晶显示器(LTPS TFT-LCD)的方块图。如图1所示，此种液晶显示器揭示于美国专利编号US 6256024，其由驱动电路以及像素单元结合而成，以接收低于驱动电路电压(Vdd)的数字信号，其包含水平移位寄存器(horizontal shift register)122、取样开关102-1到102-n、电平移位器(level shifters)104-1到104-n、锁存器(latches)106-1到106-n、数字-模拟转换器(DAC)108-1到108-n、模拟缓冲器(buffers)110-1到110-n、像素116、数据线114-1到114-n、扫描线112-1到112-n以及垂直移位寄存器(vertical shift register)120。

垂直移位寄存器120为垂直扫描及驱动电路，用以控制扫描线112-1到112-n以执行垂直扫描。水平移位寄存器122接收一水平开始脉冲Hst以及一水平时序脉冲Hck，并依据水平开始脉冲Hst以及水平时序脉冲Hck产生取样脉冲以随着时间对输入数字信号取样。取样开关102-1到102-n的数目和液晶显示器中数据线114的数目相等，依据水平移位寄存器122输出的取样脉冲，对数据总线的数字数据取样。电平移位器104-1到104-n是用以转换由取样开关102-1到102-n送入的数字数据的电压到和驱动电路的电压Vdd相等。锁存器106-1到106-n在一水平时序周期内保存电平移位器104-1到104-n所转换后的数据。数字-模拟转换器108-1到108-n接收锁存器106-1到106-n所送入的数字数据并将之转成模拟电压。模拟缓冲器110-1到110-n从数字-模拟转换器108-1到108-n接收模拟电压，并将模拟电压写入像素116中。

由于将电平移位器加入到低温多晶硅薄膜电晶体液晶显示器中，可使数字数据在进入各级的驱动电路之前，均可以低于驱动电路电压的信号振幅传递，待信号被取样开关选入各级驱动电路之后，再由电平移位器将其放大，因此可大幅降低数据在数据线上的动态消耗功率。在上述架构中，考虑到每级驱动电路所享有的空间(pitch)及功率消耗，一般是使用较低速及面积较小的DAC，例如一般的R-DAC以及C-DAC。

然而，当面板的解析度或灰阶数提高，上述传统架构因为每级驱动电路均须包括电平移位器、数字-模拟转换器、甚至包括模拟缓冲器，导致元件空间需求增加，而造成显示器的边距越来越大以及功率消耗越来越高，不符合使用效益。

为了解决上述问题，传统技术将各数据线的电平移位器以及数字-模拟转换器独立于数据驱动器之前，因此大幅减少所需的电平移位器以及数字-模拟转换器的数量。然而，此时对于数字-模拟转换器的性能要求则较为严格，例如必须具有能够迅速将大负载的数据线充电至数字-模拟转换器所输出的模拟电压的驱动能力，因此，数字-模拟转换器必须使用具有高速运算放大器的模拟缓冲器(如图2所示)。然而，为了要让数字-模拟转换器能够高速操作而提高模拟缓冲器的效能，会导致功率消耗增加。

因此，美国专利编号US 6556162提供一种电路架构以改善显示器的解析度。图3是显示美国专利编号US 6556162所揭露的数字-模拟转换器架构。在此，k位的图像数字数据被分成两个部分，即m位的MSB(most-significant-bit)数字数据和n位的LSB(1east-significant-bit)数字数据，其中m+n＝k。数字-模拟转换器(DAC)21接收到MSB数字数据后，根据MSB数字数据选择输出电压范围的上限电压VH以及下限电压VL，而数字-模拟转换器(DAC)22接收到LSB数字数据后，根据LSB数字数据以及数字-模拟转换器(DAC)21所输出的电压范围而选择输出位于电压范围的上限VH以及下限VL之间的电压电平，经由缓冲器25而输入至负载C_LOAD。开关23A是耦接于数字-模拟转换器(DAC)21的输出电压VL以及负载C_LOAD之间，而开关23B是耦接于缓冲器25以及负载C_LOAD之间。开关23A与23B是受控于两不重叠的控制信号φ1以及φ2，控制信号φ1以及φ2的周期总和为一数据线被选取的时间。在一预先充电时期时，控制信号φ1导通开关23A而控制信号φ2不导通开关23B，因此负载C_LOAD的电平被预充至VL，过了预先充电时期之后，控制信号φ1不导通开关23A而控制信号φ2导通开关23B，因此负载C_LOAD继续充电至数字-模拟转换器(DAC)22的输出电压电平。

然而，当数据线的电平变化过大时，美国专利编号US 6556162所揭露的数字-模拟转换器架构并无法即时在一数据线被选取的时间内让所选取的数据线到达目标的电平，因此造成显示灰阶失真。

发明内容

有鉴于此，为了解决上述问题，本发明主要目的在于提供一种数字-模拟转换电路架构，能够达到高速操作的要求。

为获致上述的目的，本发明提出一种数字-模拟转换电路。第一高位数字-模拟转换器，用以在第一时钟周期接收第一数字图像信号的高位数据，并根据第一数字图像信号的高位数据输出指示一第一电压范围的一第一电压范围信号。第二高位数字-模拟转换器，用以在紧接在第一时钟周期后的一第二时钟周期接收第二数字图像信号的高位数据，并根据第二数字图像信号的高位数据输出指示第二电压范围的第二电压范围信号。延迟电路，用以在第一时钟周期接收并暂存第一数字图像信号的低位数据，在第二时钟周期接收并暂存第二数字图像信号的低位数据，并输出第一数字图像信号的低位数据，以及在紧接在第二时钟周期后的第三时钟周期输出第二数字图像信号的低位数据。低位数字-模拟转换器，用以在第二时钟周期接收第一数字图像信号的低位数据，并根据第一数字图像信号的低位数据而在接收到的第一电压范围信号所对应的第一电压范围内输出第一图像数据，以及在第三时钟周期接收第二数字图像信号的低位数据，并根据第二数字图像信号的低位数据而在接收到的第二电压范围信号所对应的第二电压范围内输出一第二图像数据。第一开关，耦接于第一高位数字-模拟转换器以及低位数字-模拟转换器之间，用以在第二时钟周期导通，以使得第一电压范围信号输入至低位数字-模拟转换器。第二开关，耦接于第二高位数字-模拟转换器以及低位数字-模拟转换器之间，用以在第三时钟周期导通，以使得第二电压范围信号输入至低位数字-模拟转换器。

附图说明

图1是显示传统低温多晶硅薄膜电晶体液晶显示器的方块图。

图2是显示传统将数据线的电平移位器以及数字-模拟转换器独立于数据驱动器之前的液晶显示器。

图3是显示美国专利编号US 6556162所揭露的数字-模拟转换器架构。

图4是显示根据本发明第一实施例所述的数字-模拟转换电路架构图。

图5是显示根据本发明第二实施例所述的数字-模拟转换电路架构图。

图6是显示根据本发明实施例所揭露的电路架构的输出信号模拟结果。

附图符号说明：

122～水平移位寄存器

102-1～102-n～取样开关

104-1～104-n、35～电平移位器

106-1～106-n、32A、32B～锁存器

108-1～108-n、21、22、33A、33B、33C～数字-模拟转换器DAC

110-1～110-n、25～模拟缓冲器

116～像素

120～垂直移位寄存器

114-1～114-n～数据线

112-1～112-n～扫描线

23A、23B、31A、31B、31C、31D、31E、31F～开关

30～液晶显示面板

34～延迟电路

36～缓冲器

C_LOAD～负载

Hst～水平开始脉冲

Hck～水平时序脉冲

L、L1、L2～图像信号线

VH～上限电压

VL～下限电压

VR～参考电压

φ1、φ2～控制信号

φ1～第一时钟周期

φ2～第二时钟周期

φ3～第三时钟周期

具体实施方式

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

第一实施例

图4是显示根据本发明第一实施例所述的数字-模拟转换电路架构图。根据本发明第一实施例所述的数字-模拟转换电路，是用以处理供液晶显示面板30显示用的数字图像信号。在此，数字图像信号具有k位，并分为两个部分，分别为m位的MSB(most-significant-bit)数字数据和n位的LSB(least-significant-bit)数字数据，其中m+n＝k。再者，第(1-1)笔数字图像信号、第(1)笔数字图像信号以及第(1+1)笔数字图像信号为依序输出的图像信号。在第一时钟周期φ1时，开关31A导通，使得第一锁存器32A撷取(sample)并保持(hold)第(1)笔数字图像信号的m位的高位(MSB)数字数据((1)_thm-MSB)，而在第二时钟周期φ2时，开关31B导通，使得第二锁存器32B撷取(sample)并保持(hold)第(1+1)笔数字图像信号的m位的MSB数字数据((1+1)_thm-MSB)。在此，第一时钟周期φ1与第二时钟周期φ2分别属于依序被选取的数据线的完整选取周期。另外，第一锁存器32A与第二锁存器32B中，更可具有电平移位器，用以调整所接收的MSB数字数据的电平。例如改变高逻辑电平数据的电压电平，但调整后的数据仍属于高逻辑电平。

数字-模拟转换器(MSB DAC)33A在第一时钟周期φ1接收到第(1)笔数字图像信号的m位的MSB数字数据后((1)_thm-MSB)，根据MSB数字数据由参考电压VR(0:2^m)决定输出上限电压VH1以及下限电压VL1，而数字-模拟转换器(MSB DAC)33B在第二时钟周期φ2接收到第(1+1)笔数字图像信号的m位的MSB数字数据后，根据MSB数字数据由参考电压VR(0:2^m)决定输出上限电压VH2以及下限电压VL2。根据本发明，数字-模拟转换器(DAC)33A与33B产生各自的上限电压VH1/VH2以及下限电压VL1/VL2后，并未马上输入至数字-模拟转换器(LSB DAC)33C，而是根据在开关31C与31D的导通状态才输入至数字-模拟转换器(LSB DAC)33C。开关31C是在第二时钟周期φ2时导通，而在第一时钟周期φ1期间并不导通。开关31D是在第一时钟周期φ1时导通，而在第二时钟周期φ2期间并不导通，并在第三时钟周期φ3时再次导通。另外，在第一时钟周期φ1时，第(1)笔数字图像信号的n位的LSB数字数据((1)_thn-LSB)是输入至延迟电路34，而前一笔数字图像信号的n位的LSB数字数据((1-1)_thn-LSB)是输入至数字-模拟转换器(LSBDAC)33C。再者，第二时钟周期φ2时第(1)笔数字图像信号的n位的LSB数字数据是输出至数字-模拟转换器(LSB PAC)33C。同时，第(1+1)笔数字图像信号的n位的LSB数字数据输入至延迟电路34，此信号将在第三时钟周期φ3输出。延迟电路34的输出端，具有电平移位器35，用以调整延迟电路34所输出的LSB数字数据的电平。例如改变高逻辑电平数据的电压电平，但调整后的数据仍属于高逻辑电平。

因此，当第二时钟周期φ2开始时，数字-模拟转换器(LSB DAC)33C即可根据数字-模拟转换器(MSB DAC)33A所输出的对应于第(1)笔数字图像信号的上限电压VH以及下限电压VL以及延迟电路34所输出的第(1)笔数字图像信号的n位的LSB数字数据而选择输出位于电压范围的上限VH以及下限VL之间的电压电平，经由缓冲器36而输入至负载C_LOAD。开关31E在第一时钟周期φ1时不导通，而在第二时钟周期φ2期间导通。开关31F是在第一时钟周期φ1时导通，而在第二时钟周期φ2期间并不导通。当开关31E或31F的一者导通时，可将负载C_LOAD充电至数字-模拟转换器(LSB DAC)33C经由缓冲器36所提供的电压电平。

而在第三时钟周期φ3时，数字-模拟转换器(LSB DAC)33C根据数字-模拟转换器(MSB DAC)33B所输出的对应于第(1+1)笔数字图像信号的上限电压VH以及下限电压VL以及延迟电路34所输出的第(1+1)笔数字图像信号的n位的LSB数字数据而选择输出位于电压范围的上限VH以及下限VL之间的电压电平，经由缓冲器36而输入至负载C_LOAD。当开关31E或31F的一者导通时，可将图像信号线L与负载C_LOAD充电至数字-模拟转换器(LSBDAC)33C经由缓冲器36所提供的电压电平。

第二实施例

图5是显示根据本发明第二实施例所述的数字-模拟转换电路架构图。根据本发明第二实施例所述的数字-模拟转换电路，其电路架构与第一实施例类似，而差异在于开关31F是耦接于图像信号线L1，而开关31E是耦接于图像信号线L2。根据第二实施例的电路架构，能够降低移位寄存器的操作频率，以达到更高的显示解析度。

根据本发明，对应于不同数据线的两笔数字图像信号是分别先后输入两个对应的MSB DAC，由MSB DAC转换出输出电压的电压范围后，再在下一个时钟周期将电压范围输出至LSB DAC，使其依此笔数据的LSB位决定出最后提供至图像信号线的模拟电压。同时，下一笔数字图像信号的m位MSB数据也被读入另一个MSB DAC，并在下一个时钟周期的时间输出，并根据转换出的电压范围由LSB DAC依此笔数据的LSB转换出最后正确的模拟电压而输入至另一条图像信号线。在本发明的架构下，MSB DAC所产生的信息是在前一时钟周期先行产生，最后再与该笔图像数据被延迟的LSB位同时输入至LSB DAC，由于MSB DAC具有足够的处理时间来产生代表该笔图像数据转换后的模拟电压范围，因此可以确保液晶显示面板的显示解析度不致受到MSB DAC操作效能的影响。

图6是显示根据本发明实施例所揭露的电路架构的输出信号模拟结果。标号52是显示美国专利编号US 6556162所提供的数字-模拟转换器架构的输出波形，标号54是显示根据本发明实施例所揭露的数字-模拟转换器架构的输出波形。

由于本发明输入至LSB DAC的数字图像信号LSB数据是被延迟一个时钟周期，因此使用根据本发明实施例所揭露的数字-模拟转换器转换结果的输出波形54会比美国专利编号US 6556162的输出波形52晚一个时钟周期。如图所示，输出波形52的第3笔及第7笔数据的写入图像信号线的电压分别较本发明的输出波形54的第4笔及第8笔的电压为低和高。因此，当相邻两笔数据的电压差异过大时，美国专利编号US 6556162所揭露的做法并不能准确地在一个时钟时间内正确的改写数据，而本发明确实解决了传统技术的问题，使得使用本发明所揭露的数字-模拟转换器的液晶显示面板能够在更高的操作频率下执行，而不致影响显示灰阶。

本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (12)

1.一种数字-模拟转换电路，包括：

一第一高位数字-模拟转换器，用以在第一时钟周期接收一第一数字图像信号的高位数据，并根据上述第一数字图像信号的高位数据输出指示一第一电压范围的一第一电压范围信号；

一第二高位数字-模拟转换器，用以在紧接在上述第一时钟周期后的一第二时钟周期接收第二数字图像信号的高位数据，并根据上述第二数字图像信号的高位数据输出指示一第二电压范围的一第二电压范围信号；

一延迟电路，用以在上述第一时钟周期接收并暂存上述第一数字图像信号的低位数据，在上述第二时钟周期接收并暂存上述第二数字图像信号的低位数据，并输出上述第一数字图像信号的低位数据，以及在紧接在上述第二时钟周期后的一第三时钟周期输出上述第二数字图像信号的低位数据；

一低位数字-模拟转换器，耦接于上述延迟电路，用以在上述第二时钟周期接收上述第一数字图像信号的低位数据，并根据上述第一数字图像信号的低位数据而在接收到的上述第一电压范围信号所对应的上述第一电压范围内输出一第一图像数据，以及在上述第三时钟周期接收上述第二数字图像信号的低位数据，并根据上述第二数字图像信号的低位数据而在接收到的上述第二电压范围信号所对应的上述第二电压范围内输出一第二图像数据；

一第一开关，耦接于上述第一高位数字-模拟转换器以及上述低位数字-模拟转换器之间，用以在上述第二时钟周期导通，以使得上述第一电压范围信号输入至上述低位数字-模拟转换器；以及

一第二开关，耦接于上述第二高位数字-模拟转换器以及上述低位数字-模拟转换器之间，用以在上述第三时钟周期导通，以使得上述第二电压范围信号输入至上述低位数字-模拟转换器。

2.如权利要求1所述的数字-模拟转换电路，其中，上述第一图像数据以及第二图像数据是供应至一液晶显示面板的图像信号线。

3.如权利要求1所述的数字-模拟转换电路，更包括一第一锁存器，耦接于上述第一高位数字-模拟转换器，用以撷取并保持上述第一数字图像信号的高位数据。

4.如权利要求3所述的数字-模拟转换电路，更包括一第一电平移位器，用以调整上述第一数字图像信号的高位数据的电压电平。

5.如权利要求1所述的数字-模拟转换电路，更包括一第二锁存器，耦接于上述第二高位数字-模拟转换器，用以撷取并保持上述第二数字图像信号的高位数据。

6.如权利要求5所述的数字-模拟转换电路，更包括一第二电平移位器，用以调整上述第二数字图像信号的高位数据的电压电平。

7.如权利要求1所述的数字-模拟转换电路，更包括一第三电平移位器，用以调整上述第一数字图像信号以及第二数字图像信号的低位数据的电压电平。

8.如权利要求1所述的数字-模拟转换电路，更包括：

一第三开关，耦接于上述第一高位数字-模拟转换器，用以在上述第一时钟周期导通以提供上述第一数字图像信号的高位数据至上述第一高位数字-模拟转换器；以及

一第四开关，耦接于上述第二高位数字-模拟转换器，用以在上述第二时钟周期导通以提供上述第二数字图像信号的高位数据至上述第二高位数字-模拟转换器。

9.如权利要求2所述的数字-模拟转换电路，更包括一缓冲器，耦接于上述低位数字-模拟转换器以及图像信号线之间。

10.如权利要求1所述的数字-模拟转换电路，更包括：

一第一图像信号线；

一第二图像信号线；

一第五开关，耦接于上述低位数字-模拟转换器以及该第一图像信号线之间，用以在上述第二时钟周期导通，以使得上述第一图像数据供应至上述第一图像信号线；以及

一第六开关，耦接于上述低位数字-模拟转换器以及该第二图像信号线之间，用以在上述第三时钟周期导通，以使得上述第二图像数据供应至上述第二图像信号线。

11.一种液晶显示面板数据驱动电路，适用于依序输出且分别包括多个高位数据以及多个低位数据的第一数字图像信号以及第二数字图像信号，包括：

一第一高位数字-模拟转换器，用以在第一时钟周期接收上述第一数字图像信号的高位数据，并根据上述第一数字图像信号的高位数据输出指示一第一电压范围的一第一电压范围信号；

一第二高位数字-模拟转换器，用以在紧接在上述第一时钟周期后的一第二时钟周期接收上述第二数字图像信号的高位数据，并根据上述第二数字图像信号的高位数据输出指示一第二电压范围的一第二电压范围信号；

一延迟电路，用以在上述第一时钟周期接收上述第一数字图像信号的低位数据，在上述第二时钟周期接收上述第二数字图像信号的低位数据，并输出上述第一数字图像信号的低位数据，以及在紧接在上述第二时钟周期后的一第三时钟周期输出上述第二数字图像信号的低位数据；

一低位数字-模拟转换器，耦接于上述延迟电路，用以在上述第二时钟周期接收上述第一数字图像信号的低位数据，并根据上述第一数字图像信号的低位数据而在接收到的上述第一电压范围信号所对应的上述第一电压范围内输出一第一图像数据，以及在上述第三时钟周期接收上述第二数字图像信号的低位数据，并根据上述第二数字图像信号的低位数据而在接收到的上述第二电压范围信号所对应的上述第二电压范围内输出一第二图像数据；

一第一开关，耦接于上述第一高位数字-模拟转换器以及上述低位数字-模拟转换器之间，用以在上述第二时钟周期导通，以使得上述第一电压范围信号输入至上述低位数字-模拟转换器；

一第二开关，耦接于上述第二高位数字-模拟转换器以及上述低位数字-模拟转换器之间，用以在上述第三时钟周期导通，以使得上述第二电压范围信号输入至上述低位数字-模拟转换器；以及

一图像信号线，用以依序接收上述第一图像数据以及第二图像数据。

12.一种主动矩阵液晶显示器，包括如权利要求1所述的数字-模拟数据转换电路。

Images