WO2010024523A2 - 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및 상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템 - Google Patents

차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및 상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템 Download PDF

Info

Publication number
WO2010024523A2
WO2010024523A2 PCT/KR2009/003692 KR2009003692W WO2010024523A2 WO 2010024523 A2 WO2010024523 A2 WO 2010024523A2 KR 2009003692 W KR2009003692 W KR 2009003692W WO 2010024523 A2 WO2010024523 A2 WO 2010024523A2
Authority
WO
WIPO (PCT)
Prior art keywords
current
transmission line
terminal
switch
terminal connected
Prior art date
Application number
PCT/KR2009/003692
Other languages
English (en)
French (fr)
Other versions
WO2010024523A3 (ko
Inventor
김준호
류영수
홍주표
최정환
Original Assignee
(주)실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)실리콘웍스 filed Critical (주)실리콘웍스
Priority to JP2011524887A priority Critical patent/JP2012501150A/ja
Priority to CN2009801320818A priority patent/CN102124652A/zh
Priority to US13/059,021 priority patent/US8324936B2/en
Publication of WO2010024523A2 publication Critical patent/WO2010024523A2/ko
Publication of WO2010024523A3 publication Critical patent/WO2010024523A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level

Definitions

  • the present invention relates to a differential current drive transmission and reception system, and more particularly, a differential current drive transmission unit for transmitting and receiving data in the direction of the current flowing in the transmission line, a differential current drive system receiving unit and a differential current having the transmitting unit and the receiving unit It relates to a drive interface system.
  • the semiconductor chip on the transmitting side transmits a signal in the form of voltage through a unit transmission line or a differential transmission line pair
  • the semiconductor chip on the receiving side transmits the signal transmitted in the form of voltage. It was done by way of sensing.
  • data is recognized by using the voltage difference between signals transmitted to two differential transmission lines, which is based on the electrical characteristics of the differential transmission lines connecting semiconductor chips. It is easy to be affected.
  • transmission lines have a large impedance.
  • the current driving method transmits data to be transmitted in the form of current, the receiver recovers the data from the transmitted current signal.
  • the current driving method is a single current driving method in which one data bit is transmitted on one transmission line, and a differential that restores data using a current difference between two transmission lines and transmitting a different magnitude of current to two transmission lines. It is divided into current driving method.
  • the differential current driving method generates a current having a different magnitude corresponding to the data to be transmitted by the transmitter and transmits it through two transmission lines, and the receiver recovers data by using a current difference flowing through the two transmission lines.
  • the distortion of the transmission signal to noise is smaller than the single current driving method, the physical position of the two transmission lines, the parasitic resistance, parasitic inductance and parasitic capacitance of the two transmission lines.
  • signal interference occurs between transmission lines due to parasitic capacitance.
  • the two differential currents flowing from the transmitter to the receiver assume that each of the two current sources used to generate the two differential currents sources or sinks a current value of the same magnitude. However, due to process deviations, the cases may not actually be the same. In addition, when the current supplied or sinked from the current source disposed in the receiver is distorted by the noise introduced through the transmission line, the quality of the differential current signal is degraded. In summary, the transmission signal is distorted due to the signal interference between the two transmission lines, the time constant of the transmission line is increased, so that the transition time of the signal is increased and the transmission speed of the signal is reduced.
  • FIG. 1 shows a signal of a true line output from a transmitter of a conventional differential current drive system.
  • the conventional differential current drive method and the system implementing the same have the above-mentioned problems, and a new type of data transmission / reception method without such a problem is required.
  • the technical problem to be solved by the present invention is to provide a differential current drive transmission unit for transmitting data to the receiver by adjusting the direction of the current flowing in the transmission line.
  • Another technical problem to be solved by the present invention is to provide a receiver of a differential current driving method for detecting the direction of the current flowing in the transmission line to restore the data transmitted from the transmitter.
  • Another technical problem to be solved by the present invention is to provide a differential current drive interface system for transmitting and receiving data by adjusting the direction of the current flowing in the transmission line.
  • the transmission unit of the differential current drive method according to the present invention for achieving the above technical problem comprises a current source, a current direction selection block and a balanced switch block.
  • the current source supplies current to the transmission line pair or sinks current flowing from the transmission line pair.
  • the current direction selection block transfers the current flowing from the current source to one of the transmission line pairs, and delivers the current flowing in the other transmission line to the current source.
  • the balanced switch block initializes the transmission line pairs to a balanced state.
  • the receiver of the differential current drive method according to the present invention for achieving the above another technical problem is provided with a termination resistor and a differential amplifier.
  • the terminal resistor has one terminal connected to the first transmission line and the other terminal connected to the second transmission line.
  • the differential amplifier amplifies the voltage difference between both terminals of the termination resistor.
  • a differential current drive interface system including a transmitter including a transmitter connected to the transmitter and two transmission lines, and the transmitter includes the two transmission lines according to data to be transmitted. Adjusting the direction of the current flowing in the, the receiving unit detects the direction of the current flowing in the two transmission line to restore the data.
  • the present invention has the advantage that by controlling the direction of the current flowing through the transmission line by transmitting and receiving data, the transmission and reception circuit is simple, less power consumption, and is not affected by the electrical characteristics of the transmission line during transmission and reception.
  • FIG. 1 shows a signal of a true line output from a transmitter of a conventional differential current drive system.
  • FIG. 2 is a circuit diagram of a transmitter of a differential current driving method according to the present invention.
  • FIG. 3 is a circuit diagram of a receiver of a differential current driving method according to the present invention.
  • FIG. 4 is a circuit diagram of a differential current drive interface system according to the present invention.
  • 5 is a display panel driving system implementing the differential current drive interface system according to the present invention.
  • Figure 6 shows a signal of the first transmission line (true line) output from the transmitter of the differential current drive method according to the present invention.
  • FIG. 2 is a circuit diagram of a transmitter of a differential current driving method according to the present invention.
  • the transmitter 200 of the differential current driving method includes a current source 210, a current direction selection block 220, a balanced switch block 230, and a pre-emphasis circuit 240.
  • the current source 210 includes two current sources 211 and 212 for supplying current to the transmission line pairs TX + and TX- or sinking current flowing from the transmission line pair.
  • the current supply source 211 has one terminal connected to the first voltage VDD and the other terminal connected to the first terminal n1 of the current direction selection block 220.
  • the current terminal 211 has a constant magnitude of current. n1).
  • the current sink 212 has one terminal connected to the second voltage GND and the other terminal connected to the second terminal n2 of the current direction selection block 220, and a current having a predetermined magnitude from the second terminal.
  • the second voltage GND is supplied.
  • the magnitude of the current supplied from the current supply source 211 is equal to the magnitude of the current sinked into the current sink 212, and the voltage level of the first voltage VDD is higher than that of the second voltage GND. It is common.
  • the current direction selection block 220 transfers the current flowing from the current source 210 to one of the transmission line pairs TX + and TX- and transfers the current flowing through the other transmission line to the current source 210.
  • Four selection switches SW1 to SW4 are provided. One terminal of the first selection switch SW1 is connected to the first terminal n1 and the other terminal is connected to the second transmission line TX-. One terminal of the second selection switch SW2 is connected to the second terminal n2 and the other terminal of the second selection switch SW2 is connected to the first transmission line TX +.
  • the third selection switch SW3 has one terminal connected to the first terminal n1 and the other terminal connected to the first transmission line TX +.
  • the fourth selection switch SW4 has one terminal connected to the second terminal n2 and the other terminal connected to the second transmission line TX-.
  • the pair of the first selection switch SW1 and the second selection switch SW2 and the pair of the third selection switch SW3 and the fourth selection switch SW4 are simultaneously turned on or turned off.
  • turn-on and turn-off operation of the pair of the first selection switch SW1 and the second selection switch SW2 is turned on and off of the pair of the third selection switch SW3 and the fourth selection switch SW4. It is the opposite of operation. That is, when the first selection switch SW1 and the second selection switch SW2 are turned on, the third selection switch SW3 and the fourth selection switch SW4 are turned off, and conversely, the third selection switch SW3 is turned on. And when the fourth selection switch SW4 is turned on, the first selection switch SW1 and the second selection switch SW2 are turned off.
  • the balanced switch block 230 initializes the transmission line pairs TX + and TX- to a balanced state, and includes a balanced switch SW5 and a resistance component 231.
  • the balanced switch SW5 has one terminal connected to the first transmission line TX + and the other terminal connected to the second transmission line TX-.
  • the resistance component 231 is provided between the balancing switch SW5 and the second transmission line TX-. In FIG. 2, the resistance component 231 is disposed between the second transmission line TX ⁇ and the balance switch SW5, but may be disposed between the first transmission line TX + and the balance switch SW5. In addition, the size of the resistance component 231 can be adjusted to be controlled from the outside (not shown).
  • the pre-emphasis circuit 240 transmits a current from the current source 210 to the transmission line pairs TX + and TX- or sinks the current flowing from the transmission line pair.
  • TX- supplies or sinks a certain amount of current.
  • the pre-emphasis circuit 240 is provided with four current supply sources 241-244 and four switches SW6-SW9.
  • One terminal of the second current source 241 is connected to the first voltage VDD.
  • One terminal of the third current source 242 is connected to the first voltage VDD.
  • One terminal of the second current sink 243 is connected to the second voltage GND.
  • One terminal of the third current sink 244 is connected to the second voltage GND.
  • the sixth switch SW6 has one terminal connected to the other terminal of the second current source 241 and the other terminal connected to the first transmission line TX +.
  • the seventh switch SW7 has one terminal connected to the other terminal of the third current source 242 and the other terminal connected to the second transmission line TX-.
  • the eighth switch SW8 has one terminal connected to the other terminal of the second current sink 243 and the other terminal connected to the first transmission line TX +.
  • One terminal of the ninth switch SW9 is connected to the other terminal of the third current sink 244 and the other terminal is connected to the second transmission line TX-.
  • the turn-on and turn-off periods and the turn-on resistance values of the balance switches SW1 to SW4 constituting the current direction selection block 220 and the switches SW6 to SW9 constituting the pre-emphasis circuit 240 may be determined. It is desirable to design differently depending on the system used.
  • the core idea of the present invention is that the type of data to be transmitted is determined in the direction of current flowing through two transmission lines TX + and TX-.
  • the third selection switch SW3 and the fourth selection switch SW4 are turned on, and the first selection switch SW1 is turned on.
  • the second selection switch SW2 are turned off.
  • the first selection switch SW1 and the second selection switch SW2 are turned on and the third selection switch ( SW3) and the fourth selection switch SW4 may be turned off.
  • the pre-emphasis circuit 240 is used to increase the transmission speed of data.
  • the current direction selection block 220 supplies a current to the first transmission line TX + and a second transmission line TX-.
  • the initial current is supplied to the first transmission line TX + by turning on the sixth switch SW6.
  • the ninth switch SW9 is turned on to sink the initial current from the second transmission line TX-.
  • the current direction selection block 220 supplies current to the second transmission line TX- and sinks current from the first transmission line TX +
  • the seventh switch SW7 is turned on to turn on the second transmission line ( The initial current is supplied to TX- or the eighth switch SW8 is further turned on to sink the initial current from the first transmission line TX +.
  • the resistor 231 is further used in the balanced switch block 230 in addition to the balanced switch SW5 used to initialize the transmission line pairs TX + and TX- to the balanced state. This is to suppress the electromagnetic interference (Electro Magnetic Interference) that may occur at the moment when the transmission line pair (TX +, TX-) to the equilibrium state.
  • electromagnetic interference Electro Magnetic Interference
  • FIG. 3 is a circuit diagram of a receiver of a differential current driving method according to the present invention.
  • the receiver 300 of the differential current driving method includes a termination resistor Rt and a differential amplifier 310.
  • the terminal resistor Rt has one terminal connected to the first transmission line TX + and the other terminal connected to the second transmission line TX-.
  • the differential amplifier 310 amplifies the voltage difference between the terminals of the terminal resistor Rt.
  • the current flowing between the two transmission lines TX + and TX- passes through the termination resistor Rt.
  • the voltage dropped across the termination resistor Rt varies depending on the direction of the flowing current. Since the voltage difference is very small, it is preferable to amplify it with the differential amplifier 310 and use it.
  • the differential current signals Irx + and Irx ⁇ received through two transmission lines TX + and TX- are detected. Only the minimum circuitry used to illustrate this is shown.
  • the differential current signal transmitted from the transmitter 200 may be detected by the receiver 300 very simply. Since the direction of the flowing current is used to restore the data, the electrical characteristics of the transmission lines have little effect on the recovery of the data. Therefore, those which were a problem in the conventional differential current driving method have no effect in the present invention.
  • the conventional transmitter uses three current sources (not shown), whereas the transmitter 200 of the present invention uses only two current sources (211, 212), which consumes more power than the conventional case. Will decrease.
  • FIG. 4 is a circuit diagram of a differential current drive interface system according to the present invention.
  • the differential current drive interface system 400 includes a transmitter 410, a receiver 420, and a transmission line 430.
  • the transmitter 410 adjusts the direction of the current flowing to the two transmission lines according to the data to be transmitted, and the receiver 420.
  • 5 is a display panel driving system implementing the differential current drive interface system according to the present invention.
  • the display panel driving system 500 includes a display panel 510 and a printed circuit board (PCB) 520 interconnected to each other by a flexible printed circuit (FPC).
  • PCB printed circuit board
  • FPC flexible printed circuit
  • a plurality of pixels (not shown) driven by the plurality of column driver ICs 511 are two-dimensionally disposed.
  • the plurality of column driver ICs 511 operate by a control signal received from the timing controller 521 connected through the FPC 530 and the LOG 512, and the timing controller 521 is installed in the PCB 520. do.
  • LOG (512, Line On Glass) assumes that the display panel 510 is formed on glass, and may be designed differently according to the material of the display panel 510.
  • Electromagnetic interference may occur when the column drivers IC 511 are operated at the same time.
  • the timing controller 521 may prevent the EMI by sequentially activating the plurality of column driver ICs 511 without sequentially activating them.
  • Figure 6 shows a signal of the first transmission line (true line) output from the transmitter of the differential current drive method according to the present invention.
  • the path of the current becomes one and the terminal resistor Rt is built in the receiver 300 so that the noise generated in either of the transmitter and the receiver appears in the other signal as it is. Since it becomes a form of common noise, the problem of noise which has been a problem in the conventional system is solved.
  • the balanced switch block 230 the change in the magnitude of the VID (Voltage of Input Difference) is minimized, and by using the pre-emphasis 240 to improve the data transmission speed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 전송라인으로 흐르는 전류의 방향을 조절함으로서 데이터를 수신부에 송신하는 차동전류구동방식의 송신부, 차동전류구동방식의 송신부 및 상기 차동전류구동방식의 송신부와 차동전류구동방식의 송신부를 구비하는 차동전류구동방식의 인터페이스 시스템에 대하여 개시(introduce)한다. 상기 차동전류구동방식의 송신부는 전류원, 전류방향선택블록 및 평형스위치블록을 구비한다. 상기 전류원은 전송라인 쌍에 전류를 공급하거나 상기 전송라인 쌍으로부터 흐르는 전류를 싱크한다. 상기 전류방향선택블록은 상기 전송라인 쌍 중 하나의 전송라인에 상기 전류원으로부터 흐르는 전류를 전달하고 나머지 하나의 전송라인에 흐르는 전류를 상기 전류원으로 전달한다. 평형스위치블록은 상기 전송라인 쌍을 평형상태로 초기화한다.

Description

차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및 상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템
본 발명은 차동전류구동방식의 송수신 시스템에 관한 것으로, 특히 전송라인으로 흐르는 전류의 방향으로 데이터를 송수신하는 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및 상기 송신부와 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템에 관한 것이다.
종래에는 송신측의 반도체 칩은 전압형태의 신호를 단일전송라인(unit transmission line) 또는 차동전송라인 쌍(differential transmission line pair)을 통해 송신하고, 수신측의 반도체 칩은 전압형태로 전달된 신호를 감지하는 방식으로 이루어 졌다. 특히 차동전송라인 쌍으로 전송되는 차동전압의 경우, 두 개의 차동전송라인에 각각 전달되는 신호의 전압차를 이용하여 데이터를 인식하는데, 이 방식은 반도체 칩 사이를 연결하는 차동전송라인의 전기적 특성에 영향을 받기 쉽다. 최근에는 반도체 칩들 사이의 거리가 멀어지고 있으며, 일부 새로운 형태의 전송방법에서는 전송라인이 큰 임피던스(impedance)를 가지게 된다. 따라서 전송라인의 임피던스와 전송라인과 기판 사이의 커패시턴스(capacitance)에 의해 결정되는 신호에 대한 시정수(time constance) 값이 증가하므로, 데이터의 빠른 송수신이 불가능하게 된다. 상기와 같은 이유로 전압차를 이용한 데이터 전송방식은 적합하지 않게 되어 전류를 이용하여 데이터를 송수신하는 전류구동방식이 제시되었다.
전류구동방식은 전송하고자하는 데이터를 전류의 형태로 전달하므로, 수신부에서는 전송된 전류형태의 신호로부터 데이터를 복원하여 사용한다. 전류구동방식은 하나의 전송라인에 하나의 데이터 비트가 전송되는 단일전류구동방식과, 두 개의 전송라인에 서로 다른 크기의 전류를 전송하고 두 개의 전송라인 사이의 전류차를 이용해 데이터를 복원하는 차동전류구동 방식으로 구분된다.
차동전류구동방식은 송신부에서 송신하고자 하는 데이터에 대응되는 서로 다른 크기의 전류를 생성시켜 두 개의 전송라인을 통해 전송하게 되며, 수신부에서는 두 개의 전송라인에 흐르는 전류차를 이용하여 데이터를 복원한다. 이는 단일전류구동방식에 비해 잡음(noise)에 대한 전송신호의 왜곡(distortion)은 작지만, 두 전송라인들의 물리적 위치와 두 전송라인들의 기생저항(parasitic resistance), 기생인덕턴스(parasitic inductance) 및 기생커패시턴스(parasitic capacitance)에 의해 전송라인들 사이의 신호간섭(interference)이 발생하게 된다는 단점이 있다.
송신부로부터 수신부로 흐르는 2개의 차동전류는, 상기 2개의 차동전류를 생성하는데 사용되는 2개의 전류원(current source) 각각이 동일한 크기의 전류 값을 생성(source)하거나 싱크(sink)하는 것을 전제로 한 것인데, 공정편차에 의해 실제로는 동일하지 않게 되는 경우가 발생한다. 또한 수신부에 배치된 전류원에서 공급하거나 싱크하는 전류가 전송라인을 통해 유입된 잡음에 의해 왜곡이 발생할 경우 차동전류신호의 품질은 저하되게 된다. 이를 요약하면, 두 전송라인간의 신호간섭으로 인해 전송신호는 왜곡되고, 전송라인의 시정수가 증가하게 되어 신호의 천이시간(transient time)이 증가하여 결국 신호의 전송속도가 저하하게 된다.
도 1은 종래의 차동전류구동 시스템의 송신부로부터 출력되는 트루라인의 신호를 나타낸다.
도 1을 참조하면, 상기와 같은 이유로 2개의 차동전류를 생성하는 전류원이 서로 다른 크기의 전류 값을 생성시킬 경우, 트루라인에 인가되는 전류의 방향이 바뀔 때 마다 일정한 편차(??) 즉 오프셋(offset) 만큼 크기가 쉬프트(shift)가 발생한다는 것을 알 수 있다.
상기와 같은 문제점을 포함하고 있는 종래의 차동전류구동방식과 이를 구현하는 시스템은 불완전한 상태이며, 이러한 문제점이 없는 새로운 형태의 데이터 송수신 방법이 요구된다.
본 발명이 해결하고자 하는 기술적과제는, 전송라인으로 흐르는 전류의 방향을 조절함으로서 데이터를 수신부에 송신하는 차동전류구동방식의 송신부를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 기술적과제는, 전송라인으로 흐르는 전류의 방향을 감지하여 송신부로부터 전송되는 데이터를 복원하는 차동전류구동방식의 수신부를 제공하는데 있다.
본 발명이 해결하고자 하는 또 다른 기술적과제는, 전송라인으로 흐르는 전류의 방향을 조절함으로서 데이터를 송수신하는 차동전류구동방식의 인터페이스 시스템을 제공하는데 있다.
상기 기술적과제를 이루기 위한 본 발명에 따른 차동전류구동방식의 송신부는, 전류원, 전류방향선택블록 및 평형스위치블록을 구비한다. 상기 전류원은 전송라인 쌍에 전류를 공급하거나 상기 전송라인 쌍으로부터 흐르는 전류를 싱크한다. 상기 전류방향선택블록은 상기 전송라인 쌍 중 하나의 전송라인에 상기 전류원으로부터 흐르는 전류를 전달하고 나머지 하나의 전송라인에 흐르는 전류를 상기 전류원으로 전달한다. 평형스위치블록은 상기 전송라인 쌍을 평형상태로 초기화한다.
상기 다른 기술적과제를 이루기 위한 본 발명에 따른 차동전류구동방식의 수신부는, 종단저항 및 차동증폭부를 구비한다. 상기 종단저항은 일 단자가 제1전송라인에 연결되고 다른 일 단자가 제2전송라인에 연결된다. 상기 차동증폭부는 상기 종단저항의 양 단자의 전압차이를 증폭한다.
상기 또 다른 기술적과제를 이루기 위한 본 발명에 따른 차동전류구동방식의 인터페이스 시스템은, 송신부 상기 송신부와 2개의 전송라인으로 연결된 수신부를 구비하며, 상기 송신부는 전송하고자 하는 데이터에 따라 상기 2개의 전송라인으로 흐르는 전류의 방향을 조절하며, 상기 수신부는 상기 2개의 전송라인에 흐르는 전류의 방향을 검출하여 상기 데이터를 복원한다.
본 발명은 전송라인으로 흐르는 전류의 방향을 조절함으로서 데이터를 송수신함으로써, 송수신 회로가 간단하여 소비되는 전력이 적으며, 송수신시 전송라인의 전기적인 특성에 의한 영향을 받지 않게 되는 장점이 있다.
도 1은 종래의 차동전류구동 시스템의 송신부로부터 출력되는 트루라인의 신호를 나타낸다.
도 2는 본 발명에 따른 차동전류구동방식의 송신부의 회로도이다.
도 3은 본 발명에 따른 차동전류구동방식의 수신부의 회로도이다.
도 4는 본 발명에 따른 차동전류구동방식의 인터페이스 시스템의 회로도이다.
도 5는 본 발명에 따른 차동전류구동방식의 인터페이스 시스템이 구현된 디스플레이 패널 구동시스템이다.
도 6은 본 발명에 따른 차동전류구동방식의 송신부로부터 출력되는 제1전송라인(트루라인)의 신호를 나타낸다.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.
도 2는 본 발명에 따른 차동전류구동방식의 송신부의 회로도이다.
도 2를 참조하면, 차동전류구동방식의 송신부(200)는 전류원(210), 전류방향선택블록(220), 평형스위치블록(230) 및 프리엠퍼시스 회로(240)를 구비한다.
전류원(210)은 전송라인 쌍(TX+, TX-)에 전류를 공급(source)하거나 상기 전송라인 쌍으로부터 흐르는 전류를 싱크(sink)하는 2개의 전류공급원(211, 212)을 구비한다. 전류공급원(211)은 일 단자가 제1전압(VDD)에 연결되고 다른 일 단자가 상기 전류방향선택블록(220)의 제1단자(n1)에 연결되며, 일정한 크기의 전류를 제1단자(n1)에 공급한다. 전류싱크(212)는 일 단자가 제2전압(GND)에 연결되고 다른 일 단자가 상기 전류방향선택블록(220)의 제2단자(n2)에 연결되며, 일정한 크기의 전류를 제2단자로부터 제2전압(GND)으로 공급한다. 전류공급원(211)으로부터 공급되는 전류의 크기는 전류싱크(212)로 싱크되는 전류의 크기와 동일하며, 제1전압(VDD)의 전압준위는 제2전압(GND)의 전압준위에 비해 높은 것이 일반적이다.
전류방향선택블록(220)은 전송라인 쌍(TX+, TX-) 중 하나의 전송라인에 전류원(210)으로부터 흐르는 전류를 전달하고 나머지 하나의 전송라인에 흐르는 전류를 상기 전류원(210)으로 전달하며 4개의 선택스위치들(SW1~SW4)을 구비한다. 제1선택스위치(SW1)는 일 단자가 제1단자(n1)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된다. 제2선택스위치(SW2)는 일 단자가 제2단자(n2)에 연결되고 다른 일 단자가 제1전송라인(TX+)에 연결된다. 제3선택스위치(SW3)는 일 단자가 제1단자(n1)에 연결되고 다른 일 단자가 제1전송라인(TX+)에 연결된다. 제4선택스위치(SW4)는 일 단자가 제2단자(n2)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된다.
여기서 제1선택스위치(SW1)와 제2선택스위치(SW2) 쌍(pair) 그리고 제3선택스위치(SW3)와 제4선택스위치(SW4) 쌍은 동시에 턴 온(turn on) 되거나 턴 오프(turn off) 되며, 제1선택스위치(SW1)와 제2선택스위치(SW2) 쌍의 턴 온 및 턴 오프 동작은 제3선택스위치(SW3)와 제4선택스위치(SW4) 쌍의 턴 온 및 턴 오프 동작과 서로 반대된다. 즉, 제1선택스위치(SW1) 및 제2선택스위치(SW2) 쌍이 턴 온 되면 제3선택스위치(SW3) 및 제4선택스위치(SW4) 쌍은 턴 오프 되며, 반대로 제3선택스위치(SW3) 및 제4선택스위치(SW4) 쌍이 턴 온 되면 제1선택스위치(SW1) 및 제2선택스위치(SW2) 쌍이 턴 오프 된다.
평형스위치블록(230)은 전송라인 쌍(TX+, TX-)을 평형상태로 초기화하며, 평형스위치(SW5) 및 저항성분(231)을 구비한다. 평형스위치(SW5)는 일 단자가 제1전송라인(TX+)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된다. 저항성분(231)은 평형스위치(SW5)와 제2전송라인(TX-) 사이에 설치된다. 도 2에는 저항성분(231)이 제2전송라인(TX-)과 평형스위치(SW5) 사이에 배치되었지만, 제1전송라인(TX+)과 평형스위치(SW5) 사이에 배치되는 것도 가능하다. 또한 저항성분(231)의 크기는 외부(미도시)에서 조절할 수 있도록 하는 것도 가능하다.
프리엠퍼시스 회로(240)는 전류원(210)으로부터 전송라인 쌍(TX+, TX-)에 전류를 공급(source)하거나 전송라인 쌍으로부터 흐르는 전류를 싱크(sink)하기 이전에 전송라인 쌍(TX+, TX-)에 일정한 크기를 전류를 공급하거나 싱크 한다.
프리엠퍼시스 회로(240)는, 4개의 전류공급원(241~244) 및 4개의 스위치(SW6~SW9)를 구비한다.
제2전류공급원(241)은 일 단자가 제1전압(VDD)에 연결된다. 제3전류공급원(242)은 일 단자가 제1전압(VDD)에 연결된다. 제2전류싱크(243)는 일 단자가 제2전압(GND)에 연결된다. 제3전류싱크(244)는 일 단자가 제2전압(GND)에 연결된다.
제6스위치(SW6)는 일 단자가 제2전류공급원(241)의 다른 일 단자에 연결되고 다른 일 단자가 제1전송라인(TX+)에 연결된다. 제7스위치(SW7)는 일 단자가 제3전류공급원(242)의 다른 일 단자에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된다. 제8스위치(SW8)는 일 단자가 제2전류싱크(243)의 다른 일 단자에 연결되고 다른 일 단자가 제1전송라인(TX+)에 연결된다. 제9스위치(SW9)는 일 단자가 제3전류싱크(244)의 다른 일 단자에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된다.
여기서 전류방향선택블록(220)을 구성하는 평형스위치들(SW1~SW4) 및 프레엠퍼시스 회로(240)를 구성하는 스위치들(SW6~SW9)의 턴 온 및 턴 오프 주기와 턴 온 저항 값들은 사용되는 시스템에 따라 다르게 설계하는 것이 바람직하다.
이하에서는 도 2에 도시된 송신부(200)의 동작에 대해서 설명한다.
전송하고자 하는 데이터의 형태는 2개의 전송라인(TX+, TX-)에 흐르는 전류의 방향으로 결정된다는 것이 본 발명의 핵심 아이디어이다.
제1전송라인(TX+)로부터 제2전송라인(TX-)에 전류를 흐르도록 할 경우, 제3선택스위치(SW3) 및 제4선택스위치(SW4)가 턴 온 되고, 제1선택스위치(SW1) 및 제2선택스위치(SW2)는 턴 오프 된다. 반대로 제2전송라인(TX-)로부터 제1전송라인(TX+)으로 전류를 흐르도록 할 경우, 제1선택스위치(SW1) 및 제2선택스위치(SW2)를 턴 온 시키고, 제3선택스위치(SW3) 및 제4선택스위치(SW4)를 턴 오프 시키면 된다.
본 발명에서는 데이터의 전송 속도를 증가시키기 위해서 프리엠퍼시스 회로(240)를 사용하는데, 전류방향선택블록(220)에서 제1전송라인(TX+)에 전류를 공급하고 제2전송라인(TX-)으로부터 전류를 싱크 할 때에는 제6스위치(SW6)를 턴 온 시켜 제1전송라인(TX+)에 초기 전류를 공급한다. 속도를 더 증가시키기 위해서는 제9스위치(SW9)를 턴 온 시켜 제2전송라인(TX-)으로부터 초기 전류를 싱크 시키면 된다. 반대로 전류방향선택블록(220)에서 제2전송라인(TX-)에 전류를 공급하고 제1전송라인(TX+)으로부터 전류를 싱크 할 때에는 제7스위치(SW7)를 턴 온 시켜 제2전송라인(TX-)에 초기 전류를 공급하게 하거나 제8스위치(SW8)를 추가로 턴 온 시켜 제1전송라인(TX+)으로부터 초기 전류를 싱크하게 한다.
본 발명에서는 평형스위치블록(230)에 전송라인 쌍(TX+, TX-)을 평형상태로 초기화하기 위하여 사용되는 평형스위치(SW5) 외에도 저항성분(231)을 더 사용하였다. 이는 전송라인 쌍(TX+, TX-)이 평형상태로 가는 순간 발생할 수 있는 전자파간섭(Electro Magnetic Interference)을 억제하기 위한 것이다.
도 3은 본 발명에 따른 차동전류구동방식의 수신부의 회로도이다.
도 3을 참조하면, 차동전류구동방식의 수신부(300)는, 종단저항(Rt) 및 차동증폭부(310)를 구비한다. 종단저항(Rt)은 일 단자가 제1전송라인(TX+)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된다. 차동증폭부(310)는 종단저항(Rt)의 양 단자의 전압차이를 증폭한다. 2개의 전송라인(TX+, TX-) 사이를 흐르는 전류는 종단저항(Rt)을 경유하게 되는데, 흐르는 전류의 방향에 따라 종단저항(Rt) 양 단에 강하되는 전압은 달라진다. 강하되는 전압 차이는 아주 작으므로, 차동증폭기(310)로 이를 증폭하여 사용하는 것이 바람직하다. 도 3에 도시된 차동전류구동방식의 수신부(300)에는 실제로는 더 많은 기능블록들이 존재하지만, 2개의 전송라인(TX+, TX-)을 통해 수신된 차동전류신호(Irx+, Irx-)를 감지하는데 사용되는 최소한의 회로만을 도시한 것이다.
상술한 바와 같이, 송신부(200)에서 송신한 차동전류신호를 수신부(300)에서 극히 간단하게 감지할 수 있다. 흐르는 전류의 방향을 데이터의 복원에 사용하기 때문에, 전송라인들의 전기적인 특성이 데이터의 복원에 거의 영향을 주지 않게 된다. 따라서 종래의 차동전류구동방식에서 문제가 되었던 것들이 본 발명에서는 아무런 영향을 미치지 않게 된다.
종래의 송신부(미도시)에서는 3개의 전류원(미도시)을 사용하는데 반해 본원발명의 송신부(200)의 경우 2개의 전류원(211, 212) 만을 사용한다는 점에서, 종래의 경우에 비해 소비전력이 감소하게 될 것이다.
도 4는 본 발명에 따른 차동전류구동방식의 인터페이스 시스템의 회로도이다.
도 4를 참조하면, 차동전류구동방식의 인터페이스 시스템(400)은 송신부(410), 수신부(420) 및 전송라인(430)을 구비한다.
송신부(410)와 수신부(420) 사이에 배치된 전송라인(430)은 2개 이며, 송신부(410)는 전송하고자 하는 데이터에 따라 2개의 전송라인으로 흐르는 전류의 방향을 조절하며, 수신부(420)는 2개의 전송라인에 흐르는 전류의 방향을 검출하여 데이터를 복원한다. 따라서 2개의 전송라인 중 하나의 전송라인에 흐르는 전류의 방향은 다른 하나의 전송라인에 흐르는 전류의 방향과 반대되며, 2개의 전송라인에 흐르는 전류의 크기는 동일하게 하는 것이 바람직하다.
도 4에 도시된 송신부(410) 및 수신부(420)는, 도 2 및 도 3에 도시된 송신부(200)와 수신부(300)에 대응되므로, 자세한 설명은 생략한다.
도 5는 본 발명에 따른 차동전류구동방식의 인터페이스 시스템이 구현된 디스플레이 패널 구동시스템이다.
도 5를 참조하면, 디스플레이 패널 구동시스템(500)은, FPC(530, Flexible Printed Circuit)로 상호 연결된 디스플레이 패널(510) 및 PCB(520, Printed Circuit Board)을 구비한다.
디스플레이 패널(510)은 복수 개의 칼럼드라이버 IC(511)에 의해 구동되는 복수 개의 픽셀들(미도시)이 2차원적으로 배치되어 있다. 복수 개의 칼럼드라이버 IC(511)들은 FPC(530) 및 LOG(512)를 통해 연결된 타이밍 제어장치(521)로부터 수신된 제어신호에 의해 동작하며, 타이밍 제어장치(521)는 PCB(520)에 설치된다.
여기서 LOG(512, Line On Glass)는 디스플레이 패널(510)이 유리(Glass)에 형성된 것을 가정한 것으로, 디스플레이 패널(510)의 재질에 따라 다르게 설계하는 것도 가능하다.
도 5를 참조하면, 수평방향으로 복수 개의 칼럼드라이버 IC(511)들이 설치되어 있는데, 이들을 동시에 동작시킬 경우 EMI(electromagnetic interference)가 발생할 수도 있다. 타이밍 제어장치(521)는 상기 복수 개의 칼럼드라이버 IC(511)들을 동시에 활성화시키지 않고 순차적으로 활성화시킴으로서 EMI를 방지할 수 있다.
도 6은 본 발명에 따른 차동전류구동방식의 송신부로부터 출력되는 제1전송라인(트루라인)의 신호를 나타낸다.
도 6을 참조하면, 제1전송라인(트루라인, TX+)에서 검출되는 신호는 오프셋의 영향을 받지 않으므로 전류의 방향이 바뀌어도 신호의 크기가 변하지 않는다는 것을 알 수 있다.
상술한 바와 같이, 본 발명에 따른 시스템의 경우 전류의 경로가 하나로 되었고 종단저항(Rt)을 수신부(300)에 내장시킴으로서 송신부 및 수신부 중 어느 한 쪽에서 발생되는 잡음이 나머지 한 쪽의 신호에 그대로 나타나게 되는 공통 잡음의 형태가 되기 때문에, 종래의 시스템에서 문제가 되었던 잡음의 문제가 해소된다. 또한 평형스위치블록(230)을 사용함으로써 VID(Voltage of Input Difference)의 크기의 변화를 최소한으로 억제하며, 프리엠퍼시스(240)를 사용함으로써 데이터의 전송속도를 향상시킨다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

Claims (13)

  1. 전송라인 쌍(TX+, TX-)에 전류를 공급(source)하거나 상기 전송라인 쌍으로부터 흐르는 전류를 싱크(sink)하는 전류원(210)과, 상기 전송라인 쌍(TX+, TX-) 중 하나의 전송라인에 상기 전류원(210)으로부터 흐르는 전류를 전달하고 나머지 하나의 전송라인에 흐르는 전류를 상기 전류원(210)으로 전달하는 전류방향선택블록(220), 및 상기 전송라인 쌍(TX+, TX-)을 평형상태로 초기화하는 평형스위치블록(230)을 구비하고;
    상기 전류원(210)은, 일 단자가 제1전압(VDD)에 연결되고 다른 일 단자가 상기 전류방향선택블록(220)의 제1단자에 연결된 전류공급원(211)과, 일 단자가 제2전압(GND)에 연결되고 다른 일 단자가 상기 전류방향선택블록(220)의 제2단자에 연결된 전류싱크(212)를 구비하며;
    상기 평형스위치블록(230)은, 일 단자가 제1전송라인(TX+)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된 평형스위치(SW5)와, 상기 제2전송라인(TX-)과 평형스위치(SW5) 사이에 설치된 저항성분(231)을 포함하여 구성되고, 상기 저항성분(231)의 값은 가변시킬 수 있도록 구성되는 것을 특징으로 하는 차동전류구동방식의 송신부.
  2. 제1항에 있어서, 상기 전류방향선택블록(220)은,
    일 단자가 상기 제1단자에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된 제1선택스위치(SW1);
    일 단자가 상기 제2단자에 연결되고 다른 일 단자가 제1전송라인(TX+)에 연결된 제2선택스위치(SW2);
    일 단자가 상기 제1단자에 연결되고 다른 일 단자가 상기 제1전송라인(TX+)에 연결된 제3선택스위치(SW3); 및
    일 단자가 상기 제2단자에 연결되고 다른 일 단자가 상기 제2전송라인(TX-)에 연결된 제4선택스위치(SW4)를 구비하는 것을 특징으로 하는 차동전류구동방식의 송신부.
  3. 제2항에 있어서,
    상기 제1선택스위치와 상기 제2선택스위치 쌍 그리고 상기 제3선택스위치와 상기 제4선택스위치 쌍은 동시에 턴 온 되거나 턴 오프 되며,
    상기 제1선택스위치와 상기 제2선택스위치 쌍의 턴 온 및 턴 오프 동작은 상기 제3선택스위치와 상기 제4선택스위치 쌍의 턴 온 및 턴 오프 동작과 서로 반대되는 것을 특징으로 하는 차동전류구동방식의 송신부.
  4. 제1항에 있어서,
    상기 전류원(210)으로부터 상기 전송라인 쌍(TX+, TX-)에 전류를 공급(source)하거나 상기 전송라인 쌍으로부터 흐르는 전류를 싱크(sink)하기 이전에 상기 전송라인 쌍(TX+, TX-)에 일정한 크기의 전류를 공급하거나 싱크하는 프리엠퍼시스 회로(240)를 더 구비하는 것을 특징으로 하는 차동전류구동방식의 송신부.
  5. 제4항에 있어서, 상기 프리엠퍼시스 회로(240)는,
    일 단자가 제1전압(VDD)에 연결된 제2전류공급원(241);
    일 단자가 상기 제2전류공급원(241)의 다른 일 단자에 연결되고 다른 일 단자가 제1전송라인(TX+)에 연결된 제6스위치(SW6);
    일 단자가 제1전압(VDD)에 연결된 제3전류공급원(242); 및
    일 단자가 상기 제3전류공급원(242)의 다른 일 단자에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된 제7스위치(SW7)를 구비하는 것을 특징으로 하는 차동전류구동방식의 송신부.
  6. 제5항에 있어서,
    상기 전류방향선택블록(220)에서 상기 제1전송라인(TX+)에 전류를 공급하고 상기 제2전송라인(TX-)으로부터 전류를 싱크 할 때에는 상기 제6스위치(SW6)가 턴 온 되어 상기 제1전송라인(TX+)에 초기 전류를 공급하고,
    상기 전류방향선택블록(220)에서 상기 제2전송라인(TX-)에 전류를 공급하고 상기 제1전송라인(TX+)으로부터 전류를 싱크 할 때에는 상기 제7스위치(SW7)가 턴 온 되어 상기 제2전송라인(TX-)에 초기 전류를 공급하는 것을 특징으로 하는 차동전류구동방식의 송신부.
  7. 제5항에 있어서, 상기 프리엠퍼시스 회로(240)는,
    일 단자가 제2전압(GND)에 연결된 제2전류싱크(243);
    일 단자가 상기 제2전류싱크(243)의 다른 일 단자에 연결되고 다른 일 단자가 제1전송라인(TX+)에 연결된 제8스위치(SW8);
    일 단자가 제2전압(GND)에 연결된 제3전류싱크(244); 및
    일 단자가 상기 제3전류싱크(244)의 다른 일 단자에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된 제9스위치(SW9)를 더 구비하는 것을 특징으로 하는 차동전류구동방식의 송신부.
  8. 제7항에 있어서,
    상기 전류방향선택블록(220)에서 상기 제1전송라인(TX+)에 전류를 공급하고 상기 제2전송라인(TX-)으로부터 전류를 싱크 할 때에는 상기 제9스위치(SW9)가 턴 온 되어 상기 제2전송라인(TX-)으로부터 초기 전류를 싱크하고,
    상기 전류방향선택블록(220)에서 상기 제2전송라인(TX-)에 전류를 공급하고 상기 제1전송라인(TX+)으로부터 전류를 싱크 할 때에는 상기 제8스위치(SW8)가 턴 온 되어 상기 제1전송라인(TX+)으로부터 초기 전류를 싱크하는 것을 특징으로 하는 차동전류구동방식의 송신부.
  9. 전송하고자 하는 데이터에 따라 2개의 전송라인으로 흐르는 전류의 방향을 조절하는 송신부; 및
    상기 송신부와 상기 2개의 전송라인으로 연결되어 상기 2개의 전송라인에 흐르는 전류의 방향을 검출하여 데이터를 복원하도록, 일 단자가 제1전송라인(TX+)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된 종단저항(Rt)과, 상기 종단저항(Rt)의 양 단자의 전압차이를 증폭하는 차동증폭부(310)로 구성된 수신부를 구비하며,
    상기 송신부는,
    상기 2개의 전송라인 각각에 전류를 공급하거나 상기 2개의 전송라인으로부터 흐르는 전류를 싱크(sink)하는 전류원;
    상기 2개의 전송라인 중 하나의 전송라인에 상기 전류원으로부터 흐르는 전류를 전달하고 나머지 하나의 전송라인에 흐르는 전류를 상기 전류원으로 전달하는 전류방향선택블록; 및
    상기 2개의 전송라인을 평형상태로 초기화하기 위해, 일 단자가 제1전송라인(TX+)에 연결되고 다른 일 단자가 제2전송라인(TX-)에 연결된 평형스위치와, 상기 제2전송라인(TX-)과 평형스위치 사이에 설치된 저항성분을 포함하여 구성되며, 상기 저항성분의 값은 가변시킬 수 있도록 구성되는 평형스위치블록을 구비하는 것을 특징으로 하는 차동전류구동방식의 인터페이스 시스템.
  10. 제9항에 있어서,
    상기 2개의 전송라인 중 하나의 전송라인에 흐르는 전류의 방향은 다른 하나의 전송라인에 흐르는 전류의 방향과 반대되는 것을 특징으로 하는 차동전류구동방식의 인터페이스 시스템.
  11. 제9항에 있어서,
    상기 2개의 전송라인에 흐르는 전류의 크기는 동일한 것을 특징으로 하는 차동전류구동방식의 인터페이스 시스템.
  12. 제9항에 있어서, 상기 수신부는,
    상기 2개의 전송라인 사이에 연결된 종단저항을 구비하고,
    상기 2개의 전송라인을 통해 흐르는 전류에 대응하여 강하되는 상기 종단저항 양 단자사이의 전압차이를 증폭하여 데이터를 복원하는 것을 특징으로 하는 차동전류구동방식의 인터페이스 시스템.
  13. 복수 개의 칼럼드라이버 IC(511)에 의해 구동되는 복수 개의 픽셀들(미도시)이 2차원적으로 배치된 디스플레이 패널(510); 및
    상기 복수 개의 칼럼드라이버 IC(511)를 구동하는 제어신호를 생성하는 타이밍 제어장치(521)를 구비하며,
    상기 타이밍 제어장치(521)는 상기 복수 개의 칼럼드라이버 IC(511)들을 순차적으로 활성화시키는 것을 특징으로 하는 디스플레이 패널 구동시스템.
PCT/KR2009/003692 2008-08-26 2009-07-07 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및 상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템 WO2010024523A2 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011524887A JP2012501150A (ja) 2008-08-26 2009-07-07 差動電流駆動方式の送信部、差動電流駆動方式の受信部及び前記送信部と前記受信部を具備する差動電流駆動方式のインターフェースシステム
CN2009801320818A CN102124652A (zh) 2008-08-26 2009-07-07 差分电流驱动型传输器与接收器以及具有该传输器与接收器的差分电流驱动型接口系统
US13/059,021 US8324936B2 (en) 2008-08-26 2009-07-07 Transmitter and receiver of differential current driving mode, and interface system of differential current driving mode including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0083363 2008-08-26
KR1020080083363A KR100913528B1 (ko) 2008-08-26 2008-08-26 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템

Publications (2)

Publication Number Publication Date
WO2010024523A2 true WO2010024523A2 (ko) 2010-03-04
WO2010024523A3 WO2010024523A3 (ko) 2010-05-14

Family

ID=41210129

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2009/003692 WO2010024523A2 (ko) 2008-08-26 2009-07-07 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및 상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템

Country Status (6)

Country Link
US (1) US8324936B2 (ko)
JP (1) JP2012501150A (ko)
KR (1) KR100913528B1 (ko)
CN (1) CN102124652A (ko)
TW (1) TW201010284A (ko)
WO (1) WO2010024523A2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101030957B1 (ko) * 2008-12-29 2011-04-28 주식회사 실리콘웍스 차동전류 구동 방식의 인터페이스 시스템
KR101000289B1 (ko) 2008-12-29 2010-12-13 주식회사 실리콘웍스 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템
KR101290080B1 (ko) * 2011-01-28 2013-07-26 주식회사 실리콘웍스 프리엠퍼시스 회로 및 이를 구비한 차동 전류 신호전송 시스템
CN102931973B (zh) * 2011-08-10 2015-09-09 联咏科技股份有限公司 预驱动器及应用其的传输器
US8836383B2 (en) * 2012-09-07 2014-09-16 Richtek Technology Corporation Multipurpose half bridge signal output circuit
CN105448270A (zh) * 2016-01-19 2016-03-30 京东方科技集团股份有限公司 一种显示驱动系统和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407224B1 (ko) * 1994-12-15 2004-08-09 일진다이아몬드 주식회사 서울지사 디스플레이용칼럼구동기
KR100549157B1 (ko) * 1997-09-10 2006-03-23 소니 가부시끼 가이샤 액정 표시 소자
KR100588752B1 (ko) * 2005-04-26 2006-06-12 매그나칩 반도체 유한회사 차동 전류 구동 방식의 전송 시스템
JP2006311446A (ja) * 2005-05-02 2006-11-09 Thine Electronics Inc 送信装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757365A (en) * 1995-06-07 1998-05-26 Seiko Epson Corporation Power down mode for computer system
US5977796A (en) * 1997-06-26 1999-11-02 Lucent Technologies, Inc. Low voltage differential swing interconnect buffer circuit
US7196557B1 (en) * 2004-01-13 2007-03-27 Altera Corporation Multitap fractional baud period pre-emphasis for data transmission
US7236018B1 (en) * 2004-09-08 2007-06-26 Altera Corporation Programmable low-voltage differential signaling output driver
US7233165B2 (en) * 2005-03-31 2007-06-19 Seiko Epson Corporation High speed driver for serial communications
US20070013411A1 (en) * 2005-07-14 2007-01-18 Kazi Asaduzzaman Apparatus and methods for programmable slew rate control in transmitter circuits
KR100863127B1 (ko) * 2006-12-22 2008-10-15 매그나칩 반도체 유한회사 차동 전류 구동 방식의 데이터 전송 시스템
JP2008172514A (ja) * 2007-01-11 2008-07-24 Toshiba Corp ドライバ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407224B1 (ko) * 1994-12-15 2004-08-09 일진다이아몬드 주식회사 서울지사 디스플레이용칼럼구동기
KR100549157B1 (ko) * 1997-09-10 2006-03-23 소니 가부시끼 가이샤 액정 표시 소자
KR100588752B1 (ko) * 2005-04-26 2006-06-12 매그나칩 반도체 유한회사 차동 전류 구동 방식의 전송 시스템
JP2006311446A (ja) * 2005-05-02 2006-11-09 Thine Electronics Inc 送信装置

Also Published As

Publication number Publication date
WO2010024523A3 (ko) 2010-05-14
KR100913528B1 (ko) 2009-08-21
CN102124652A (zh) 2011-07-13
TW201010284A (en) 2010-03-01
JP2012501150A (ja) 2012-01-12
US8324936B2 (en) 2012-12-04
US20110304356A1 (en) 2011-12-15

Similar Documents

Publication Publication Date Title
WO2010024523A2 (ko) 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및 상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템
KR100676289B1 (ko) 데이터 송신장치, 데이터 수신장치, 데이터 송수신장치 및데이터 송수신방법
US6492984B2 (en) Bi-directional data transfer using two pair of differential lines as a single additional differential pair
US8188764B2 (en) Efficient electrical hibernate entry and recovery
EP1662734B1 (en) Transmitter circuit, receiver circuit, interface circuit, and electronic device
WO2010076978A2 (ko) 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템
JP2004208303A (ja) タイミングコントローラ用リセット回路
EP2456151B1 (en) Data communication apparatus
EP1662657B1 (en) Receiver circuit, interface circuit and electronic device
WO2010077037A4 (ko) Ｃｏｇ 애플리케이션을 위한 인터페이스 시스템
JP2009077099A (ja) 信号送信機、信号受信機及び多重差動伝送システム
KR20100062216A (ko) 송수신 시스템 및 신호 송수신 방법
WO2019135443A1 (ko) 동시 스위칭 잡음을 제거하면서 클록 및 데이터를 전송할 수 있는 송신기 및 이의 동작 방법
US8085008B2 (en) System for accounting for switch impendances
CN117765859A (zh) 显示驱动器集成电路和包括其的显示装置
CN113362745A (zh) 接口系统和包括该接口系统的显示装置
WO2013042976A2 (ko) 유에스비 주변 장치 및 그의 송신 전력 감소 방법
JP2001134241A (ja) 液晶表示装置
CN114564431B (zh) 混合型发射端驱动器及其应用方法
KR20180014143A (ko) 다중 인터페이스 구조의 제어 장치
JP2004128629A (ja) 信号伝送回路
KR20230083639A (ko) 터치 디스플레이 장치
US20210398470A1 (en) Display driving device
WO2018038322A1 (ko) 신호 전송 장치 및 방법과, 신호 수신 장치
WO2010018941A2 (ko) 디지털-아날로그 변환기 및 상기 변환기를 구비하는 디스플레이 구동시스템

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980132081.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09810128

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 13059021

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2011524887

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09810128

Country of ref document: EP

Kind code of ref document: A2