CN102931973B - 预驱动器及应用其的传输器 - Google Patents

Abstract

一种预驱动器及应用其的传输器，包括第一至第四晶体管及第一、第二阻抗元件。第一晶体管耦接于第一输出端及第一节点之间，且其栅极耦接至第一差动输入端。第二晶体管耦接于第二差动输出端及第一节点之间，且其栅极耦接至第二差动输入端。第三晶体管耦接于第一差动输出端及第二节点之间，且其栅极耦接至第一差动输入端。第四晶体管耦接于第二差动输出端及第二节点之间，且其栅极耦接至第二差动输入端。第一及第二阻抗元件分别耦接于第一差动输出端及第三节点之间，以及耦接于第二差动输出端及第三节点之间，其中第三节点被偏压至预设电压。

Description

预驱动器及应用其的传输器

技术领域

本发明涉及一种预驱动器(Pre-driver)，且特别涉及一种具有稳定的输出共模电压及输出摆幅的预驱动器。

背景技术

传统上，应用预驱动器(Pre-driver)在高速数字数据传输中的技术已存在，并被广泛地应用在多种不同的场合中，譬如是串并转换器(SerDes)等。一般来说，预驱动器用以提供较稳定的输入共模电压电平，使得配合预驱动器的高速传输器(High speed transmitter)可具有较佳的输出信号品质。

然而，在传统技术中，却时常发生预驱动器因输出信号摆幅(Swing)较大而遭遇操作速度及回转率(Slew Rate)无法兼顾的两难局面(Trade Off)。此外，预驱动器的输出信号的上升及下降回转率不同、共模电压电平不够稳定、对于电源噪声相当敏感等亦为常见。连带着，高速传输器的信号品质也受到影响。

因此，如何设计出可有效提供协调的输出信号摆幅、操作速度及回转率等参数，并兼具良好共模电压控制及回转率控制的预驱动器，为业界不断致力方向之一。

发明内容

本发明有关于一种预驱动器(Pre-driver)，其可具有稳定的输出共模电压电平、受限制的输出信号摆幅，以及对称的上升及下降回转率、协调的操作速度及回转率等优点。

根据本发明的第一方面，提出一种预驱动器，其可用于驱动一传输器。此预驱动器包括第一至第四晶体管及第一、第二阻抗元件。第一晶体管电性连接于第一差动输出端及第一节点之间，并具有栅极电性连接至第一差动输入端。第二晶体管电性连接于第二差动输出端及第一节点之间，并具有栅极电性连接至第二差动输入端。第三晶体管电性连接于第一差动输出端及第二节点之间，并具有栅极电性连接至第一差动输入端。第四晶体管电性连接于第二差动输出端及第二节点之间，并具有栅极电性连接至第二差动输入端。第一阻抗元件电性连接于第一差动输出端及第三节点之间。第二阻抗元件电性连接于第二差动输出端及第三节点之间，其中第三节点被偏压至预设电压。

根据本发明的第二方面，提出一种传输电路，其中包括上述的预驱动器及电性连接至预驱动器的一传输器，其分别响应于差动输入信号产生差动输出信号及响应于差动输出信号以产生输出驱动信号。

根据本发明的第三方面，提出一种预驱动器，其可用于驱动一传输器。此预驱动器包括第一至第四电流路径、及第一、第二阻抗元件。第一电流路径电性连接于第一差动输出端及第一节点之间，响应于第一差动输入信号而导通或切断。第二电流路径电性连接于第二差动输出端及第一节点之间，响应于第二差动输入信号而导通或切断。第三电流路径电性连接于第一差动输出端及第二节点之间，响应于第一差动输入信号而导通或切断。第四电流路径电性连接于第二差动输出端及第二节点之间，响应于第二差动输入信号而导通或切断。第一阻抗元件电性连接于第一差动输出端及第三节点之间。第二阻抗元件电性连接于第二差动输出端及第三节点之间，其中第三节点被偏压至预设电压。

根据本发明的第四方面，提出一种传输电路，其包括上述的预驱动器及电性连接至预驱动器的传输器，分别响应于差动输入信号以产生差动输出信号及响应于差动输出信号以产生输出驱动信号。

为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下：

附图说明

图1绘示依照一实施例的预驱动器的电路示意图。

图2绘示依照一实施例的应用预驱动器1的传输器的电路示意图。

图3依据一实施例，图1中的差动输出信号的波形图。

【主要元件符号说明】

1：预驱动器

10、20a：电流源

11、12：第一阻抗、第二阻抗

15：操作电压产生电路

20：偏压电路

M1-M7：第一至第七晶体管

NO+、NO-：非反相输出端、反相输出端

NI+、NI-：非反相输入端、反相输入端

N1-N3：第一至第三节点

R1、R2：电阻元件

Vb：输出电压

VC：操作电压

Vr：可变电阻

20b：运算放大器

2：传输器

具体实施方式

请参照图1，其绘示依照本发明的一实施例的预驱动器的电路示意图。预驱动器(Pre-driver)1可响应于一差动输入信号来产生一差动输出信号。此差动输入信号包括非反相输入信号成分DIP及反相输入信号成分DIN，其分别由非反相输入端NI+及反相输入端NI-所接收。差动输出信号则包括非反相输出信号成分VIP及反相输出信号成分VIN，其分别由非反相输出端NO+及反相输出端NO-所输出。

如图1所示，预驱动器1可包括串接的第一晶体管M1及第三晶体管M3，以及串接的第二晶体管M2及第四晶体管M4。第一及第二晶体管M1及M2，为第一型(譬如为P型)晶体管，而第二及第四晶体管M2及M4，则为第二型(譬如为N型)晶体管。第一及第三晶体管M1及M3，分别电性连接于非反相输出端NO+及一节点N1之间，以及电性连接于非反相输出端NO+及一节点N2之间，并且两者的栅极均电性连接至反相输入端NI-。类似地，第二及第四晶体管M2及M4，分别电性连接于反相输出端NO-及节点N1之间，以及电性连接于反相输出端NO-及节点N2之间，并且两者的栅极皆电性连接至非反相输入端NI+。

此外，预驱动器1还可还包括第一阻抗元件11及第二阻抗元件12，其中第一阻抗元件11电性连接于非反相输出端NO+及一节点N3之间，而第二阻抗元件12则电性连接于第二输出端NO-及该节点N3之间。第一及第二阻抗元件11及12，两者于较佳的情况下可实施为被动负载，譬如为图中所示的电阻元件R1及R2。以下将详述，在较佳的情况下，为使差动输出信号(即输出信号成份DIP及DIN)达到良好的信号特性，可设计第一阻抗元件11及第二阻抗元件12具有相同的阻抗值。

此外，预驱动器1还可再包括一偏压电流源10，其电性连接于节点N2及一参考电压(譬如为地)之间，用以提供操作电流IS1。

此外，预驱动器1也可还包括一偏压电路20，其电性连接至节点N3，用以对节点N3进行偏压至一预设电压。在第一及第二阻抗具有相同的阻抗值的较佳的实施例中，该预设电压可设计为等于所欲的差动输出信号的共模电压电平VCOM，即(VIP+VIN)/2。

此外，预驱动器1也可包括一主动负载，譬如为第五晶体管M5，其可电性连接于一电压源VDD及节点N1之间，用以提供一电流至至第一至第四晶体管M1至M4，且此电流可依据偏压电路20所输出的一输出电压Vb来改变。在较佳的情况下，输出电压Vb可设定为使第五晶体管M5所提供的稳态电流等于操作电流IS1。须注意，在其他实施例中，偏压电流源10及偏压电路20分别可设置于预驱动器1的外部。

图1亦显示偏压电路20的细部电路的一实施例。如图1所示，偏压电路20可包括运算放大器20b以及一操作电压产生电路15。运算放大器20b具有一输入端(譬如反相输入端)电性连接至操作电压产生电路15以接收一操作电压VC，以及具有另一输入端(譬如非反相输入端)电性连接至节点N3以对节点N3进行偏压。由于非反相输入端及反相输入端间具有虚短路特性，因此运算放大器20b的非反相输入端的电压电平实质上可等于反相输入端的电压电平，即等于操作电压产生电路15所输出的操作电压VC的电平。结果，节点N3可被偏压至操作电压VC的电平。

操作电压产生电路15被配置以产生操作电压VC来提供至运算放大器20b。如前所述，在第一及第二阻抗11及12具有相同的阻抗值的优选实施例中，操作电压VC的电平可设计为等于差动输出信号的共模电压电平VCOM。图1亦显示操作电压产生电路15的细部结构的一优选实施例。如图1所示，操作电压产生电路15可包括可变电阻Rv、第六及第七晶体管M6及M7、电流源20a及运算放大器20b。电流源20a用以提供电流IS2，其流经可变电阻Rv、第六及第七晶体管M6及M7(其中第七晶体管M7的栅极可电性连接至一偏压NB)，而决定操作电压VC的电平。可变电阻Rv为一选择性的元件，其可根据工艺偏移或设计需求等因素来加以调整，以使操作电压VC达到所要的电平。

值得注意的是，操作电压产生电路15的设计可考虑与预驱动器1所搭配使用的传输器相匹配，方以达到最佳性能。举例而言，本实施例的晶体管M6及M7采用NMOS晶体管，其与图2所示的传输器的实施例的NMOS晶体管侧类似(即匹配)，因此可克服因工艺、温度、电源所导致的变动，并且尤其适用于传输器的输出驱动信号的共模电压电平(即(VOP+VON)/2)接近于零(即地)电平的情况。同理可类推，在传输器的输出驱动信号的共模电压电平接近于电压源VDD的电平的情况下，操作电压产生电路15的设计则可采用与传输器的PMOS晶体管侧类似的PMOS晶体管组合。

此外，运算放大器20b也可提供一输出电压Vb，其电性连接至主动负载的控制端(在此实施例中为晶体管M5的栅极)，以形成一反馈路径来稳定节点N3的电压电平。详细地讲，倘若节点N3的电平因环境干扰等因素发生变动，输出电压Vb的电平亦会随之变动，进而调整晶体管M5所提供的电流及节点N3的电压电平。结果，节点N3可以稳定地维持在操作电压VC的电平。

当差动输入信号的非反相及反相输入信号成分DIP及DIN分别转换为高信号电平及低信号电平时，第二晶体管M2及第三晶体管M3处于切断状态，而第一晶体管M1及第四晶体管M4则处于导通状态。如此一来，晶体管M5及M1、M4及偏压电流源10形成电流路径，使操作电流IS1可依序地流经节点N1、非反相输出端NO+、电阻元件R1、节点N3、被动负载R2、反相输出端NO-及节点N2。结果，差动输出信号的信号成分VIP及VIN即分别转换为高信号电平及低信号电平，并且相对于稳定偏压的节点N3的电平，其大小分别实质上可等于(R1×IS1)及(R2×IS1)。

反之，当差动输入信号的非反相及反相信号成分DIP及DIN分别转换为低信号电平及高信号电平时，第二晶体管M2及第三晶体管M3处于导通状态，而第一晶体管M1及第四晶体管M4则处于切断状态。如此一来，晶体管M5及M2、M3及偏压电流源10形成电流路径，使操作电流IS1可依序地流经较高对准节点N1、反相输出端NO-、被动负载R2、节点N3、电阻元件R1、非反相输出端NO+及节点N2。结果，差动输出信号的信号成分VIP及VIN分别可转换为低信号电平及高信号电平，并且相对于稳定偏压的节点N3的电平，其大小分别实质上可等于(R1×IS1)及(R2×IS1)。

请参照图2，其绘示依据一范例的传输器的电路示意图，其于一传输电路中可与图1所示的预驱动器1搭配使用。在此范例中，预驱动器1提供差动输出信号至传输器2，以驱动传输器2产生一输出驱动信号，其中该输出驱动信号可具有非反相信号成分VOP及反相信号成分VON。值得注意的是，传输器2可与操作电压产生电路15接收相同的偏压NB以决定其操作电流。须注意，图2所示的传输器仅作范例之用，有种种不同的传输器可与图1的预驱动器搭配使用。

以下将详述图1的预驱动器1所输出的差动输出信号于各方面皆具有良好的信号特性，因此可同时满足驱动传输器所需的种种不同的要求。

摆幅稳定

图3依据一实施例，显示图1中的差动输出信号的非反相及反相信号成分VIP及VIN的波形图。依据前述的操作过程，图1的实施例的预驱动器1可提供摆幅实质上稳定为IS1×(R1+R2)的差动输出信号。

共模电压电平稳定

另外，在对称及匹配的电路结构下，差动输出信号更可具有稳定的共模电压电平VCOM。

具体来说，在较佳的情况下，可设计第一阻抗元件11的阻抗与第二阻抗元件12的阻抗为实质上相等(在此实施例中，即R1＝R2)。在更佳的情况下，可设计第一及第二晶体管M1及M2为相匹配，以及设计第三及第四晶体管M3及M4为相匹配。依据前述的操作过程，由于节点N被稳定偏压于电压电平VC，因此不论是非反相或反相输出信号成分VIP或VIN，其高及低信号电平，相对于节点N3的稳定偏压VC，其大小皆可实质上等于R1×IS1＝R2×IS1。简单地说，差动输出信号的共模电压电平VCOM即可稳定于所欲的电压电平VC。

上升及下降回转率相同

另外，在对称及匹配的电路结构下，差动输出信号的电平上升切换(Rising)及电平下降切换的回转率可达到实质上相同。

在一优选实施例中，可设计非反相输出端NO+及反相输入端NO-每一个的充电路径及放电路径为互相对称。换句话说，对于非反相输出端NO+而言，可设计其电平提升驱动电路(于图1所示的实施例即是晶体管M1)及电平拉低驱动电路(即是晶体管M3)具有对称的电路结构及电路阻抗。类似地，对于反相输出端NO-而言，可设计其电平提升驱动电路(即是晶体管M2)及电平拉低驱动电路(即是晶体管M4)具有对称的电路结构及电路阻抗。

据此，非反相输出信号成分VIP及反相输出信号成分VIN每一个的电平上升(Rising)时间可实质上等于电平下降(Falling)时间。简单地说，差动输出信号的电平上升切换及电平下降切换的回转率可达到实质上相同。连带着，差动输出信号的共模电压电平也较能在上升及下降期间维持稳定。

高速操作、低电磁干扰及低耦合量

由于预驱动器1的差动输出信号的摆幅受限于IS1×(R1+R2)，亦即充电或放电电平只有IS1×(R1+R2)，因此相较于回转率与操作速度常常无法兼顾的传统预驱动器，预驱动器1可同时达到低回转率及高操作速度的优点。此外，由于具有低的回转率，电磁干扰(Electromagnetic Interference；EMI)效应也可降低。再者，由于差动输出信号的摆幅受限于IS1×(R1+R2)，因此可降低差动输入信号(DIP与DIN)与输出驱动信号(VOP与VON)之间的耦合量，进而改善输出驱动信号的抖动，譬如是具有较稳定的共模电压电平。

值得注意的是，图1的实施例的主要精神在于第一及反相差动输出节点NO+及NO-之间设置有一由第一阻抗11及第二阻抗12构成的分压电路，因此可稳定差动输出信号的摆幅为IS1(R1+R2)。此外，通过使用一偏压电路以将节点N3稳定偏压于一预设电压，因此可稳定差动输出信号的共模电压电平。因此，可有种种不同变化型式来实现此精神。

举例而言，在图1所示的实施例中，第一及第四晶体管M1及M2作为第一及第二充电电流路径，而第三及第四晶体管M3及M4则作为第一及第二放电电流路径。当DIN为低电平且DIP为高电平时，第一充电电流路径及第二放电电流路径同时导通，而第二充电电流路径及第一放电电流路径同时切断，电流IS1可从节点N1流经第一充电电流路径、第一阻抗11、节点N3、第二阻抗12、第二放电电流路径而至节点N2，从而提高非反相差动输出NO+的电平而降低反相差动输出NO-的电平。反之，当DIN为高电平且DIP为低电平时，第一充电电流路径及第二放电电流路径同时切断，而第二充电电流路径及第一放电电流路径则同时导通，电流IS1即可从节点N1流经第二充电电流路径、第二阻抗12、节点N3、第一阻抗11、第一放电电流路径而至节点N2，从而降低非反相差动输出NO+的电平而提高反相差动输出NO-的电平。

因此，本发明并不限制第一及第二充电电流路径及第一及第二放电电流路径的细部结构。在其他实施例中，可根据需求而轻易采用种种不同连接及个数的晶体管及其他电路元件的搭配及连接的组合来分别实施第一及第二充电电流路径及第一及第二放电电流路径。

此外，值得注意的是，在此实施例中，使用电阻元件11及12来作范例说明之用，然而有种种不同的电路元件可用来实施第一及第二组抗元件11及12。举例而言，在其他实施例中，电阻元件可替换为电容、固定偏压的晶体管...等等。

此外，亦须注意，在此实施例中，主动负载使用第五晶体管M5来作范例说明之用，然而在其他实施例中，可采用种种不同的电路元件及组合来实施该主动负载，只要能形成一反馈路径以稳定节点N3的电平即可。

此外，亦须注意，图1中所示的偏压电路20及操作电压产生电路15仅作范例之用，有种种不同的已知电路可采用以对节点N3进行偏压及产生操作电压VC。

此外，亦须注意，在图1及图2所示电路架构中，使用MOS晶体管来作说明之用。举例而言，在其他实施例中，可将MOS晶体管替换为双极性晶体管。

综合以上，上述实施例的预驱动器包括第一及第二阻抗，每一个分别耦接于非反相输出端及反相输出端当中的一个及一节点之间，其中此节点经由偏压电路来稳定偏压至一共模电压电平。上述实施例的预驱动器还包括第一至第四晶体管，其用作为选择性导通或切断的电流路径，提供固定的操作电流依序地流经非反相及反相输出端，或依序地流经反相及非反相输出端，藉此分别地提供不同状态的差动输出信号。

相较于传统的预驱动器常面临设计上的两难局面而无法满足驱动传输器的所有要求，上述实施例的预驱动器可同时具有稳定输出的共模电压电平及摆幅，及良好操作速度及回转率等优点，故而在驱动传输器上具有较佳的性能表现。

虽然本发明已以优选实施例公开如上，然其并非用以限定本发明。本领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附权利要求书所界定者为准。

Claims (13)

1.一种预驱动器，用于驱动一传输器，包括：

第一晶体管，其电性连接于一第一差动输出端及一第一节点之间，并具有一栅极电性连接至一第一差动输入端；

第二晶体管，其电性连接于一第二差动输出端及该第一节点之间，并具有一栅极电性连接至一第二差动输入端；

第三晶体管，其电性连接于该第一差动输出端及一第二节点之间，并具有一栅极电性连接至该第一差动输入端；

第四晶体管，其电性连接于该第二差动输出端及该第二节点之间，并具有一栅极电性连接至该第二差动输入端；

一第一阻抗元件，电性连接于该第一差动输出端及一第三节点之间；以及

一第二阻抗元件，电性连接于该第二差动输出端及该第三节点之间，其中该第三节点被偏压至一预设电压；以及

一偏压电路，电性连接至该第三节点，用以对该第三节点进行偏压至该预设电压，该偏压电路包括：

一操作电压产生电路，用以产生一操作电压；以及

一运算放大器，其具有一第一输入端以接收该操作电压，以及具有一第二输入端以电性连接至该第三节点；

其中，该操作电压产生电路包括：

一第六晶体管，具有一控制端、与该控制端电性相接的一第一端以及一第二端；

一第七晶体管，具有接收一偏压的一控制端、与该第六晶体管的该第二端电性相接的一第一端以及一第二端；

一可变电阻，其一端电性连接至该第六晶体管的该第一端，另一端电性连接至该运算放大器的该第一输入端；以及

一电流源，电性连接至该运算放大器的该第一输入端以及该可变电阻。

2.如权利要求1所述的预驱动器，其中该第一阻抗元件的阻抗与该第二阻抗元件的阻抗相等。

3.如权利要求1所述的预驱动器，其中该预设电压等于该第一差动输出端的信号电平及该第二差动输出端的信号电平的一共模电压电平。

4.如权利要求1所述的预驱动器，还包括一主动负载，其具有一控制端，以及其中该偏压电路还提供一输出电压至该主动负载的该控制端。

5.如权利要求1所述的预驱动器，其中该第一及第二阻抗当中每一个是一被动负载。

6.如权利要求1所述的预驱动器，其中当该第一及二差动输入端分别处于第一及第二电平时，该第一及第四晶体管导通而该第二及第三晶体管切断，以及当该第一及二差动输入端分别处于第二及第一电平时，该第一及第四晶体管切断而该第二及第三晶体管导通。

7.一种传输电路，包括：

如权利要求1所述的预驱动器，用以响应于一差动输入信号以产生一差动输出信号；以及

一传输器，电性连接至该预驱动器，用以响应于该差动输出信号以产生一输出驱动信号。

8.一种预驱动器，用于驱动一传输器，包括：

第一电流路径，其电性连接于一第一差动输出端及一第一节点之间，并响应于第一差动输入信号而导通或切断；

第二电流路径，其电性连接于一第二差动输出端及该第一节点之间，并响应于第二差动输入信号而导通或切断；

第三电流路径，其电性连接于该第一差动输出端及一第二节点之间，并响应于第一差动输入信号而导通或切断；

第四电流路径，其电性连接于该第二差动输出端及该第二节点之间，并响应于第二差动输入信号而导通或切断；

一第一阻抗元件，电性连接于该第一差动输出端及一第三节点之间；

一第二阻抗元件，电性连接于该第二差动输出端及该第三节点之间，其中该第三节点被偏压至一预设电压；以及

一偏压电路，电性连接至该第三节点，用以对该第三节点进行偏压至该预设电压，该偏压电路包括：

一操作电压产生电路，用以产生一操作电压；以及

一运算放大器，其具有一第一输入端以接收该操作电压，以及具有一第二输入端以电性连接至该第三节点；

其中，该操作电压产生电路包括：

一第六晶体管，具有一控制端、与该控制端电性相接的一第一端以及一第二端；

一第七晶体管，具有接收一偏压的一控制端、与该第六晶体管的该第二端电性相接的一第一端以及一第二端；

一可变电阻，其一端电性连接至该第六晶体管的该第一端，另一端电性连接至该运算放大器的该第一输入端；以及

一电流源，电性连接至该运算放大器的该第一输入端以及该可变电阻。

9.如权利要求8所述的预驱动器，其中当该第一及二差动输入端分别处于第一及第二电平时，该第一及第四电流路径导通而该第二及第三电流路径切断，以及当该第一及二差动输入端分别处于第二及第一电平时，该第一及第四电流路径切断而该第二及第三晶体管电流路径导通。

10.如权利要求8所述的预驱动器，其中该第一阻抗元件的阻抗与该第二阻抗元件的阻抗相等。

11.如权利要求8所述的预驱动器，其中该预设电压等于该第一差动输出端的信号电平及该第二差动输出端的信号电平的一共模电压电平。

12.如权利要求8所述的预驱动器，还包括一主动负载，其具有一控制端，以及其中该偏压电路还提供一输出电压至该主动负载的该控制端。

13.一种传输电路，包括：

如权利要求8所述的预驱动器，用以响应于一差动输入信号而产生一差动输出信号；以及

一传输器，电性连接至该预驱动器，用以响应于该差动输出信号以产生一输出驱动信号。