CN101465644A - 输出驱动器电路 - Google Patents

输出驱动器电路 Download PDF

Info

Publication number
CN101465644A
CN101465644A CNA200810188417XA CN200810188417A CN101465644A CN 101465644 A CN101465644 A CN 101465644A CN A200810188417X A CNA200810188417X A CN A200810188417XA CN 200810188417 A CN200810188417 A CN 200810188417A CN 101465644 A CN101465644 A CN 101465644A
Authority
CN
China
Prior art keywords
transistor
circuit
nmos
resistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200810188417XA
Other languages
English (en)
Other versions
CN101465644B (zh
Inventor
竹内大志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Publication of CN101465644A publication Critical patent/CN101465644A/zh
Application granted granted Critical
Publication of CN101465644B publication Critical patent/CN101465644B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H03K19/018564—Coupling arrangements; Impedance matching circuits with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling

Abstract

本发明提供一种输出驱动器电路。在输出驱动器电路中，复制电路包括：第七和第八晶体管，该第七和第八晶体管分别与第一和第二晶体管相对应；第九和第十晶体管，该第九和第十晶体管分别与驱动器电路中的第三或者第五、以及第四或者第六晶体管相对应；以及电阻器，该电阻器与终端电阻器相对应。将基准电压以及第九晶体管和电阻器之间的结点的电压输入至运算放大器，并且将运算放大器的输出信号输入至第一和第七晶体管的栅极。

Description

输出驱动器电路
技术领域
本发明涉及一种用于输出差分信号的输出驱动器电路。
背景技术
在面板时序控制器(T-con)和列驱动器之间，已经定义并且广泛使用了的数个面板内部接口总线标准，诸如，RSDS(小幅度摆动差分信号)，mini-LVDS(微型低压差分信号)，PPDS(点对点差分信号)。
在接口总线标准中，取决于应用，定义了差分输出信号的输出振幅电压Vod和输出共模电压Voc的规格。如图3中所示，输出振幅电压Vod是差分输出信号的高电平电压VOH和低电平电压VOL之间的差分电压(|Vod|＝|VOH|—|VOL|)。输出共模电压Voc是差分输出信号的高电平电压VOH和低电平电压VOL的中点电压(Voc＝(VOH+VOL)/2)。
因此，必须保持输出振幅Vod和输出共模电压Voc。用于控制输出振幅Vod电压和输出共模电压Voc的方法对于获得稳定的输出是非常重要的。例如，已经提出了以下方法：在每个驱动器电路上使用公共反馈的方法，以及多个驱动器电路公共使用复制电路的方法。
在公共反馈方法中，在每个驱动器电路中，单个的驱动器电路中的差分信号的输出结点之间设置了两个串行连接的电阻器。使用运算放大器，控制确定输出驱动器电路的输出共模电压Voc的电阻器，使得外部供给的基准电压等于两个电阻器中点处的结点的电压，驱动器电路中的输出共模电压Voc。
同时，在复制电路方法中，多个驱动器电路公共使用运算放大器和复制电路，其中复制电路是驱动器电路的等效电路，而外部终端电阻器连接到该驱动器电路。使用运算放大器，控制确定输出驱动器电路的输出共模电压Voc的电阻器，使得外部供给的基准电压等于两个电阻器的中点的结点的电压，驱动器电路的输出共模电压Voc。这两个电阻器具有终端电阻器的一半的电阻值，并且这两个电阻器被串行地连接至复制电路中的结点。所述结点对应于驱动器电路中的差分信号的输出结点。
在下文中，描述了采用复制电路方法的传统的输出驱动器电路。
图4是示出传统的输出驱动器电路的示例的视图。在日本专利No.JP-A-3967321中已经提出了图4中所示的输出驱动器电路40。输出驱动器电路40包括位于输出末级的驱动器电路12、复制电路14以及运算放大器16。
驱动器电路12包括N型MOS晶体管(在下文中，称其为NMOS)18、20、22、24、26和28。NMOS 18控制输出共模电压Voc。NMOS 20控制在驱动器电路12中流动的电流ID。四个NMOS 22、24、26和28响应于从在前级中的电路(例如，预驱动器电路)供给的差分输入信号In1和In2执行切换，以将差分输出信号供给外部终端电阻器29的两端。
在驱动器电路12中，例如，在差分输入信号In1和In2分别处于高电平和低电平的情况下，NMOS 22和NMOS 28处于导通状态，并且NMOS 24和NMOS 26处于截止状态。然后，电流ID通过NMOS 18、NMOS 22、终端电阻器29、NMOS 28和NMOS 20从电源VDD流入接地VSS。另一方面，在差分输入信号In1和In2分别处于低电平和高电平的情况下，电流以与上述相反的状态流动。
复制电路14包括与驱动器电路12中的NMOS 18相对应的NMOS30、与导通状态下的NMOS 22或者NMOS 26相对应的NMOS 32、两个与终端电阻器29相对应的串行地连接的电阻器37a和37b、与导通状态下的NMOS 24或者NMOS 28相对应的NMOS 34以及与NMOS 20相对应的NMOS 36。
形成复制电路14的各NMOS的尺寸是形成驱动器电路12的相应的NMOS的尺寸的1/n倍(n是正整数)。两个电阻器37a和37b中的每一个具有电阻值nRT/2，该电阻值是终端电阻器29的电阻值RT的n/2倍。
将外部供给的基准电压VREF2公共地输入至复制电路14中的NMOS 36的栅极和驱动器电路12中的NMOS 20的栅极，以便于形成电流镜电路。如上所述，因为NMOS 36和NMOS 20形成电流镜电路，所以在复制电路14中，在驱动器电路12中流动的电流ID的1/n倍的电流ID/n流过NMOS 36。
将外部供给的基准电压VREF1输入运算放大器16中的正输入端。将复制电路14中的两个电阻器37a和37b的中点处的结点的电压反馈到运算放大器16的负输入端。通过此种构造，运算放大器16控制NMOS 30使得复制电路14中的两个电阻器37a和37b的中点处的结点的电压等于基准电压VREF1。
将运算放大器16的输出信号公共地供给复制电路14中的NMOS30的栅极和驱动器电路中的NMOS 18的栅极。因此，复制电路14中的两个电阻器37a和37b的中点处的结点的电压与从驱动器电路12供给终端电阻器29的两端的差分输出信号的输出共模电压Voc同时变化。结果，并且将电压Voc控制为使得电压等于基准电压VREF1。
根据基准电压VREF2，由终端电阻器29的电阻值RT和在驱动器电路12中流动的电流ID的乘积来确定从驱动器电路12供给终端电阻器29的两端的差分输出信号的输出振幅电压Vod(Vod＝RT×ID)。
但是，在制造工艺变化的影响下，在LSI电路中嵌入的复制电路14中的两个电阻器37a和37b的电阻值nRT/2在±20％的范围内变化。此变化大于外部终端电阻器29的电阻值RT的变化，该变化通常在百分之几的范围内。
因此，即使反馈控制精确地使两个电阻器37a和37b的中点上的结点的电压保持等于基准电压VREF1，由于内置电阻器37a和37b的电阻值nRT/2与外部终端电阻器29的电阻值RT之间的不匹配，导致从输出驱动器电路40输出的差分信号的输出共模电压Voc发生变化。
发明内容
因此，本发明的目的是解决传统技术中的问题并提供一种输出驱动器电路，即使在LSI中集成的电阻器的电阻值和外部终端电阻器的电阻值之间存在不匹配，该输出驱动器电路仍能够将差分输出信号的输出共模电压保持到某值。
为了达到上述目的，输出驱动器电路包括驱动器电路、复制电路和运算放大器电路。驱动器电路包括连接至第一电源的第一晶体管、连接至第二电源的第二晶体管、分别串行地连接在第一晶体管和第二晶体管之间的第三和第四，以及第五和第六晶体管。将来自前级中电路的差分信号分别输入至第三和第六晶体管的栅极以及第四和第五晶体管的栅极，并且从第三和第四晶体管之间的结点以及第五和第六晶体管之间的结点输出差分信号。复制电路包括分别与第一和第二晶体管相对应的第七和第八晶体管、分别与第三或者第五、以及第四或者第六晶体管相对应的第九和第十晶体管、以及与从驱动器电路输出的连接在差分信号之间的终端电阻器相对应的电阻器。以该顺序将第七和第九晶体管、电阻器、以及第十和第八晶体管连接在第一和第二电源之间，并且将第一电源输入至第九和第十晶体管的栅极。将外部供给的第一基准电压和第九晶体管与电阻器之间的结点的电压输入至运算放大器，并将运算放大器的输出信号输入至第一和第七晶体管的栅极。将外部供给的第二基准电压输入至第二和第八晶体管的栅极并且形成电流镜电路。
在输出驱动器电路中，优选的是，复制电路中晶体管的尺寸是驱动器电路中晶体管尺寸的1/n倍(n是一或者更大的整数)，并且电阻器的电阻值是终端电阻器的电阻值的n倍。
在输出驱动器电路中，优选的是，多个驱动器电路公共使用一个复制电路和一个运算放大器。
根据外部供给的第二基准电压，可以通过终端电阻器的电阻值和在驱动器电路中流动的电流的乘积来确定差分输出信号的输出振幅电压。
根据运算放大器的反馈控制，可以将复制电路中的第九晶体管和电阻器之间的结点的电压控制为等于第一基准电压的值。通过使用运算放大器的输出信号公共控制复制电路中的第七晶体管和驱动器电路中的第一晶体管，可以将差分输出信号的高电平电压控制为等于第一基准电压。
可以通过差分输出信号的高电平电压和输出振幅电压来确定差分输出信号的输出共模电压。
因此，根据上述输出驱动器电路，在没有受到复制电路14中嵌入的电阻器的电阻值的波动的情况下，能够将差分输出信号的输出共模电压保持在恒定值。
附图说明
图1是示出根据本发明的输出驱动器电路的示例性实施例的视图；
图2是用于解释图1中所示的输出驱动器电路的操作的示意图；
图3是示出差分输出信号的高电平电压VOH和低电平电压VOL、输出振幅电压Vod和输出共模电压Voc之间的关系的示意图；和
图4是示出传统输出驱动器电路的示例的视图。
具体实施方式
在下文中，参考附图详述了根据本发明的输出驱动器电路。
图1是示出根据本发明的输出驱动器电路的示例性实施例的视图。根据图1，输出驱动器电路10包括位于输出末级的驱动器电路12、复制电路14和运算放大器16。在附图中，基准电压VREF1和VREF2是以外部方式供给的恒定偏置电压。可以使用例如在同一LSI芯片中集成的带隙基准电路来生成基准电压VREF1和VREF2，在LSI芯片中，集成了驱动器电路12和复制电路14。信号In1和In2是从前级中的电路(例如，预驱动器电路)供给的差分输入信号。
在反馈到运算放大器16中的负输入端的结点，输出驱动器电路10不同于图4中所示的传统的输出驱动器电路40。即，在输出驱动器电路10中，，将NMOS 32和电阻器37a之间的结点处的电压，而不是输出驱动器电路40中电阻器37a和37b之间的结点处的电压反馈到运算放大器16中的负输入端。
驱动电路12包括NMOS 18、NMOS 20、NMOS 22、NMOS 24、NMOS 26、以及NMOS 28。NMOS 18控制差分输出信号的高电平电压VOH。NMOS 20控制在驱动器电路12中流动的电流ID。四个NMOS 22、24、26和28响应于从在前级中的电路供给的差分输入信号In1和In2执行切换，以将差分输出信号供给到以外部方式连接的电阻器29的两端。
将NMOS 18连接至电源VDD，并且将运算放大器16的输出信号输入至NMOS 18的栅极。将NMOS 20连接至接地VSS，并将基准电压VREF2输入至NMOS 20的栅极。在NMO S18和NMOS 20之间分别串行地连接NMOS 22和24、以及NMOS 26和28。将信号In1输入至NMOS 22和28的栅极。将信号In2输入至NMOS 24和26的栅极。NMOS 22和NMOS 24之间的结点，以及NMOS 26和28之间的结点形成输出驱动器电路的输出端。
为了使用输出驱动器电路10，例如，在输出端子之间连接具有预定电阻值RT的外部终端电阻器29。
在驱动器电路12中，在差分输入信号In1和In2分别处于高电平和低电平的情况下，NMOS 22和NMOS 28导通，而NMOS 24和NMOS26截止。然后，电流ID经由NMOS 18、NMOS 22、终端电阻器29、NMOS 28以及NMOS 20从电源VDD流到接地VSS。另一方面，在差分输入信号In1和In2分别处于低电平和高电平的情况下，NMOS 22和NMOS 28截止，而NMOS 24和NMOS 26导通。然后，电流ID经由NMOS 18、NMOS 26、终端电阻器29、NMOS 24和NMOS 20从电源VDD流到接地VSS。
复制电路14包括与驱动器电路12中的NMOS 18相对应的NOMS30、与NMOS 22或者NMOS 26相对应的NMOS 32，与终端电阻器29相对应的两个串行地连接的电阻器37a和37b、与NMOS 28或者NMOS24相对应的NMOS 34，以及与NMOS 20相对应的NMOS 36。
用以形成复制电路14的每个NMOS的尺寸是形成驱动器电路12的相应的NMOS的尺寸的1/n倍(n是正整数)。两个电阻器37a和37b中的每一个具有电阻值nRT/2，该电阻值是终端电阻器29的电阻值RT的n/2倍。
在电源VDD和接地VSS之间，以下述顺序，串行地连接复制电路14中的NMOS 30和32、电阻器37a和37b以及NMOS 34和36。将运算放大器16的输出信号输入至NMOS 30的栅极。将基准电压VREF2输入至NMOS 36的栅极。将NMOS 32和34的栅极连接至电源VDD。
将外部供给的基准电压VREF2公共地输入至复制电路14中的NMOS 36的栅极和驱动器电路12中的NMOS 20的栅极，并且形成电流镜电路。因为NMOS 36和NMOS 20形成电流镜电路，所以电流ID/n在复制电路14中流动。
将外部供给的基准电压VREF1输入至运算放大器16中的正输入端。将复制电路14中的NMOS 32和电阻器37a之间的结点的电压反馈到运算放大器16中的负输入端。通过这种构造，运算放大器16的输出信号变化为以使得复制电路14中的NMOS 32和电阻器37a之间的结点的电压等于基准电压VREF1。
将运算放大器16的输出信号公共地供给复制电路14中的NMOS30的栅极和驱动器电路12中的NMOS 18的栅极。因此，复制电路14中的NMOS 32和电阻器37a之间的结点的电压与从驱动器电路12供给终端电阻器29的两端的差分输出信号的高电平电压VOH同时地变化。结果，电压VOH被控制为以使其等于基准电压VREF1。
由终端电阻器29的电阻值RT和在驱动器电路12中流动的电流ID的乘积来确定从驱动器电路12供给终端电阻器29的两端的差分输出信号的输出振幅电压Vod(Vod＝RT×ID)。因此，根据基准电压VREF2来控制Vod。
如下所述，在输出驱动器电路10中，即使在内置电阻器37a和37b的电阻值和外部终端电阻器29的电阻值之间存在不匹配，也能够将输出共模电压Voc保持在某一值。当复制电路的电阻器37a和37b的电阻值nRT/2发生变化时，电阻器37b和NMOS 34之间的结点处的电压发生变化。但是，运算放大器会控制NMOS 32和电阻器37a之间的结点处的电压和高电平电压VOH，而不受到电阻器37b和NMOS 34之间的结点处的电压的影响。
将外部供给的基准电压VREF2公共地输入复制电路14中的NMOS36的栅极和驱动器电路12中的NMOS 20的栅极，并且形成电流镜电路。因此，在电流ID在驱动器12中流动的同时，在复制电路14中流动ID/n的量的电流。即，通过外部供给基准电压VREF2，控制驱动器电路12中的电流ID和在复制电路14中流动的电流ID/n。
此外，运算放大器16执行反馈控制。因此，复制电路14中的NMOS32和电阻器37a之间的结点的电压被控制为以使得该结点的电压等于基准电压VREF1。
将运算放大器16的输出信号公共地输入到复制电路14中的NMOS 30的栅极和驱动器电路12中的NMOS 18的栅极。因此，如图2中所示，在驱动器12中的NMOS 22和28导通、并且NMOS 24和26截止的情况下(在图2中，用“×”表示)，驱动器电路12中的NMOS 18和22的栅源极电压VGS1和VGS2分别等于复制电路14中的NMOS 30和32的栅源极电压VGS1和VGS2。
因此，复制电路14中的NMOS 32和电阻器37a之间的结点的电压与从驱动器电路12供给终端电阻器29的一端的差分输出信号的高电平电压VOH同时变化。即，能够通过外部供给的基准电压VREF1来控制差分输出信号的高电平电压VOH，而不受到电阻值nRT/2的波动的影响。
差分输出信号的输出振幅电压Vod是Vod＝RT×ID，它是根据基准电压VREF2的终端电阻器29的电阻值RT和在驱动器12中流动的电流ID的乘积。终端电阻器29的电阻值RT的变化很小。此外，基准电压VREF2控制电流ID。因此，输出振幅电压的变化很小。输出共模电压Voc是(VOH+VOL)/2＝(2VOH—Vod)/2。由差分输出信号的高电平电压VOH和输出振幅电压Vod来确定VOL的值。因为输出振幅电压Vod的变化很小，所以输出共模电压Voc的变化很小。
因此，能够将差分输出信号的输出共模电压Voc保持在恒定值，而不受到复制电路14中嵌入的电阻器37a和37b的电阻值nRT/2的波动△R的影响。
在驱动器电路12中的NMOS 22和28截止、并且NMOS 24和26导通的情况下与上述情况相似。
在如图1中所示的输出驱动器电路10中，包括有运算放大器16在内的反馈电路来控制NMOS 18的栅极电压。因此，差分输出信号的高电平电压VOH的波动被最小化。另一方面，通过将基准电压VREF2直接供给NMOS 20的栅极，在没有使用反馈电路的情况下，使驱动器电路12中流动的电流ID保持恒定。因此，输出驱动器电路10仅需要一个运算放大器。此外，因为输出驱动器电路10只包括一个反馈电路，所以输出驱动器电路10稳定地运行。
为了描述简便，图1和图2示出了如何使用一个驱动器电路。但是，也可以多个驱动器电路来公共地来使用一个复制电路14和一个运算放大器16。此外，为了便于与输出驱动器电路40进行比较，图1和图2示出了下述情况，即，串行地连接复制电路14中的两个电阻器37a和37b，其中该两个电阻器37a和37b具有是终端电阻器的电阻值的n/2倍的电阻值。但是，也可以使用一个具有的电阻值为终端电阻器的电阻值n倍的电阻器。
驱动器电路不限于图1和图2中所示的驱动器电路，并且能够使用被构造成具有相似功能的驱动器电路。取决于驱动器电路的用户或设计者的需要或者要求可以适当地改变驱动器电路的构造。
此外，在图1和图2中，对电源(高电压电源)侧的NMOS的栅极电压进行控制以控制驱动器电路的高电平电压VOH。但是，也可以对接地(低电压电源)侧的NMOS的栅极电压进行控制，以控制驱动器电路中差分输出信号的低电平电压VOL。在此种情况下，电源侧的NMOS确定驱动器电路中的电流，并且接地侧的NMOS控制驱动器电路的差分输出信号的低电平电压VOL。
此外，在实施例中，使用NMOS来形成所有的构成输出驱动器电路的晶体管。但是，驱动器电路不限于此，其也可以使用P型MOS晶体管(在下文中，称其为PMOS)来形成。在此种情况下，优选的是，改变电源和接地的连接状态。此外，也可以同时使用NMOS和PMOS晶体管这两者来形成输出驱动器电路。
例如，上述输出驱动器电路适用于在面板时序控制器和列驱动器之间的接口总线中使用。但是，只要是使用用于输出差分信号的输出缓冲器电路，本发明能够应用各种目的。
尽管上述已经详细描述了复制电路，但是应当理解的是，复制电路并不限于以上，而是在没有偏离本发明的范围的情况下可以进行各种变化和修改。

Claims (3)

1.一种输出驱动器电路，包括：
驱动器电路，其包括：第一晶体管，该第一晶体管连接至第一电源；第二晶体管，该第二晶体管连接至第二电源；分别串行连接在所述第一晶体管和第二晶体管之间的第三晶体管和第四晶体管、以及第五晶体管和第六晶体管，
其中，来自前级中的电路的差分输入信号分别地被输入至所述第三晶体管和所述第六晶体管的栅极以及被输入至所述第四晶体管和所述第五晶体管的栅极，并且，所述第三晶体管和所述第四晶体管之间的结点以及所述第五晶体管和所述第六晶体管之间的结点形成用以输出差分输出信号的输出端子；
复制电路，其包括：第七晶体管和第八晶体管，该第七晶体管和第八晶体管分别与所述第一晶体管和所述第二晶体管相对应；第九晶体管和第十晶体管，该第九晶体管和第十晶体管分别与所述第三晶体管或第五晶体管、以及所述第四晶体管或第六晶体管相对应；以及，电阻器，该电阻器与连接在所述输出端子之间的终端电阻器相对应，
其中，在所述第一电源和所述第二电源之间以下述顺序来连接所述第七晶体管、所述第九晶体管、所述电阻器、所述第十晶体管以及所述第八晶体管，并且将所述第一电源输入至所述第九和第十晶体管的栅极；并且
其中，所述输出驱动器电路进一步包括：
运算放大器，该运算放大器接收第一基准电压以及所述第九晶体管和所述电阻器之间的结点的电压，并且将控制信号输出至所述第一晶体管和所述第七晶体管的栅极，
其中，将第二基准电压输入至所述第二晶体管和所述第八晶体管的栅极以形成电流镜电路。
2.根据权利要求1所述的输出驱动器电路，其中，
所述复制电路中的所述晶体管的每一个的尺寸是所述驱动器电路中的相对应的晶体管的尺寸的1/n倍，n是大于或者等于1的整数，并且，
所述复制电路中的所述电阻器的电阻值是所述终端电阻器的电阻值的n倍。
3.根据权利要求1所述的输出驱动器电路，其中，
所述驱动器电路包括多个驱动器电路，并且
所述多个驱动器电路公共地使用所述复制电路和所述运算放大器。
CN200810188417.XA 2007-12-21 2008-12-22 输出驱动器电路 Expired - Fee Related CN101465644B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007329663A JP5074914B2 (ja) 2007-12-21 2007-12-21 出力ドライバ回路
JP2007329663 2007-12-21
JP2007-329663 2007-12-21

Publications (2)

Publication Number Publication Date
CN101465644A true CN101465644A (zh) 2009-06-24
CN101465644B CN101465644B (zh) 2014-05-07

Family

ID=40787835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810188417.XA Expired - Fee Related CN101465644B (zh) 2007-12-21 2008-12-22 输出驱动器电路

Country Status (3)

Country Link
US (1) US7880512B2 (zh)
JP (1) JP5074914B2 (zh)
CN (1) CN101465644B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376288A (zh) * 2010-08-04 2012-03-14 晨星软件研发(深圳)有限公司 多模态的传送输出电路
CN102820859A (zh) * 2011-06-06 2012-12-12 全视科技有限公司 低共模驱动器
CN102931973A (zh) * 2011-08-10 2013-02-13 联咏科技股份有限公司 预驱动器及应用其的传输器
CN103297027A (zh) * 2012-02-28 2013-09-11 株式会社巨晶片 输出装置
CN103684394A (zh) * 2012-09-12 2014-03-26 瑞萨电子株式会社 半导体装置
CN106873690A (zh) * 2015-11-24 2017-06-20 豪威科技股份有限公司 针对于接口电路的方法及设备
CN108257566A (zh) * 2018-01-23 2018-07-06 深圳市华星光电技术有限公司 源极驱动电路及液晶显示驱动电路

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7951176B2 (en) 2003-05-30 2011-05-31 Synthes Usa, Llc Bone plate
JP5528378B2 (ja) * 2011-03-07 2014-06-25 ルネサスエレクトロニクス株式会社 半導体装置
JP6140573B2 (ja) 2012-09-03 2017-05-31 株式会社メガチップス 出力バッファ回路
US8928365B2 (en) * 2012-10-23 2015-01-06 Qualcomm Incorporated Methods and devices for matching transmission line characteristics using stacked metal oxide semiconductor (MOS) transistors
US9559683B2 (en) 2014-08-29 2017-01-31 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
US9350342B2 (en) * 2014-08-29 2016-05-24 Infineon Technologies Austria Ag System and method for generating an auxiliary voltage
US9479159B2 (en) 2014-08-29 2016-10-25 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
JP6399938B2 (ja) * 2015-01-22 2018-10-03 株式会社メガチップス 差動出力バッファ
US9431094B1 (en) * 2016-01-04 2016-08-30 Micron Technology, Inc. Input buffer
CN106505953B (zh) * 2016-07-05 2019-03-22 络达科技股份有限公司 运算放大器电路
JP2021175116A (ja) * 2020-04-27 2021-11-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置
KR20210143061A (ko) * 2020-05-19 2021-11-26 에스케이하이닉스 주식회사 출력 구동 회로
US11462900B2 (en) * 2020-12-07 2022-10-04 Amazing Microelectronic Corp. Bus driving device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3334548B2 (ja) * 1997-03-21 2002-10-15 ヤマハ株式会社 定電流駆動回路
US6111431A (en) * 1998-05-14 2000-08-29 National Semiconductor Corporation LVDS driver for backplane applications
JP3202196B2 (ja) * 1998-08-25 2001-08-27 沖電気工業株式会社 出力回路と入力回路
US7129756B2 (en) * 2001-12-07 2006-10-31 Thine Electronics, Inc. Semiconductor integrated circuit
US6600346B1 (en) * 2002-07-30 2003-07-29 National Semiconductor Corporation Low voltage differential swing (LVDS) signal driver circuit with low PVT and load sensitivity
JP2006060320A (ja) * 2004-08-17 2006-03-02 Sony Corp 差動信号駆動回路及び差動信号駆動方法
CN100574109C (zh) * 2005-11-24 2009-12-23 威盛电子股份有限公司 压控震荡器的相关方法与技术
JP4858959B2 (ja) * 2006-06-06 2012-01-18 ルネサスエレクトロニクス株式会社 差動信号駆動回路及び差動信号駆動方法
JP2008182418A (ja) * 2007-01-24 2008-08-07 Sharp Corp 半導体集積回路

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376288A (zh) * 2010-08-04 2012-03-14 晨星软件研发(深圳)有限公司 多模态的传送输出电路
CN102376288B (zh) * 2010-08-04 2015-09-30 晨星软件研发(深圳)有限公司 多模态的传送输出电路
CN102820859A (zh) * 2011-06-06 2012-12-12 全视科技有限公司 低共模驱动器
CN102820859B (zh) * 2011-06-06 2015-09-02 全视科技有限公司 低共模驱动器
CN102931973B (zh) * 2011-08-10 2015-09-09 联咏科技股份有限公司 预驱动器及应用其的传输器
CN102931973A (zh) * 2011-08-10 2013-02-13 联咏科技股份有限公司 预驱动器及应用其的传输器
CN103297027A (zh) * 2012-02-28 2013-09-11 株式会社巨晶片 输出装置
CN103297027B (zh) * 2012-02-28 2017-03-01 株式会社巨晶片 输出装置
CN103684394A (zh) * 2012-09-12 2014-03-26 瑞萨电子株式会社 半导体装置
CN103684394B (zh) * 2012-09-12 2018-05-25 瑞萨电子株式会社 半导体装置
CN106873690A (zh) * 2015-11-24 2017-06-20 豪威科技股份有限公司 针对于接口电路的方法及设备
CN106873690B (zh) * 2015-11-24 2018-03-27 豪威科技股份有限公司 针对于接口电路的方法及设备
CN108257566A (zh) * 2018-01-23 2018-07-06 深圳市华星光电技术有限公司 源极驱动电路及液晶显示驱动电路

Also Published As

Publication number Publication date
JP5074914B2 (ja) 2012-11-14
CN101465644B (zh) 2014-05-07
JP2009152944A (ja) 2009-07-09
US20090160496A1 (en) 2009-06-25
US7880512B2 (en) 2011-02-01

Similar Documents

Publication Publication Date Title
CN101465644B (zh) 输出驱动器电路
CN105549673B (zh) 双模切换式ldo电路
TWI593232B (zh) 單端可建置式多模式驅動器
CN107102669B (zh) 用于芯片上驱动和管芯上端接的校准电路
CN104932599B (zh) 半导体芯片
CN100459418C (zh) 宽电压工作范围的低电压差动放大器及其操作方法
KR100991383B1 (ko) 반도체 장치의 출력 드라이버
JP2001175340A (ja) 電位発生回路
US6664814B1 (en) Output driver for an integrated circuit
US20050093579A1 (en) LVDS driver circuit and driver circuit
US20090289668A1 (en) Output driver circuit for an integrated circuit
CN110703010A (zh) 测试电路
CN101794556B (zh) 电流校正方法及其控制电路
CN106712765B (zh) 一种基于cmos工艺的pecl发送器接口电路
CN107800422A (zh) 电平转移电路和半导体装置
US6377095B1 (en) Digital-edge-rate control LVDS driver
CN101847990A (zh) 输出缓冲器电路
KR100996193B1 (ko) 출력 드라이빙장치
US7432746B2 (en) CMOS buffer with complementary outputs having reduced voltage swing
CN103163927A (zh) 电压调整电路
CN114756076B (zh) 电压缓冲电路
JP2008066797A (ja) 出力ドライバ、集積回路装置
CN109962705A (zh) 一种通用串行总线高速驱动电路
CN101581948B (zh) 基准电压发生电路
CN107404215B (zh) 具有宽共模电压操作范围的电压调整器及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MEGA CHIPS CORP.

Free format text: FORMER OWNER: KAWASAKI MICROELECTRONICS INC.

Effective date: 20130609

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130609

Address after: Osaka

Applicant after: Mega Chips Corp.

Address before: Chiba, Japan

Applicant before: Kawasaki Microelectronics Inc.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140507

Termination date: 20201222

CF01 Termination of patent right due to non-payment of annual fee