CN101465644B - 输出驱动器电路 - Google Patents

Abstract

本发明提供一种输出驱动器电路。在输出驱动器电路中，复制电路包括：第七和第八晶体管，该第七和第八晶体管分别与第一和第二晶体管相对应；第九和第十晶体管，该第九和第十晶体管分别与驱动器电路中的第三或者第五、以及第四或者第六晶体管相对应；以及电阻器，该电阻器与终端电阻器相对应。将基准电压以及第九晶体管和电阻器之间的结点的电压输入至运算放大器，并且将运算放大器的输出信号输入至第一和第七晶体管的栅极。

Description

输出驱动器电路

技术领域

本发明涉及一种用于输出差分信号的输出驱动器电路。

背景技术

在面板时序控制器(T-con)和列驱动器之间，已经定义并且广泛使用了的数个面板内部接口总线标准，诸如，RSDS(小幅度摆动差分信号)，mini-LVDS(微型低压差分信号)，PPDS(点对点差分信号)。

在接口总线标准中，取决于应用，定义了差分输出信号的输出振幅电压V_od和输出共模电压V_oc的规格。如图3中所示，输出振幅电压V_od是差分输出信号的高电平电压V_OH和低电平电压V_OL之间的差分电压(|V_od|＝|V_OH|-|V_OL|)。输出共模电压V_oc是差分输出信号的高电平电压V_OH和低电平电压V_OL的中点电压(V_oc＝(V_OH+V_OL)/2)。

因此，必须保持输出振幅V_od和输出共模电压V_oc。用于控制输出振幅V_od电压和输出共模电压V_oc的方法对于获得稳定的输出是非常重要的。例如，已经提出了以下方法：在每个驱动器电路上使用公共反馈的方法，以及多个驱动器电路公共使用复制电路的方法。

在公共反馈方法中，在每个驱动器电路中，单个的驱动器电路中的差分信号的输出结点之间设置了两个串行连接的电阻器。使用运算放大器，控制确定输出驱动器电路的输出共模电压V_oc的电阻器，使得外部供给的基准电压等于两个电阻器中点处的结点的电压，驱动器电路中的输出共模电压V_oc。

同时，在复制电路方法中，多个驱动器电路公共使用运算放大器和复制电路，其中复制电路是驱动器电路的等效电路，而外部终端电阻器连接到该驱动器电路。使用运算放大器，控制确定输出驱动器电路的输出共模电压V_oc的电阻器，使得外部供给的基准电压等于两个电阻器的中点的结点的电压，驱动器电路的输出共模电压V_oc。这两个电阻器具有终端电阻器的一半的电阻值，并且这两个电阻器被串行地连接至复制电路中的结点。所述结点对应于驱动器电路中的差分信号的输出结点。

在下文中，描述了采用复制电路方法的传统的输出驱动器电路。

图4是示出传统的输出驱动器电路的示例的视图。在日本专利No.JP-A-3967321中已经提出了图4中所示的输出驱动器电路40。输出驱动器电路40包括位于输出末级的驱动器电路12、复制电路14以及运算放大器16。

驱动器电路12包括N型MOS晶体管(在下文中，称其为NMOS)18、20、22、24、26和28。NMOS 18控制输出共模电压V_oc。NMOS 20控制在驱动器电路12中流动的电流I_D。四个NMOS 22、24、26和28响应于从在前级中的电路(例如，预驱动器电路)供给的差分输入信号In1和In2执行切换，以将差分输出信号供给外部终端电阻器29的两端。

在驱动器电路12中，例如，在差分输入信号In1和In2分别处于高电平和低电平的情况下，NMOS 22和NMOS 28处于导通状态，并且NMOS 24和NMOS 26处于截止状态。然后，电流I_D通过NMOS 18、NMOS 22、终端电阻器29、NMOS 28和NMOS 20从电源V_DD流入接地V_SS。另一方面，在差分输入信号In1和In2分别处于低电平和高电平的情况下，电流以与上述相反的状态流动。

复制电路14包括与驱动器电路12中的NMOS 18相对应的NMOS30、与导通状态下的NMOS 22或者NMOS 26相对应的NMOS 32、两个与终端电阻器29相对应的串行地连接的电阻器37a和37b、与导通状态下的NMOS 24或者NMOS 28相对应的NMOS 34以及与NMOS 20相对应的NMOS 36。

形成复制电路14的各NMOS的尺寸是形成驱动器电路12的相应的NMOS的尺寸的1/n倍(n是正整数)。两个电阻器37a和37b中的每一个具有电阻值nR_T/2，该电阻值是终端电阻器29的电阻值R_T的n/2倍。

将外部供给的基准电压V_REF2公共地输入至复制电路14中的NMOS 36的栅极和驱动器电路12中的NMOS 20的栅极，以便于形成电流镜电路。如上所述，因为NMOS 36和NMOS 20形成电流镜电路，所以在复制电路14中，在驱动器电路12中流动的电流I_D的1/n倍的电流I_D/n流过NMOS 36。

将外部供给的基准电压V_REF1输入运算放大器16中的正输入端。将复制电路14中的两个电阻器37a和37b的中点处的结点的电压反馈到运算放大器16的负输入端。通过此种构造，运算放大器16控制NMOS 30使得复制电路14中的两个电阻器37a和37b的中点处的结点的电压等于基准电压V_REF1。

将运算放大器16的输出信号公共地供给复制电路14中的NMOS30的栅极和驱动器电路中的NMOS 18的栅极。因此，复制电路14中的两个电阻器37a和37b的中点处的结点的电压与从驱动器电路12供给终端电阻器29的两端的差分输出信号的输出共模电压V_oc同时变化。结果，并且将电压V_oc控制为使得电压等于基准电压V_REF1。

根据基准电压V_REF2，由终端电阻器29的电阻值R_T和在驱动器电路12中流动的电流I_D的乘积来确定从驱动器电路12供给终端电阻器29的两端的差分输出信号的输出振幅电压V_od(V_od＝R_T×I_D)。

但是，在制造工艺变化的影响下，在LSI电路中嵌入的复制电路14中的两个电阻器37a和37b的电阻值nR_T/2在±20％的范围内变化。此变化大于外部终端电阻器29的电阻值R_T的变化，该变化通常在百分之几的范围内。

因此，即使反馈控制精确地使两个电阻器37a和37b的中点上的结点的电压保持等于基准电压V_REF1，由于内置电阻器37a和37b的电阻值nR_T/2与外部终端电阻器29的电阻值R_T之间的不匹配，导致从输出驱动器电路40输出的差分信号的输出共模电压V_oc发生变化。

发明内容

因此，本发明的目的是解决传统技术中的问题并提供一种输出驱动器电路，即使在LSI中集成的电阻器的电阻值和外部终端电阻器的电阻值之间存在不匹配，该输出驱动器电路仍能够将差分输出信号的输出共模电压保持到某值。

为了达到上述目的，输出驱动器电路包括驱动器电路、复制电路和运算放大器电路。驱动器电路包括连接至第一电源的第一晶体管、连接至第二电源的第二晶体管、分别串行地连接在第一晶体管和第二晶体管之间的第三和第四，以及第五和第六晶体管。将来自前级中电路的差分信号分别输入至第三和第六晶体管的栅极以及第四和第五晶体管的栅极，并且从第三和第四晶体管之间的结点以及第五和第六晶体管之间的结点输出差分信号。复制电路包括分别与第一和第二晶体管相对应的第七和第八晶体管、分别与第三或者第五、以及第四或者第六晶体管相对应的第九和第十晶体管、以及与从驱动器电路输出的连接在差分信号之间的终端电阻器相对应的电阻器。依序将第七和第九晶体管、电阻器、以及第十和第八晶体管连接在第一和第二电源之间，并且将第一电源输入至第九和第十晶体管的栅极。将外部供给的第一基准电压和第九晶体管与电阻器之间的结点的电压输入至运算放大器，并将运算放大器的输出信号输入至第一和第七晶体管的栅极。将外部供给的第二基准电压输入至第二和第八晶体管的栅极并且形成电流镜电路。

在输出驱动器电路中，优选的是，复制电路中每个所述晶体管的尺寸是驱动器电路中晶体管尺寸的1/n倍(n是一或者更大的整数)，并且电阻器的电阻值是终端电阻器的电阻值的n倍。

在输出驱动器电路中，优选的是，多个驱动器电路共用一个复制电路和一个运算放大器。

根据外部供给的第二基准电压，可以通过终端电阻器的电阻值和在驱动器电路中流动的电流的乘积来确定差分输出信号的输出振幅电压。

根据运算放大器的反馈控制，可以将复制电路中的第九晶体管和电阻器之间的结点的电压控制为等于第一基准电压的值。通过使用运算放大器的输出信号公共控制复制电路中的第七晶体管和驱动器电路中的第一晶体管，可以将差分输出信号的高电平电压控制为等于第一基准电压。

可以通过差分输出信号的高电平电压和输出振幅电压来确定差分输出信号的输出共模电压。

因此，根据上述输出驱动器电路，在没有受到复制电路14中嵌入的电阻器的电阻值的波动的情况下，能够将差分输出信号的输出共模电压保持在恒定值。

附图说明

图1是示出根据本发明的输出驱动器电路的示例性实施例的视图；

图2是用于解释图1中所示的输出驱动器电路的操作的示意图；

图3是示出差分输出信号的高电平电压V_OH和低电平电压V_OL、输出振幅电压V_od和输出共模电压V_oc之间的关系的示意图；和

图4是示出传统输出驱动器电路的示例的视图。

具体实施方式

在下文中，参考附图详述了根据本发明的输出驱动器电路。

图1是示出根据本发明的输出驱动器电路的示例性实施例的视图。根据图1，输出驱动器电路10包括位于输出末级的驱动器电路12、复制电路14和运算放大器16。在附图中，基准电压V_REF1和V_REF2是以外部方式供给的恒定偏置电压。可以使用例如在同一LSI芯片中集成的带隙基准电路来生成基准电压V_REF1和V_REF2，在LSI芯片中，集成了驱动器电路12和复制电路14。信号In1和In2是从前级中的电路(例如，预驱动器电路)供给的差分输入信号。

在反馈到运算放大器16中的负输入端的结点，输出驱动器电路10不同于图4中所示的传统的输出驱动器电路40。即，在输出驱动器电路10中，，将NMOS 32和电阻器37a之间的结点处的电压，而不是输出驱动器电路40中电阻器37a和37b之间的结点处的电压反馈到运算放大器16中的负输入端。

驱动电路12包括NMOS 18、NMOS 20、NMOS 22、NMOS 24、NMOS 26、以及NMOS 28。NMOS 18控制差分输出信号的高电平电压V_OH。NMOS 20控制在驱动器电路12中流动的电流I_D。四个NMOS 22、24、26和28响应于从在前级中的电路供给的差分输入信号In1和In2执行切换，以将差分输出信号供给到以外部方式连接的电阻器29的两端。

将NMOS 18连接至电源V_DD，并且将运算放大器16的输出信号输入至NMOS 18的栅极。将NMOS 20连接至接地V_SS，并将基准电压V_REF2输入至NMOS 20的栅极。在NMOS 18和NMOS 20之间分别串行地连接NMOS 22和24、以及NMOS 26和28。将信号In1输入至NMOS 22和28的栅极。将信号In2输入至NMOS 24和26的栅极。NMOS 22和NMOS 24之间的结点，以及NMOS 26和28之间的结点形成输出驱动器电路的输出端。

为了使用输出驱动器电路10，例如，在输出端子之间连接具有预定电阻值RT的外部终端电阻器29。

在驱动器电路12中，在差分输入信号In1和In2分别处于高电平和低电平的情况下，NMOS 22和NMOS 28导通，而NMOS 24和NMOS26截止。然后，电流I_D经由NMOS 18、NMOS 22、终端电阻器29、NMOS 28以及NMOS 20从电源V_DD流到接地V_SS。另一方面，在差分输入信号In1和In2分别处于低电平和高电平的情况下，NMOS 22和NMOS 28截止，而NMOS 24和NMOS 26导通。然后，电流I_D经由NMOS 18、NMOS 26、终端电阻器29、NMOS 24和NMOS 20从电源V_DD流到接地V_SS。

复制电路14包括与驱动器电路12中的NMOS 18相对应的NOMS30、与NMOS 22或者NMOS 26相对应的NMOS 32，与终端电阻器29相对应的两个串行地连接的电阻器37a和37b、与NMOS 28或者NMOS24相对应的NMOS 34，以及与NMOS 20相对应的NMOS 36。

用以形成复制电路14的每个NMOS的尺寸是形成驱动器电路12的相应的NMOS的尺寸的1/n倍(n是正整数)。两个电阻器37a和37b中的每一个具有电阻值nR_T/2，该电阻值是终端电阻器29的电阻值R_T的n/2倍。

在电源V_DD和接地V_SS之间，以下述顺序，串行地连接复制电路14中的NMOS 30和32、电阻器37a和37b以及NMOS 34和36。将运算放大器16的输出信号输入至NMOS 30的栅极。将基准电压V_REF2输入至NMOS 36的栅极。将NMOS 32和34的栅极连接至电源V_DD。

将外部供给的基准电压V_REF2公共地输入至复制电路14中的NMOS 36的栅极和驱动器电路12中的NMOS 20的栅极，并且形成电流镜电路。因为NMOS 36和NMOS 20形成电流镜电路，所以电流I_D/n在复制电路14中流动。

将外部供给的基准电压V_REF1输入至运算放大器16中的正输入端。将复制电路14中的NMOS 32和电阻器37a之间的结点的电压反馈到运算放大器16中的负输入端。通过这种构造，运算放大器16的输出信号变化为以使得复制电路14中的NMOS 32和电阻器37a之间的结点的电压等于基准电压V_REF1。

将运算放大器16的输出信号公共地供给复制电路14中的NMOS30的栅极和驱动器电路12中的NMOS 18的栅极。因此，复制电路14中的NMOS 32和电阻器37a之间的结点的电压与从驱动器电路12供给终端电阻器29的两端的差分输出信号的高电平电压V_OH同时地变化。结果，电压V_OH被控制为以使其等于基准电压V_REF1。

由终端电阻器29的电阻值R_T和在驱动器电路12中流动的电流I_D的乘积来确定从驱动器电路12供给终端电阻器29的两端的差分输出信号的输出振幅电压V_od(V_od＝R_T×I_D)。因此，根据基准电压V_REF2来控制V_od。

如下所述，在输出驱动器电路10中，即使在内置电阻器37a和37b的电阻值和外部终端电阻器29的电阻值之间存在不匹配，也能够将输出共模电压V_oc保持在某一值。当复制电路的电阻器37a和37b的电阻值nR_T/2发生变化时，电阻器37b和NMOS 34之间的结点处的电压发生变化。但是，运算放大器会控制NMOS 32和电阻器37a之间的结点处的电压和高电平电压V_OH，而不受到电阻器37b和NMOS 34之间的结点处的电压的影响。

将外部供给的基准电压V_REF2公共地输入复制电路14中的NMOS36的栅极和驱动器电路12中的NMOS 20的栅极，并且形成电流镜电路。因此，在电流I_D在驱动器12中流动的同时，在复制电路14中流动I_D/n的量的电流。即，通过外部供给基准电压V_REF2，控制驱动器电路12中的电流I_D和在复制电路14中流动的电流I_D/n。

此外，运算放大器16执行反馈控制。因此，复制电路14中的NMOS32和电阻器37a之间的结点的电压被控制为以使得该结点的电压等于基准电压V_REF1。

将运算放大器16的输出信号公共地输入到复制电路14中的NMOS 30的栅极和驱动器电路12中的NMOS 18的栅极。因此，如图2中所示，在驱动器12中的NMOS 22和28导通、并且NMOS 24和26截止的情况下(在图2中，用“×”表示)，驱动器电路12中的NMOS 18和22的栅源极电压V_GS1和V_GS2分别等于复制电路14中的NMOS 30和32的栅源极电压V_GS1和V_GS2。

因此，复制电路14中的NMOS 32和电阻器37a之间的结点的电压与从驱动器电路12供给终端电阻器29的一端的差分输出信号的高电平电压V_OH同时变化。即，能够通过外部供给的基准电压V_REF1来控制差分输出信号的高电平电压V_OH，而不受到电阻值nR_T/2的波动的影响。

差分输出信号的输出振幅电压V_od是V_od＝R_T×I_D，它是根据基准电压V_REF2的终端电阻器29的电阻值R_T和在驱动器12中流动的电流I_D的乘积。终端电阻器29的电阻值R_T的变化很小。此外，基准电压V_REF2控制电流I_D。因此，输出振幅电压的变化很小。输出共模电压V_oc是(V_OH+V_OL)/2＝(2V_OH-V_od)/2。由差分输出信号的高电平电压V_OH和输出振幅电压V_od来确定V_OL的值。因为输出振幅电压V_od的变化很小，所以输出共模电压V_oc的变化很小。

因此，能够将差分输出信号的输出共模电压V_oc保持在恒定值，而不受到复制电路14中嵌入的电阻器37a和37b的电阻值nR_T/2的波动ΔR的影响。

在驱动器电路12中的NMOS 22和28截止、并且NMOS 24和26导通的情况下与上述情况相似。

在如图1中所示的输出驱动器电路10中，包括有运算放大器16在内的反馈电路来控制NMOS 18的栅极电压。因此，差分输出信号的高电平电压V_OH的波动被最小化。另一方面，通过将基准电压V_REF2直接供给NMOS 20的栅极，在没有使用反馈电路的情况下，使驱动器电路12中流动的电流I_D保持恒定。因此，输出驱动器电路10仅需要一个运算放大器。此外，因为输出驱动器电路10只包括一个反馈电路，所以输出驱动器电路10稳定地运行。

为了描述简便，图1和图2示出了如何使用一个驱动器电路。但是，也可以多个驱动器电路来共用一个复制电路14和一个运算放大器16。此外，为了便于与输出驱动器电路40进行比较，图1和图2示出了下述情况，即，串行地连接复制电路14中的两个电阻器37a和37b，其中该两个电阻器37a和37b具有是终端电阻器的电阻值的n/2倍的电阻值。但是，也可以使用一个具有的电阻值为终端电阻器的电阻值n倍的电阻器。

驱动器电路不限于图1和图2中所示的驱动器电路，并且能够使用被构造成具有相似功能的驱动器电路。取决于驱动器电路的用户或设计者的需要或者要求可以适当地改变驱动器电路的构造。

此外，在图1和图2中，对电源(高电压电源)侧的NMOS的栅极电压进行控制以控制驱动器电路的高电平电压V_OH。但是，也可以对接地(低电压电源)侧的NMOS的栅极电压进行控制，以控制驱动器电路中差分输出信号的低电平电压V_OL。在此种情况下，电源侧的NMOS确定驱动器电路中的电流，并且接地侧的NMOS控制驱动器电路的差分输出信号的低电平电压V_OL。

此外，在实施例中，使用NMOS来形成所有的构成输出驱动器电路的晶体管。但是，驱动器电路不限于此，其也可以使用P型MOS晶体管(在下文中，称其为PMOS)来形成。在此种情况下，优选的是，改变电源和接地的连接状态。此外，也可以同时使用NMOS和PMOS晶体管这两者来形成输出驱动器电路。

例如，上述输出驱动器电路适用于在面板时序控制器和列驱动器之间的接口总线中使用。但是，只要是使用用于输出差分信号的输出缓冲器电路，本发明能够应用各种目的。

尽管上述已经详细描述了复制电路，但是应当理解的是，复制电路并不限于以上，而是在没有偏离本发明的范围的情况下可以进行各种变化和修改。

Claims (3)

1.一种输出驱动器电路，包括：

驱动器电路，其包括：第一晶体管，该第一晶体管连接至第一电源；第二晶体管，该第二晶体管连接至第二电源；分别串行连接在所述第一晶体管和所述第二晶体管之间的第三晶体管和第四晶体管、以及第五晶体管和第六晶体管，其中，所述第三晶体管和所述第五晶体管的每一个直接连接至所述第一晶体管，

其中，来自前级中的电路的差分输入信号分别地被输入至所述第三晶体管和所述第六晶体管的栅极以及被输入至所述第四晶体管和所述第五晶体管的栅极，并且，所述第三晶体管和所述第四晶体管之间的结点以及所述第五晶体管和所述第六晶体管之间的结点形成用以输出差分输出信号的输出端子；

复制电路，其包括：第七晶体管和第八晶体管，该第七晶体管和第八晶体管分别与所述第一晶体管和所述第二晶体管相对应；第九晶体管和第十晶体管，该第九晶体管和第十晶体管分别与所述第三晶体管或第五晶体管、以及所述第四晶体管或第六晶体管相对应；以及，电阻器，该电阻器与连接在所述输出端子之间的终端电阻器相对应，

其中，在所述第一电源和所述第二电源之间依序连接所述第七晶体管、所述第九晶体管、所述电阻器、所述第十晶体管以及所述第八晶体管，并且将所述第一电源输入至所述第九晶体管和所述第十晶体管的栅极；并且

其中，所述输出驱动器电路进一步包括：

运算放大器，该运算放大器接收第一基准电压以及所述第九晶体管和所述电阻器之间的结点的电压，并且将控制信号输出至所述第一晶体管和所述第七晶体管的栅极，

其中，将第二基准电压输入至所述第二晶体管和所述第八晶体管的栅极以形成电流镜电路，

所述复制电路中的每个所述晶体管的尺寸是所述驱动器电路中的相对应的晶体管的尺寸的1/n倍，n是大于或者等于1的整数，并且，

所述复制电路中的所述电阻器的电阻值是所述终端电阻器的电阻值的n倍。

2.根据权利要求1所述的输出驱动器电路，其中，

所述驱动器电路包括多个驱动器电路，并且

所述多个驱动器电路共用所述复制电路和所述运算放大器。

3.一种输出驱动器电路，包括：

驱动器电路，其包括：

第一晶体管，该第一晶体管连接至第一电源；第二晶体管，该第二晶体管连接至第二电源；分别串行连接在所述第一晶体管和第二晶体管之间的第三晶体管和第四晶体管、以及第五晶体管和第六晶体管，其中，所述第三晶体管和所述第五晶体管的每一个直接连接至所述第一晶体管，

其中：

所述第三到第六晶体管响应于来自前级中的电路的差分输入信号来执行切换，并且，所述第三晶体管和所述第四晶体管之间的结点以及所述第五晶体管和所述第六晶体管之间的结点形成用以输出差分输出信号的输出端子；

复制电路，其包括：

第七晶体管和第八晶体管，该第七晶体管和第八晶体管分别与所述第一晶体管和所述第二晶体管相对应；第九晶体管和第十晶体管，该第九晶体管和第十晶体管分别与所述第三晶体管或第五晶体管、以及所述第四晶体管或第六晶体管相对应；以及，电阻器，该电阻器与连接在所述输出端子之间的终端电阻器相对应，其中，

在所述第一电源和所述第二电源之间依序连接所述第七晶体管、所述第九晶体管、所述电阻器、所述第十晶体管以及所述第八晶体管；

其中，所述输出驱动器电路进一步包括：

运算放大器，该运算放大器接收第一基准电压以及所述第九晶体管和所述电阻器之间的结点的电压，并且将控制信号输出至所述第一晶体管和所述第七晶体管的栅极，

其中，将第二基准电压输入至所述第二晶体管和所述第八晶体管的栅极以形成电流镜电路，

所述复制电路中的每个所述晶体管的尺寸是所述驱动器电路中的相对应的晶体管的尺寸的1/n倍，n是大于或者等于1的整数，并且，

所述复制电路中的所述电阻器的电阻值是所述终端电阻器的电阻值的n倍。

Images