CN112671359B - 比较器电路和rs485接收器电路 - Google Patents

Abstract

本发明公开了一种比较器电路和RS485接收器电路。所述比较器用于接收第一信号电压和第二信号电压，所述第一信号电压与所述第二信号电压的信号电压的幅度不完全对称，所述比较器电路包括：第一级增益单元、第一级电平转换单元、第二级增益单元和第二级电平转换单元，构建两级级联结构，使得相应节点变成低阻抗节点，能够有效降低信号电平的延时，解决了电路容易受到上升沿延时和下降沿延时不匹配的影响而造成通信失败的问题，且还能在输入信号不对称的情况下，仍能够实现上升沿和下降沿较小的延时差。

Description

比较器电路和RS485接收器电路

技术领域

本发明属于集成电路设计领域，尤其涉及一种比较器电路和RS485接收器电路。

背景技术

RS-485是一种成本低而且可靠的通信规范，广泛应用于工业控制、通信设备、智能电表、逆变电源、安防监控等领域，RS-485接口对相应的接口电气特性做了定义。在高速RS485应用中，传输信号电压周期很短，信号电压的上升沿和下降沿在整个周期中所占的比重较大，如果上升沿延时和下降沿延时不匹配，信号电压的占空比就会明显变化而影响信号电压的通讯，现有的RS485收发器中接收器电路十分容易受到上升沿延时和下降沿延时不匹配的影响，而导致串行传输数据失败。

发明内容

本发明要解决的技术问题是为了克服现有技术中RS485接收器电路在高速应用中容易受到信号电压上升沿延时和下降沿延时不匹配的影响，造成串行传输数据失败的缺陷，提供一种比较器电路和RS485接收器电路。

本发明是通过下述技术方案来解决上述技术问题：

本发明提供一种比较器电路，所述比较器用于接收第一信号电压和第二信号电压，所述第一信号电压与所述第二信号电压的信号电压的幅度不完全对称，所述比较器电路包括：第一级增益单元、第一级电平转换单元、第二级增益单元和第二级电平转换单元；

所述第一级增益单元用于将所述第一信号电压和所述第二信号电压进行第一级增益处理；

所述第一级电平转换单元用于将第一级增益后的第一信号电压和第一级增益后的第二信号电压进行第一级电平转换；

所述第二级增益单元用于将第一级电平转换后的第一信号电压和第一级电平转换后的第二信号电压进行第二级增益处理；

所述第二级电平转换单元用于将第二级增益后的第一信号电压进行第二级电平转换并输出第一差分信号，还用于将第二级增益后的第二信号电压进行第二级电平转换并输出第二差分信号。

较佳地，所述第一级增益单元包括第一电流源、第一PNP管、第二PNP管、第一电阻和第二电阻，所述第二PNP管的基极接入所述第一信号电压，所述第一PNP管的基极接入所述第二信号电压，所述第一PNP管的发射极和所述第二PNP管的发射极通过所述第一电流源与电源连接，所述第一PNP管的集电极通过所述第一电阻接地，所述第二PNP管的集电极通过所述第二电阻接地；

和/或，

所述第一级电平转换单元包括第二电流源、第三电流源、第三PNP管和第四PNP管，所述第三PNP管的基极与所述第二PNP管的集电极连接，所述第四PNP管的基极与所述第一PNP管的集电极连接，所述第三PNP管的发射极通过所述第二电流源与电源连接，所述第四PNP管的发射极通过所述第三电流源与电源连接，所述第三PNP管的集电极和所述第四PNP管的集电极接地；

和/或，

所述第二级增益单元包括第四电流源、第五PNP管、第六PNP管、第三电阻和第四电阻，所述第五PNP管的基极与所述第三PNP管的发射极连接，所述第六PNP管的基极与所述第四PNP管的发射极连接，所述第五PNP管的发射极和所述第六PNP管的发射极通过所述第四电流源与电源连接，所述第五PNP管的集电极通过所述第三电阻与地连接，所述第六PNP管的集电极通过所述第四电阻接地；

和/或，

所述第二级电平转换单元包括第七PNP管和第八PNP管，所述第七PNP管的基极与所述第五PNP管的集电极连接，所述第八PNP管的基极与所述第六PNP管的集电极连接，所述第七PNP管的集电极和第八PNP管的集电极接地。

较佳地，所述比较器电路还包括差分信号转单端单元、电平输出单元、偏置单元；

所述差分信号转单端单元用于将所述第一差分信号和所述第二差分信号转换为单端电平信号，并通过所述电平输出单元输出电平信号；

其中，所述偏置单元用于向所述差分信号转单端单元提供偏置电压。

较佳地，所述差分信号电压转单端单元包括第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管，所述第一NMOS管的源极与所述第七PNP管的发射极连接，所述第一NMOS管的漏极分别与所述第一PMOS管的漏极、所述第一PMOS管的栅极和所述第二PMOS管的栅极连接，所述第一PMOS管的源极与电源连接，所述第二NMOS管的源极与所述第八PNP管的发射极连接，所述第二NMOS管的漏极与所述第二PMOS管的漏极连接，所述第二PMOS管的源极与电源连接；

和/或，

所述电平输出单元包括第一反相器、第二反相器和第三反相器，所述第一反相器、所述第二反相器和所述第三反相器依次连接，所述第一反相器的输入端与所述第二PMOS管的漏极连接，所述第三反相器的输出端输出电平信号；

所述电平输出单元还包括阈值回差单元，所述阈值回差单元包括第六电流源、第四NMOS管和第五NMOS管，所述第四NMOS管的漏极和所述第五NMOS管的漏极通过所述第六电流源与电源连接，所述第四NMOS管的源极与所述第五PNP管的集电极连接，所述第四NMOS管的栅极与所述第三反相器的输出端连接，所述第五NMOS管的源极与所述第六PNP管的集电极连接，所述第五NMOS管的栅极与所述第二反相器和所述第三反相器的连接端连接；

和/或，

所述偏置单元包括第五电流源、第三NMOS管、第九PNP管和第五电阻，所述第三NMOS管的漏极和所述第三NMOS管的栅极通过所述第五电流源与电源连接，所述第三NMOS管的漏极还分别与所述第一NMOS管的栅极、所述第二NMOS管的栅极连接，所述第三NMOS管的源极与所述第九PNP管的发射极连接，所述第九PNP管的基极和所述第九PNP管的集电极通过所述第五电阻接地。

本发明还提供一种RS485接收器电路，所述RS485接收器电路包括如上述任一项所述的比较器电路。

较佳地，所述RS485接收器电路还包括电平位移电路和输出驱动电路；

所述比较器电路分别与所述电平位移电路和所述输出驱动电路连接；

所述电平位移电路用于将RS485总线A线输入的电压转换为第一信号电压，所述电平位移电路还用于将RS485总线B线输入的电压转换为第二信号电压；

所述输出驱动电路用于接收所述比较器电路输出的电平信号并生成与所述电平信号电压相同的输出信号并输出。

较佳地，所述电平位移电路包括：

第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻和第一运放，所述第一电阻、所述第二电阻、所述第三电阻、所述第六电阻、所述第五电阻和所述第四电阻依次串联，所述第一电阻的一端与A线的连接脚连接，所述第一电阻与所述第二电阻的连接端输出所述第一信号电压，所述第四电阻的一端与B线的连接脚连接，所述第四电阻的与所述第五电阻的连接端输出所述第二信号电压，所述第三电阻的和所述第六电阻的连接端连接共模电压，所述第七电阻的一端连接电源，所述第七电阻的另一端通过所述第八电阻接地，所述第七电阻的另一端还连接所述第一运放的正向输入端，所述第一运放的输出端与所述第一运放的反向输入端连接，所述第一运放的输出端还输出所述共模电压；

所述电平位移电路还包括第一PMOS管、第二PMOS管、第一NMOS管、第二运放和第九电阻，所述第二运放的正向输入端与带隙基准电压源(VBG)连接，所述第二运放的反向输入端与所述第一NMOS管的源极连接并通过所述第九电阻接地，所述第二运放的输出端与所述第一NMOS管的栅极连接，所述第一NMOS管的漏极分别与所述第一PMOS管的漏极、所述第一PMOS管的栅极和所述第二PMOS管的栅极连接，所述第一PMOS管的源极和所述第二PMOS管的源极分别与电源连接，所述第二PMOS管的漏极与所述第二电阻和所述第三电阻的连接端连接。

较佳地，所述第一电阻和所述第四电阻的阻值相同，所述第二电阻和所述第五电阻的阻值相同，所述第三电阻和所述第六电阻的阻值相同。

较佳地，所述电平位移电路用于基于所述第一电阻、所述第二电阻和所述第三电阻的预设阻值比例关系将所述第一信号电压和所述第二信号电压调整至预设电压范围内。

较佳地，所述电平位移电路还用于接收外部控制器发送的控制指令，并根据所述控制指令调整所述第一电阻、所述第二电阻和所述第三电阻的阻值，以对所述RS485总线A线输入的电压转换为第一信号电压的时间和所述RS485总线B线输入的电压转换为第二信号电压的时间进行调整。

本发明的积极进步效果在于：本发明通过设置第一级增益单元、第一级电平转换单元、第二级增益单元和第二级电平转换单元，构建两级级联结构，使得相应节点变成低阻抗节点，能够有效降低信号电平的延时，解决了电路容易受到上升沿延时和下降沿延时不匹配的影响而造成通信失败的问题，且还能在输入信号不对称的情况下，仍能够实现上升沿和下降沿较小的延时差。

附图说明

图1为本发明实施例1的一种比较器电路的示意框图。

图2为本发明实施例1的一种比较器电路的电路连接图。

图3为本发明实施例2的一种RS485接收器电路的示意框图。

图4为本发明实施例2的一种RS485接收器电路的电平位移电路的电路连接图。

具体实施方式

下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。

实施例1

在高速RS485应用中，传输信号周期很，信号的上升沿和下降沿在整个周期中所占的比重较大，如果上升沿延时和下降沿延时不匹配，信号的占空比变化较明显，为了将RS485中的A/B信号从(-13V，+13V)转换为(0V，3V)信号，同时保证在电源电压最低3V的情况下，第一信号电压LSA和第二信号电压LSB在比较器的输入共模范围内，在某些需求中，前级电路对A/B信号的缩放比例高至20倍以上，此时，如果输入信号A-B为200mV，LSA-LSB信号即为10mV，信号幅度的缩小会迅速提高上升沿和下降沿的延时。如果此时信号幅度不对称，比如A-B信号为(-200mV，5V)，那么LSA-LSB信号为(-10mV，250mV)，会导致比较器的上升沿和下降沿的延时差迅速变大，从而改变传输信号的占空比，最终导致串行传输数据失败。

因此，本实施例提供了一种比较器电路，如图1所示，所述比较器用于接收第一信号电压LSA和第二信号电压LSB，所述比较器电路1包括：第一级增益单元101，第一级电平转换单元102、第二级增益单元103和第二级电平转换单元104。

所述第一级增益单元101用于将所述第一信号电压LSA和所述第二信号电压LSB进行第一级增益处理，所述第一级电平转换单元102用于将第一级增益后的第一信号电压LSA和第一级增益后的第二信号电压LSB进行第一级电平转换，所述第二级增益单元103用于将第一级电平转换后的第一信号电压LSA和第一级电平转换后的第二信号电压LSB进行第二级增益处理，所述第二级电平转换单元104用于将第二级增益后的第一信号电压LSA进行第二级电平转换并输出第一差分信号，还用于将第二级增益后的第二信号电压LSB进行第二级电平转换并输出第二差分信号。其中，所述第一信号电压LSA与所述第二信号电压LSB的信号电压的幅度不完全对称，其预设电压范围为0至5V或0至3.3V，所述第一信号电压LSA和所述第二信号电压LSB的信号电压的预设电压范围并不局限于此，其他电压范围亦可。

下面对所述比较器电路1的电路连接做具体说明：

如图2所示，所述第一级增益单元101包括：第一电流源I2、第一PNP管Q1、第二PNP管Q2、第一电阻R9和第二电阻R10，其中，所述第二PNP管Q2的基极接入所述第一信号电压LSA，所述第一PNP管Q1的基极接入所述第二信号电压LSB，所述第一PNP管Q1的发射极和所述第二PNP管Q2的发射极通过所述第一电流源I2与电源VCC连接，所述第一PNP管Q1的集电极通过所述第一电阻R9接地，所述第二PNP管Q2的集电极通过所述第二电阻R10接地，所述第一PNP管Q1与所述第一电阻R9之间形成第一节点L1，所述第二PNP管Q2与所述第二电阻R10之间形成第二节点L2。

所述第一级电平转换单元102包括：第二电流源I3、第三电流源I4、第三PNP管Q3和第四PNP管Q4，所述第三PNP管Q3的基极与所述第二PNP管Q2的集电极连接，所述第四PNP管Q4的基极与所述第一PNP管Q1的集电极连接，所述第三PNP管Q3的发射极通过所述第二电流源I3与电源VCC连接，所述第四PNP管Q4的发射极通过所述第三电流源I4与电源VCC连接，所述第三PNP管Q3的集电极和所述第四PNP管Q4的集电极接地，所述第二电流源I3与所述第三PNP管Q3之间形成第三节点L3，所述第三电流源I4与所述第四PNP管Q4之间形成第四节点L4，其中，所述第一级电平转换单元102将所述第一节点L1提升为所述第四节点L4，将所述第二节点L2提升为所述第三节点L3，从而为第二级输入提供足够高的共模电平。

所述第二级增益单元103包括第四电流源I5、第五PNP管Q5、第六PNP管Q6、第三电阻R11和第四电阻R12，所述第五PNP管Q5的基极与所述第三PNP管Q3的发射极连接，所述第六PNP管Q6的基极与所述第四PNP管Q4的发射极连接，所述第五PNP管Q5的发射极和所述第六PNP管Q6的发射极通过所述第四电流源I5与电源VCC连接，所述第五PNP管Q5的集电极通过所述第三电阻R11与地连接，所述第六PNP管Q6的集电极通过所述第四电阻R12接地，所述第五PNP管Q5与所述第三电阻R11之间形成第五节点L5，所述第六PNP管Q6与所述第四电阻R12之间形成第六节点L6。

所述第二级电平转换单元104包括第七PNP管Q7和第八PNP管Q8，所述第七PNP管Q7的基极与所述第五PNP管Q5的集电极连接，所述第八PNP管Q8的基极与所述第六PNP管Q6的集电极连接，所述第七PNP管Q7的集电极和所述第八PNP管Q8的集电极接地，所述第七PNP管Q7的发射极形成第七节点L7，所述第八PNP管Q8的发射极形成第八节点L8，其中，所述第二级电平转换单元104将所述第五节点L5提升为所述第七节点L7，所述第二级电平转换单元104还将所述第六节点L6提升为所述第八节点L8。

上述电路中，所述第一级增益单元101、所述第一级电平转换单元102、所述第二级增益单元103和所述第二级电平转换单元104形成了两级级联结构，能够使电路获得足够的小信号电压增益，同时，采用PNP输入对管Q1和Q2组成差分对作为输入级，使用PNP输入对管能够获得较好的匹配性，尽量降低比较器的失调电压，减小上升沿和下降沿的延时差。

参见图1，所述比较器电路1还包括差分信号转单端单元105、电平输出单元106和偏置单元107，所述差分信号转单端单元105用于将所述第一差分信号和所述第二差分信号转换为单端电平信号，并通过所述电平输出单元106输出电平信号，其中，所述偏置单元107用于向所述差分信号转单端单元105提供偏置电压。

如图2所示，所述差分信号电压转单端单元105包括第一NMOS管M5、第二NMOS管M6、第一PMOS管M3和第二PMOS管M4，所述第一NMOS管M5的源极与所述第七PNP管Q7的发射极连接，所述第一NMOS管M5的漏极分别与所述第一PMOS管M3的漏极、所述第一PMOS管M3的栅极和所述第二PMOS管的M4栅极连接，所述第一PMOS管M3的源极与电源VCC连接，所述第二NMOS管M6的源极与所述第八PNP管Q8的发射极连接，所述第二NMOS管M6的漏极与所述第二PMOS管M4的漏极连接，所述第二PMOS管M4的源极与电源VCC连接。

所述电平输出单元106包括第一反相器1001、第二反相器1002和第三反相器1003，所述第一反相器1001、所述第二反相器1002和所述第三反相器1003依次连接，所述第一反相器1001的输入端与所述第二PMOS管M4的漏极连接，所述第三反相器1003的输出端输出电平信号COMP_OUT；

所述电平输出单元106还包括第六电流源I7、第四NMOS管M7和第五NMOS管M8，所述第四NMOS管M7的漏极和所述第五NMOS管M8的漏极通过所述第六电流源I7与电源VCC连接，所述第四NMOS管M7的源极与所述第五PNP管Q5的集电极连接，所述第四NMOS管M7的栅极与所述第三反相器1003的输出端连接，所述第五NMOS管M8的源极与所述第六PNP管Q6的集电极连接，所述第五NMOS管M8的栅极与所述第二反相器1002和所述第三反相器1003的连接端连接，所述第六电流源I7、所述第四NMOS管M7和所述第五NMOS管M8构成了阈值回差单元，通过设置阈值回差，能够有效地避免A线和B线上信号的抖动引起的杂波输出，且此处与差分信号转单端单元组合使用，共同决定了整个电路的差分输入阈值电压。

所述偏置单元包括第五电流源I6、第三NMOS管M9、第九PNP管Q9和第五电阻R13，所述第三NMOS管M9的漏极和所述第三NMOS管M9的栅极通过所述第五电流源I6与电源VCC连接，所述第三NMOS管M9的漏极还分别与所述第一NMOS管M5的栅极、所述第二NMOS管M6的栅极连接，所述第三NMOS管M9的源极与所述第九PNP管Q9的发射极连接，所述第九PNP管Q9的基极和所述第九PNP管Q9的集电极通过所述第五电阻R13接地。所述偏置单元为所述差分信号转单端单元提供偏置电压。

本实施例中的比较器电路采用两级级联结构，且还采用小电阻负载，使得第一节点L1、第二节点L2、第五节点L5和第六节点L6变成低阻抗节点。同时因为第三PNP管Q3、第四PNP管Q4、第七PNP管Q7和第八PNP管Q8的集电极跟随结构，使得第三节点L3、第四节点L4、第七节点L7和第八节点L8四个节点均为低阻抗节点。节点L1至节点L8为信号传输通路上的节点，这些节点的低阻抗状态，能够有效的降低信号电平的延时，解决了电路容易受到上升沿延时和下降沿延时不匹配的影响而造成通信失败的问题，且还能在输入信号不对称的情况下，仍能够实现上升沿和下降沿较小的延时差。

实施例2

本实施提供了一种RS485接收器电路，如图3所示，所述RS485接收器电路包括实施例1所述的比较器电路1以及电平位移电路2和输出驱动电路3。所述电平位移电路2与所述比较器电路1连接，所述比较器电路1与所述输出电路3连接。

所述电平位移电路2用于将RS485总线A线输入的电压转换为第一信号电压LSA，所述电平位移电路2还用于将RS485总线B线输入的电压转换为第二信号电压LSB，所述A线输入和B线输入的电压范围为+/-13V。

所述输出驱动电路3用于接收所述比较器电路1输出的电平信号COMP_OUT并生成与所述电平信号电压相同的输出信号RO并输出。即所述输出信号RO与所述电平信号COMP_OUT状态相同，若所述电平信号COMP_OUT为高电平，则所述输出信号RO为高电平，若所述电平信号COMP_OUT为低电平，则所述输出信号RO为低电平。

下面对所述电平位移电路2的电路连接具体说明：

如图4所示，所述电平位移电路2包括：第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8和第一运放2001，所述第一电阻R1、所述第二电阻R2、所述第三电阻R3、所述第六电阻R6、所述第五电阻R5和所述第四电阻R4依次串联，所述第一电阻R1的一端与A线的连接脚连接，所述A线的连接脚接入A线，所述第一电阻R1与所述第二电阻R2的连接端输出所述第一信号电压LSA，所述第四电阻R4的一端与B线的连接脚连接，所述B线的连接脚接入B线，所述第四电阻R4的与所述第五电阻R5的连接端输出所述第二信号电压LSB，所述第三电阻R3的和所述第六电阻R6的连接端连接共模电压VCOM，所述第七电阻R7的一端连接电源VCC，所述第七电阻R7的另一端通过所述第八电阻R8接地，所述第七电阻R7的另一端还连接所述第一运放2001的正向输入端，所述第一运放2001的输出端与所述第一运放2001的反向输入端连接，所述第一运放2001的输出端还输出所述共模电压VCOM；

所述电平位移电路2还包括第一PMOS管M1、第二PMOS管M2、第一NMOS管M10、第二运放2002和第九电阻R14，所述第二运放2002的正向输入端与带隙基准电压源连接(VBG)，所述第二运放2002的反向输入端与所述第一NMOS管M10的源极连接并通过所述第九电阻R14接地，所述第二运放2002的输出端与所述第一NMOS管M10的栅极连接，所述第一NMOS管M10的漏极分别与所述第一PMOS管M1的漏极、所述第一PMOS管M1的栅极和所述第二PMOS管M2的栅极连接，所述第一PMOS管M1的源极和所述第二PMOS管M2的源极分别与电源VCC连接，所述第二PMOS管M2的漏极与所述第二电阻R2和所述第三电阻R3的连接端连接。

上述电路中，所述第七电阻R7、所述第八电阻R8和所述第一运放2001产生所述共模电压VCOM，其中所述第一运放2001的输出端流入流出电流的能力都比较强，一般采用AB类的输出结构，该类输出结构可提供较大的驱动能力，同时实现较小的失真。另外，为提高共模电压VCOM电压的工作范围，需要采用BIPOLAR管作为AB类输出级。

所述第一电阻R1和所述第四电阻R4的阻值相同，所述第二电阻R2和所述第五电阻R5的阻值相同，所述第三电阻R3和所述第六电阻R6的阻值相同，通过第一电阻到第六电阻的电阻网络，将A线和B线输入的电压线性转换为第一信号电压LSA和第二信号电压LSB。本发明通过调整第一电阻R1、第二电阻R2和第三电阻R3的比例关系，即调整R1/R2+R3的比例关系，可以将第一信号电压LSA和第二信号电压LSB的电压控制在预设电压范围内，而且除A和B两个节点外，所有内部节点看到的电压均在预设电压范围内(如0～3.3V)，因此只有第一电阻R1和第四R4处为(-13V，+13V)高电压，而这在一般工艺中POLY多晶硅电阻的承压范围内，确保了芯片的可靠性。此时，内部器件均可以采用低压器件实现，如额定电压为5VPMOS管或额定电压为5V NMOS管，从而最大程度地优化芯片面积。

国家电网标准要求一个RS485驱动器主机能够驱动足够数量的RS485从机，从而要求处于接收数据状态的RS485从机的输入阻抗大于一定值，本发明可以通过调节第一电阻R1、第二电阻R2和第三电阻R3的阻值和(即第一电阻R1加上第二电阻R2加上第三电阻R3的阻值和)，来调节接收器在电平转换环节的延时，即调节所述RS485总线A线输入的电压转换为第一信号电压的时间和所述RS485总线B线输入的电压转换为第二信号电压的时间，同时也满足了各种需求对A和B脚不同阻抗的要求。

通过第一PMOS管M1、第二PMOS管M2组成的电流镜提供电流源，将电平移位电路2的阈值点设置为负值，保证本发明RS485接收器电路的输入端A和B在开路、短路、悬空时，RS485接收器的输出端处于高电平的状态，即因为第二PMOS管M2电流源的电流也流过第三电阻R3，导致第三电阻R3比第六电阻R6多出一个电流，从而第三电阻R3处的电压的压降也比第六电阻R6处的电压的压降大一些，此时A-B电压只有向负电压变化，使得第一信号电压LSA的电压与第二信号电压LSB的电压相等，从而实现此处阈值电压负值。对于RS485而言，A线和B线常规的差分输入阈值电压范围为-200mV～-50mV，本实施例中，A/B线输入电压转换为预设电压范围后，若V(LSA)-V(LSB)>-50mV，则所述输出信号RO输出高电平；若V(LSA)-V(LSB)<-200mV，则所述输出信号RO输出低电平。

考虑到对于RS485而言，电源的工作范围在3.3V～5V大范围变化，同时芯片的工作温度也是-40°～125°大范围变化，并且随着半导体厂制造工艺的波动，器件性能参数也会在一定范围内波动，比如电阻的方块电阻值会随着生产工艺以及生成批次的不同而改变。本实施例中，所述电平位移电路2还能在电源、温度、工艺参数大范围变化的情况下，保证A线和B线的差分输入阈值电压保持在-200mV～-50mV范围内。

所述带隙基准电压源(VBG)可以设计为零温度系数，并电压抑制比较高,能够实现第一PMOS管M1和第二PMOS管M2的偏置电流在温度和电压变化的情况稳定供电。而A线和B线的差分输入阈值电压由VBG*R3/R14来决定,在上述公式中，可以通过设计第三电阻R3与第九电阻R14的比值关系，进而消除三电阻R3和第九电阻R14的绝对值的波动。

由于在RS485总线A线输入的电压转换为第一信号电压LSA以及在RS485总线B线输入的电压转换为第二信号电压LSB时的电平转换环节中的电阻网络没有到电源的通路，因此在本实施例中，只需要优化第一运放2001和电流源的电源抑制比特性，就可以避免电源信号的波动对第一信号电压LSA和第二信号电压LSB的干扰。

所述输出电路3中，所述输出信号RO可为三态输出中的任意一种，所述三态输出分别为高电平输出、低电平输出和高阻态输出。经所述输出电路103的驱动，所述输出信号RO可具有驱动负载的能力。所述输出电路103的具体结构采用现有技术即可实现，本实施例不作具体说明。

本实施例通过设置电平位移电路将RS485总线A线与B线输入的高电压转换为预设电压，并通过比较器电路解决了在输入信号不对称的情况下，因上升延时和下降延时不匹配造成通信失败的问题，快速有效地对转换后的信号进行识别，最终产生串行数据信号并传给后级的MCU等低压供电模块，同时能够满足国网标准对RS485接口远程数据传输应用标准的电气特性要求。

实施例3

本实施例提供一种集成电路，其集成有实施例2中的RS485接收器电路。

虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (9)

1.一种比较器电路，其特征在于，所述比较器用于接收第一信号电压和第二信号电压，所述第一信号电压与所述第二信号电压的信号电压的幅度不完全对称，所述比较器电路包括：第一级增益单元、第一级电平转换单元、第二级增益单元和第二级电平转换单元；

所述第一级增益单元用于将所述第一信号电压和所述第二信号电压进行第一级增益处理；

所述第一级电平转换单元用于将第一级增益后的第一信号电压和第一级增益后的第二信号电压进行第一级电平转换；

所述第二级增益单元用于将第一级电平转换后的第一信号电压和第一级电平转换后的第二信号电压进行第二级增益处理；

所述第二级电平转换单元用于将第二级增益后的第一信号电压进行第二级电平转换并输出第一差分信号，还用于将第二级增益后的第二信号电压进行第二级电平转换并输出第二差分信号；

所述比较器电路还包括差分信号转单端单元、电平输出单元、偏置单元；

所述差分信号转单端单元用于将所述第一差分信号和所述第二差分信号转换为单端电平信号，并通过所述电平输出单元输出电平信号；

其中，所述偏置单元用于向所述差分信号转单端单元提供偏置电压。

2.如权利要求1所述的比较器电路，其特征在于，所述第一级增益单元包括第一电流源、第一PNP管、第二PNP管、第一电阻和第二电阻，所述第二PNP管的基极接入所述第一信号电压，所述第一PNP管的基极接入所述第二信号电压，所述第一PNP管的发射极和所述第二PNP管的发射极通过所述第一电流源与电源连接，所述第一PNP管的集电极通过所述第一电阻接地，所述第二PNP管的集电极通过所述第二电阻接地；

和/或，

所述第一级电平转换单元包括第二电流源、第三电流源、第三PNP管和第四PNP管，所述第三PNP管的基极与所述第二PNP管的集电极连接，所述第四PNP管的基极与所述第一PNP管的集电极连接，所述第三PNP管的发射极通过所述第二电流源与电源连接，所述第四PNP管的发射极通过所述第三电流源与电源连接，所述第三PNP管的集电极和所述第四PNP管的集电极接地；

和/或，

所述第二级增益单元包括第四电流源、第五PNP管、第六PNP管、第三电阻和第四电阻，所述第五PNP管的基极与所述第三PNP管的发射极连接，所述第六PNP管的基极与所述第四PNP管的发射极连接，所述第五PNP管的发射极和所述第六PNP管的发射极通过所述第四电流源与电源连接，所述第五PNP管的集电极通过所述第三电阻与地连接，所述第六PNP管的集电极通过所述第四电阻接地；

和/或，

所述第二级电平转换单元包括第七PNP管和第八PNP管，所述第七PNP管的基极与所述第五PNP管的集电极连接，所述第八PNP管的基极与所述第六PNP管的集电极连接，所述第七PNP管的集电极和第八PNP管的集电极接地。

3.如权利要求2所述的比较器电路，其特征在于，所述差分信号电压转单端单元包括第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管，所述第一NMOS管的源极与所述第七PNP管的发射极连接，所述第一NMOS管的漏极分别与所述第一PMOS管的漏极、所述第一PMOS管的栅极和所述第二PMOS管的栅极连接，所述第一PMOS管的源极与电源连接，所述第二NMOS管的源极与所述第八PNP管的发射极连接，所述第二NMOS管的漏极与所述第二PMOS管的漏极连接，所述第二PMOS管的源极与电源连接；

和/或，

所述电平输出单元包括第一反相器、第二反相器和第三反相器，所述第一反相器、所述第二反相器和所述第三反相器依次连接，所述第一反相器的输入端与所述第二PMOS管的漏极连接，所述第三反相器的输出端输出电平信号；

所述电平输出单元还包括阈值回差单元，所述阈值回差单元包括第六电流源、第四NMOS管和第五NMOS管，所述第四NMOS管的漏极和所述第五NMOS管的漏极通过所述第六电流源与电源连接，所述第四NMOS管的源极与所述第五PNP管的集电极连接，所述第四NMOS管的栅极与所述第三反相器的输出端连接，所述第五NMOS管的源极与所述第六PNP管的集电极连接，所述第五NMOS管的栅极与所述第二反相器和所述第三反相器的连接端连接；

和/或，

所述偏置单元包括第五电流源、第三NMOS管、第九PNP管和第五电阻，所述第三NMOS管的漏极和所述第三NMOS管的栅极通过所述第五电流源与电源连接，所述第三NMOS管的漏极还分别与所述第一NMOS管的栅极、所述第二NMOS管的栅极连接，所述第三NMOS管的源极与所述第九PNP管的发射极连接，所述第九PNP管的基极和所述第九PNP管的集电极通过所述第五电阻接地。

4.一种RS485接收器电路，其特征在于，所述RS485接收器电路包括如权利要求1至3任一项所述的比较器电路。

5.如权利要求4所述的RS485接收器电路，其特征在于，所述RS485接收器电路还包括电平位移电路和输出驱动电路；

所述比较器电路分别与所述电平位移电路和所述输出驱动电路连接；

所述电平位移电路用于将RS485总线A线输入的电压转换为第一信号电压，所述电平位移电路还用于将RS485总线B线输入的电压转换为第二信号电压；

所述输出驱动电路用于接收所述比较器电路输出的电平信号并生成与所述电平信号电压相同的输出信号并输出。

6.如权利要求5所述的RS485接收器电路，其特征在于，所述电平位移电路包括：

第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻和第一运放，所述第一电阻、所述第二电阻、所述第三电阻、所述第六电阻、所述第五电阻和所述第四电阻依次串联，所述第一电阻的一端与A线的连接脚连接，所述第一电阻与所述第二电阻的连接端输出所述第一信号电压，所述第四电阻的一端与B线的连接脚连接，所述第四电阻的与所述第五电阻的连接端输出所述第二信号电压，所述第三电阻的和所述第六电阻的连接端连接共模电压，所述第七电阻的一端连接电源，所述第七电阻的另一端通过所述第八电阻接地，所述第七电阻的另一端还连接所述第一运放的正向输入端，所述第一运放的输出端与所述第一运放的反向输入端连接，所述第一运放的输出端还输出所述共模电压；

所述电平位移电路还包括第一PMOS管、第二PMOS管、第一NMOS管、第二运放和第九电阻，所述第二运放的正向输入端与带隙基准电压源连接，所述第二运放的反向输入端与所述第一NMOS管的源极连接并通过所述第九电阻接地，所述第二运放的输出端与所述第一NMOS管的栅极连接，所述第一NMOS管的漏极分别与所述第一PMOS管的漏极、所述第一PMOS管的栅极和所述第二PMOS管的栅极连接，所述第一PMOS管的源极和所述第二PMOS管的源极分别与电源连接，所述第二PMOS管的漏极与所述第二电阻和所述第三电阻的连接端连接。

7.如权利要求6所述的RS485接收器电路，其特征在于，所述第一电阻和所述第四电阻的阻值相同，所述第二电阻和所述第五电阻的阻值相同，所述第三电阻和所述第六电阻的阻值相同。

8.如权利要求6所述的RS485接收器电路，其特征在于，所述电平位移电路用于基于所述第一电阻、所述第二电阻和所述第三电阻的预设阻值比例关系将所述第一信号电压和所述第二信号电压调整至预设电压范围内。

9.如权利要求6所述的RS485接收器电路，其特征在于，所述电平位移电路还用于接收外部控制器发送的控制指令，并根据所述控制指令调整所述第一电阻、所述第二电阻和所述第三电阻的阻值，以对所述RS485总线A线输入的电压转换为第一信号电压的时间和所述RS485总线B线输入的电压转换为第二信号电压的时间进行调整。