TWI599173B - 低電壓差動訊號模式發射與接收電路 - Google Patents

Description

低電壓差動訊號模式發射與接收電路

本案是有關於一種通訊電路，特別是有關於一種低電壓差動訊號模式發射與接收電路。

低電壓差動訊號模式發射與接收電路常用於高效能資料傳輸應用，如液晶螢幕。然而在低電壓環境中，如何提昇頻寬與有效利用電力資源，便成為一大難題。

本案提供一種低電壓差動訊號模式發射電路，包含逐級放大模組、準位調整模組及驅動模組。逐級放大模組包含依序連接之複數放大器，以接收並放大一對差動輸入訊號，而輸出一第一輸入訊號與一第二輸入訊號。準位調整模組包含二移位單元，連接逐級放大模組之後，各移位單元包含：一第一電容；一第二電容；一第一電晶體，包含一第一端、一第二端及一第一控制端，第一端連接第一電容，以經由第一電容接收第一輸入訊號；及一第二電晶體，包含一第三端、一第四端及一第二控制端， 第四端連接第二電容，以經由第二電容接收第二輸入訊號。其中第一電晶體之第一控制端連接於第二電晶體之第四端，第二電晶體之第二控制端連接於第一電晶體之第一端，第一電晶體之第二端連接於第二電晶體之第三端而於其間形成一節點，並且二移位單元中之一者之節點接收一第一偏壓，以將第一及第二輸入訊號下移而分別經由第一端與第四端輸出，二移位單元中之另一者之節點接收一第二偏壓，以將第一及第二輸入訊號上移而分別經由第一端與第四端輸出。驅動模組，連接於準位調整模組之二移位單元，以根據二移位單元輸出之經偏移之第一及第二輸入訊號而輸出一對差動輸出訊號。

本案另提供一種低電壓差動訊號模式接收電路，用以接收由一第一輸入訊號與一第二輸入訊號所組成之一差動輸入訊號。低電壓差動訊號模式接收電路包含二移位單元，各移位單元包含一第一電容；一第二電容；一第一電晶體，包含一第一端、一第二端及一第一控制端，第一控制端連接第一電容並接收一第一偏壓；及一第二電晶體，包含一第三端、一第四端及一第二控制端，第二控制端連接第二電容並接收第二偏壓。其中第一電晶體之第一端接收一工作電壓，第二電晶體之第四端接地，第一電晶體之該第二端連接於第二電晶體之第三端而於其間形成一節點。其中，於該二移位單元中之一者中，第一控制端與第二控制端還分別經由第一電容與第二電容接收第一輸入訊號，而於節點輸出一第一輸出訊號。於該二移位單元中之另一者中，第一控制端與第二控制端分別經由第一電容與第二電容接收第二輸入訊號，而於該節點輸出一第二輸出訊號。

綜上所述，藉由應用本案之實施例，低電壓差動訊號模式發射與接收電路可適用於低供應電壓環境(如供應電壓約等於電晶體之臨界電壓)，同時因不具有電流源，可節省電路面積。

1‧‧‧第一端

2‧‧‧第二端

3‧‧‧第三端

4‧‧‧第四端

100‧‧‧逐級放大模組

110‧‧‧放大器

111、112、113、114、115、118‧‧‧反向器

116、119‧‧‧傳輸閘

117、120‧‧‧電晶體

200‧‧‧準位調整模組

210、220‧‧‧移位單元

211、221‧‧‧第一電容

212、222‧‧‧第二電容

213、223‧‧‧第一電晶體

214、224‧‧‧第二電晶體

300‧‧‧驅動模組

310、320、330、340‧‧‧第三電晶體

350、360‧‧‧第四電晶體

370a、370b‧‧‧第一反向器

370‧‧‧第二反向器

380、390‧‧‧第五電晶體

400‧‧‧訊號適配模組

410‧‧‧訊號轉換單元

420、430‧‧‧第三反向器

421、422、431、432‧‧‧第六電晶體

440‧‧‧第四反向器

451、452、453、454‧‧‧準位位移電路

4511、4512‧‧‧電晶體組500‧‧‧電壓產生模組

510、520‧‧‧電壓產生單元

521、523‧‧‧第七電晶體

522、524‧‧‧第八電晶體

528‧‧‧第三電容

529‧‧‧第四電容

600‧‧‧移位單元

610‧‧‧第一電容

620‧‧‧第二電容

630‧‧‧第一電晶體

640‧‧‧第二電晶體

650‧‧‧上拉電阻

660‧‧‧下拉電阻

a、b、c、d‧‧‧節點

B1‧‧‧第一偏壓

B2‧‧‧第二偏壓

B3‧‧‧第三偏壓

B4‧‧‧第四偏壓

Bp‧‧‧第一偏壓

Bn‧‧‧第二偏壓

c1‧‧‧第一控制端

c2‧‧‧第二控制端

c3‧‧‧第三控制端

c4‧‧‧第四控制端

c5‧‧‧第五控制端

c6‧‧‧第六控制端

cs1、cs2、cs3、cs4‧‧‧操控訊號

ct1、ct1’‧‧‧控制訊號

ct2、ct2’‧‧‧控制訊號

ct3、ct3’‧‧‧控制訊號

ct4、ct4’‧‧‧控制訊號

Dp‧‧‧第一輸出端

Dn‧‧‧第二輸出端

Ivt‧‧‧反向器

i、ib‧‧‧差動輸入訊號

out‧‧‧第一輸出訊號

outb‧‧‧第二輸出訊號

P+、P-‧‧‧向下位移訊號

M1、M2、M3、M4‧‧‧第九電晶體

M5、M6、M7、M8‧‧‧第九電晶體

N+、N-‧‧‧向上位移訊號

R‧‧‧阻抗

Si‧‧‧第一輸入訊號

Sib‧‧‧第二輸入訊號

VDD‧‧‧電壓

-V1‧‧‧電壓

V2‧‧‧電壓

Vd1、Vd3‧‧‧第一邏輯電壓

Vd2、Vd4‧‧‧第二邏輯電壓

[圖1]為本案一實施例之低電壓差動訊號模式發射電路之方塊示意圖。

[圖2]為本案一實施例之逐級放大模組之電路方塊示意圖。

[圖3]為本案一實施例之準位調整模組及驅動模組之電路方塊示意圖。

[圖4]為移位單元之訊號變化示意圖。

[圖5]為另一移位單元之訊號變化示意圖。

[圖6]為本案另一實施例之部分之驅動模組之另一示意圖。

[圖7]為本案另一實施例之另一部分之驅動模組之另一示意圖。

[圖8]為本案一實施例之訊號適配模組之示意圖。

[圖9]為本案一實施例之訊號轉換單元之示意圖。

[圖10]為本案另一實施例之訊號轉換單元之示意圖。

[圖11]為本案一實施例之操控訊號之訊號移位示意圖。

[圖12]為本案一實施例之電壓產生模組之示意圖。

[圖13]為本案一實施例之電壓產生單元之第一區塊示意圖。

[圖14]為本案一實施例之電壓產生單元之第二區塊示意圖。

[圖15]為本案另一實施例之逐級放大模組之電路方塊示意圖。

[圖16]為本案一實施例之低電壓差動訊號模式接收電路之方塊示意圖。

[圖17]為本案一實施例之移位單元之示意圖。

[圖18]為本案另一實施例之低電壓差動訊號模式接收電路之方塊示意圖。

以下將以圖式揭露本案的複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本案。也就是說，在本案部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。

參照圖1，係為本案一實施例之低電壓差動訊號模式(Low-Voltage Differential Signaling，LVDS)發射電路之方塊示意圖。低電壓差動訊號模式發射電路包含逐級放大模組100、準位調整模組200、驅動模組300、訊號適配模組400及電壓產生模組500。

在一實施例中，低電壓差動訊號模式發射電路可僅包含逐級放大模組100、準位調整模組200、驅動模組300，而不具有訊號適配模組400及電壓產生模組500。以下詳細說明各個模組之內部組成與功能。

參照圖2，係為本案一實施例之逐級放大模組100之電路方塊示意圖。逐級放大模組100包含複數級放大器110，係依序串連而成。視所需之訊號放大倍率，可設置不同數量的放大器110。若需要的放大倍率愈多，則可設置愈多的放大器110；反之，若需要的放大倍率愈少，則可設置愈少的放大器110。各個放大器110之內部組成係為相同，僅尺寸不同，係逐級等比放大，即第二級放大器110之面積為第一級放大器110的二倍，第三級放大器110之面積為第二級放大器110的二倍，依此類推。在一些實施例中，各個放大器110之內部組成亦可為不同。

各個放大器110之內部組成如圖2中最左邊的放大器110所示。放大器110包含複數反向器與傳輸閘。反向器111與反向器112作為一差動對，而分別接收一對差動輸入訊號i、ib，再將差動輸入訊號i、ib放大輸出。反向器113與反向器114連接於反向器111、112之輸出端之間，且反向器113之輸入端連接反向器114之輸出端，反向器114之輸入端連接反向器113之輸出端，藉以形成正迴授電路，藉以提供良好的共模排斥比(Common Mode Rejection Ratio)並減少輸入共模雜訊。反向器111之輸出端還連接反向器115與傳輸閘116。傳輸閘116之一端與反向器115之輸出端共同連接於反向器111之輸出端，傳輸閘116之另一端與反向器115之輸入端相互連接，並連接至電晶體117之控制端(以金氧半場效電晶體為例，即為閘極)。電晶體117之另外兩端(於此為源極與汲極)接地，而作為電容之用，以形成一電容性負載。反向器115與傳輸閘116作為電感性負載，以形成頻寬控制電路，而可建立共模位準和改變電路頻寬。電 容性負載之大小會改變電感性負載之有效電感值與電感性負載發生電感特性之頻帶範圍。電感性負載與輸出端所連接負載電路之輸入電容產生輕微諧振，以提升逐級放大模組100的頻寬與降低輸出端訊號的轉態時間，藉以提升資料傳輸率。相似地，反向器112之輸出端也連接反向器118與傳輸閘119，反向器118與傳輸閘119也連接另一電晶體120。因此，透過串接多級放大器110，可對差動輸入訊號i、ib逐級放大而輸出第一輸入訊號與第二輸入訊號Si、Sib。

參照圖3，係為本案一實施例之準位調整模組200及驅動模組300之電路方塊示意圖。準位調整模組200包含二移位單元210、220，連接前述逐級放大模組100之後，以接收經放大之第一輸入訊號與第二輸入訊號Si、Sib。移位單元210包含第一電容211、第二電容212、第一電晶體213及第二電晶體214。在本實施例中，第一電晶體213與第二電晶體214為P型金氧半電晶體(PMOS)。第一電晶體213包含第一端1、第二端2(即源極與汲極)及第一控制端c1(即閘極)。第二電晶體214包含第三端3、第四端4(即源極與汲極)及第二控制端c2(即閘極)。第一電晶體213之第一端1連接第一電容211，以經由第一電容211接收第一輸入訊號Si。第二電晶體214之第四端4連接第二電容212，以經由第二電容212接收第二輸入訊號Sib。第一電晶體213之第一控制端c1連接於第二電晶體214之第四端4，第二電晶體214之第二控制端c2連接於第一電晶體213之第一端1。第一電晶體213之第二端2連接於第二電晶體214之第三端3而於其間形成一節點a，用以接收第一偏壓B1，以將第一輸入訊號Si與第二輸 入訊號Sib下移，而分別形成向下位移訊號P+、P-並經由第一電晶體213之第一端1與第二電晶體214之第四端4輸出。第一偏壓B1介於0伏特至供應電壓VDD之間。供應電壓VDD需至少大於電晶體臨界電壓之一半，如當電晶體臨界電壓為0.5伏特，供應電壓VDD需大於0.25伏特。

圖4為移位單元210之訊號變化示意圖。如圖4所示，當第一輸入訊號Si由供應電壓VDD轉變為0伏特(左側實線)，第二輸入訊號Sib由0伏特轉變為供應電壓VDD時(左側虛線)，第一電晶體213之第一控制端c1之電壓值為B1伏特，第一端1之電壓值為(B1-VDD)伏特，因此第一電晶體213關閉。反之，第二電晶體214之第二控制端c2之電壓值為(B1-VDD)伏特，第四端4之電壓值為B1伏特，因此第二電晶體214開啟，使得向下位移訊號P-由原本之第二輸入訊號Sib(供應電壓VDD)下移至第一偏壓B1(右側虛線)。另一方面，由於第一輸入訊號Si與第二輸入訊號Sib為差動訊號，因此向下位移訊號P+也隨之下移至電壓-V1(右側實線)，即等於(B1-VDD)伏特。在另一情形，當第一輸入訊號Si由0伏特轉變為供應電壓VDD(左側虛線)，第二輸入訊號Sib由供應電壓VDD轉變為0伏特時(左側實線)，第一電晶體213之第一控制端c1之電壓值為(B1-VDD)伏特，第一端1之電壓值為B1伏特，因此第一電晶體213開啟，使得向下位移訊號P+由原本之第一輸入訊號Si(供應電壓VDD)下移至B1伏特(右側虛線)。反之，第二電晶體214之第二控制端c2之電壓值為B1伏特，第四端4之電壓值為(B1-VDD)伏特，因此第二 電晶體214關閉。由於第一輸入訊號Si與第二輸入訊號Sib為差動訊號，因此向下位移訊號P-也隨之下移(右側實線)。

相似地，移位單元220包含第一電容221、第二電容222、第一電晶體223及第二電晶體224，其連接關係與前述移位單元210相同，於此不再重複贅述。移位單元220與移位單元210之差異在於，移位單元220之第一電晶體223及第二電晶體224為N型金氧半電晶體(NMOS)。在移位單元220中，第一電晶體223之第二端2及第二電晶體224之第三端3之間之節點b係接收一第二偏壓B2，以將第一輸入訊號Si與第二輸入訊號Sib上移第二偏壓B2，而分別形成向上位移訊號N+、N-並經由第一電晶體213之第一端1與第二電晶體224之第四端4輸出。第二偏壓B2介於0伏特至電壓VDD之間。

圖5為移位單元220之訊號變化示意圖。如圖5所示，當第一輸入訊號Si由供應電壓VDD轉變為0伏特(左側實線)，第二輸入訊號Sib由0伏特轉變為供應電壓VDD時(左側虛線)，第一電晶體223之第一控制端c1之電壓值為(B2+VDD)伏特，第一端1之電壓值為B2伏特，因此第一電晶體223開啟，使得向上位移訊號N+由原本之第一輸入訊號Si(0伏特)上移至第二偏壓B2(右側實線)。反之，第二電晶體224之第二控制端c2之電壓值為B2伏特，第四端4為電壓(B2+VDD)伏特，因此第二電晶體224關閉。由於第一輸入訊號Si與第二輸入訊號Sib為差動訊號，因此向上位移訊號N-也隨之上移至電壓V2(右側虛線)，即等於(B2+VDD)伏特。在另一情形，當第一輸入訊號Si由0伏特轉變為供應電壓VDD(左 側虛線)，第二輸入訊號Sib由供應電壓VDD轉變為0伏特時(左側實線)，第一電晶體213之第一控制端c1之電壓值為B2伏特，第一端1之電壓值為(B2+VDD)伏特，因此第一電晶體213關閉。反之，第二電晶體214之第二控制端c2之電壓值為(B2+VDD)伏特，第四端4之電壓值為B2伏特，因此第二電晶體214開啟，使得向上位移訊號N-由原本之第二輸入訊號Sib(0伏特)上移至第一偏壓B1(右側實線)。由於第一輸入訊號Si與第二輸入訊號Sib為差動訊號，因此向上位移訊號N+也隨之上移(右側虛線)。

復參照圖3，300包含四個第三電晶體310、320、330、340，其中第三電晶體310、330為P型金氧半電晶體，第三電晶體320、340為N型金氧半電晶體。第三電晶體310之第三控制端c3(即閘極)連接移位單元210之第一電晶體213之第一端1，以接收向下位移訊號P+。第三電晶體330之第三控制端c3連接移位單元210之第二電晶體214之第四端4，以接收向下位移訊號P-。第三電晶體320之第三控制端c3連接移位單元220之第一電晶體223之第一端1，以接收向上位移訊號N+。第三電晶體340之第三控制端c3連接移位單元220之第二電晶體224之第四端4，以接收向上位移訊號N-。第三電晶體310、330之第一端1連接電壓VDD。第三電晶體320、340之第二端2接地。第三電晶體310之第二端2連接第三電晶體320之第一端1(即第三電晶體310與第三電晶體320彼此串接)，其間為節點c連接至第一輸出端Dp；第三電晶體330之第二端2連接第三電晶體340之第一端1(即第三電晶體330與第三電晶體340彼此串接)，其間為節點d 連接至第二輸出端Dn。第一輸出端Dp與第二輸出端Dn連接至訊號接收端(在此以其阻抗R表示)。

合併參照圖4與圖5與前述說明，當第一輸入訊號Si為0伏特，第二輸入訊號Sib為電壓VDD時，向下位移訊號P+為電壓-V1，向下位移訊號P-為第一偏壓B1，同時向上位移訊號N+為第二偏壓B2，向上位移訊號N-為電壓V2。此時，參照圖3，第三電晶體310、340開啟，第三電晶體320、330關閉，電壓VDD提供之電流係依序流經第三電晶體310與節點c而由第一輸出端Dp流出，經訊號接收端而於第二輸出端Dn返回，再流經節點d、第三電晶體340而流至地。在另一情形下，即當第一輸入訊號Si為電壓VDD，第二輸入訊號Sib為0伏特時，向下位移訊號P+為第一偏壓B1，向下位移訊號P-為電壓-V1，同時向上位移訊號N+為電壓V2，向上位移訊號N-為第二偏壓B2。此時，參照圖3，第三電晶體320、330開啟，第三電晶體310、340關閉，電壓VDD提供之電流係依序流經第三電晶體330與節點d而由第二輸出端Dn流出，經訊號接收端而於第一輸出端Dp返回，再流經節點c、第三電晶體320而流至地。如此便可根據差動輸入訊號Si、Sib，將差動輸出訊號由輸出端Dp、Dn送出。此外，由於在準位調整模組200，分別對差動輸入訊號Si、Sib上移與下移來抵消第三電晶體310、320、330、340之臨界電壓。使得第三電晶體310、320、330、340在開啟時，第三控制端c3接收到的電壓擺幅全部用於驅動訊號，可增加差動輸出訊號Dp、Dn的擺幅與第三電晶體310、320、330、340的頻寬。為了減少電路面積，本案所述實施例之驅動模組300不具有傳統之電流源，而具 有由前述第三電晶體310、320、330、340分別形成之類似於差動操作之第一反向器370a、370b。

參照圖6，係為本案另一實施例之部分之驅動模組300之另一示意圖。為了使圖式清楚，在此並未繪示完整之驅動模組300，僅繪示出接收向下位移訊號P+、向上位移N+之處至第一輸出端Dp之間的電路。如圖6所示，與圖3所示之驅動模組300之差異在於，本實施例在第三電晶體310、320(第一反向器370a)之後還連接複數由二個第四電晶體350、360串接的第二反向器370，該二第四電晶體350、360之間還連接二個第五電晶體380、390。第四電晶體350與第五電晶體380為P型金氧半電晶體；第四電晶體360與第五電晶體390為N型金氧半電晶體。第五電晶體380、390做為開關之用，以分別控制該二第四電晶體350、360是否連接至節點c(或第一輸出端Dp)。若連接至節點c，則可使用此第二反向器370，反之，若與節點c斷開，則沒有使用此第二反向器370。各級第二反向器370之第五電晶體380、390之控制端分別接收控制訊號ct1、ct1’、ct2、ct2’、ct3、ct3’、ct4、ct4’，以決定第五電晶體380、390開啟或關閉，據以控制各級第二反向器370是否作用。由於，第五電晶體380、390分別為P型金氧半電晶體與N型金氧半電晶體，因此各組控制訊號其邏輯為相反。意即，控制訊號ct1與控制訊號ct1’互為相反之邏輯，相似地，控制訊號ct2、ct3、ct4分別與控制訊號ct1’、ct3’、ct4’也互為相反之邏輯，而能使第五電晶體380、390同步開啟或關閉。類似於第一反向器370a，第二反向器370之第四電晶體350之控制端接收向下位移訊號P+；第二反 向器370之第四電晶體360之控制端接收向上位移訊號N+，當同一第二反向器370之第五電晶體380、390開啟時，該第二反向器370之動作如同圖3中第一反向器370a之相關說明，可更加增強訊號擺幅與頻寬；反之，若不需要增強訊號擺幅與頻寬，則可將第五電晶體380、390關閉。換言之，當愈多第二反向器370作用時，則可更加地增強訊號擺幅與頻寬。於此，雖於圖6繪示在第一反向器370a之後串接四級第二反向器370，然而第二反向器370之數量並非以此為限，亦可增加或減少。根據上述說明，所屬技術領域中具有通常知識者應可理解，以另一相同的電路連接於接收向下位移訊號P-、向上位移N-之處至第二輸出端Dn之間之運作原理(如圖7所示)，於此不另外說明。

參照圖8，係為本案一實施例之訊號適配模組400之示意圖。訊號適配模組400包含多個訊號轉換單元410(在此配合前述第二反向器370之數量，而以四個為例)，以分別接收操控訊號cs1~cs4，而將操控訊號cs1~cs4轉換為前述之控制訊號ct1~ct4，並分別透過第四反向器440將控制訊號ct1~ct4轉換為控制訊號ct1’~ct4’。訊號轉換單元410包含複數串接之第三反向器420、430(於此以二個為例)。如圖9所示，係為本案一實施例之訊號轉換單元410之示意圖，於此以第一級之訊號轉換單元410為例。第三反向器420由二個第六電晶體421、422串接所組成。第六電晶體421之第二端2連接第六電晶體422之第三端3，以作為第三反向器420之輸出。第六電晶體421為P型金氧半電晶體，第六電晶體422為N型金氧半電晶體。第六電晶體421之第四控制端c4與第六電晶體422之第 四控制端c4相連接，以接收操控訊號cs1。第六電晶體421之第一端1接收第一邏輯電壓Vd1，第六電晶體422之第四端4接收第二邏輯電壓Vd2。相似地，第三反向器430也具有串接的二個第六電晶體431、432。第六電晶體431、432之第四控制端c4連接於第三反向器420之輸出端。第六電晶體431之第一端1接收另一第一邏輯電壓Vd3，第六電晶體432之第四端4接收另一第二邏輯電壓Vd4。第六電晶體431之第二端2連接第六電晶體432之第三端3，以作為第三反向器430之輸出，以輸出控制訊號ct1。所述第一邏輯電壓為邏輯“1”之電壓，第二邏輯電壓為邏輯“0”之電壓。

在一實施例中，第一邏輯電壓Vd1之電壓值為(VDD+Vtp)，Vtp為第六電晶體421、431的臨界電壓，第二邏輯電壓Vd2之電壓值為-Vtn，Vtn為第六電晶體422、432的臨界電壓。操控訊號cs1則為0伏特或供應電壓VDD。因此，當操控訊號為0伏特時，第六電晶體421開啟且第六電晶體422剛切換至關閉，使得第三反向器420之輸出等同於第一邏輯電壓Vd1(即VDD+Vtp)。在此實施例中，第一邏輯電壓Vd3之電壓值為(VDD+2Vtp)，第二邏輯電壓Vd4之電壓值為-2Vtn。因此，當第三反向器420之輸出等同於第一邏輯電壓Vd1(即VDD+Vtp)時，第六電晶體431剛切換至關閉且第六電晶體432開啟，使得第三反向器430之輸出(即控制訊號ct1)等同於第二邏輯電壓Vd4(即-2Vtn)。在另一情形下，當操控訊號cs1為電壓VDD時，第六電晶體421剛切換至關閉且第六電晶體422開啟，使得第三反向器420之輸出等同於第二邏輯電壓Vd2(即-Vtn)。因此，第六電晶體431開啟且第六電晶體432剛切 換至關閉，使得第三反向器430之輸出(即控制訊號ct1)等同於第一邏輯電壓Vd3(即VDD+2Vtp)。換言之，原本操控訊號cs1為0伏特或電壓VDD，經過訊號轉換單元410之後，將轉變為第二邏輯電壓Vd4(-2Vtn)或第一邏輯電壓Vd3(VDD+2Vtp)，亦即提昇訊號之擺幅。

在一實施例中，可透過電阻分壓的方式改變電壓Vd1~Vd4之數值，其電壓值不以前述為限

參照圖10，係為本案另一實施例之訊號轉換單元410之示意圖，於此同樣以第一級之訊號轉換單元410為例。在此，訊號轉換單元410是以四個準位位移電路451、452、453、454來取代前述二個第三反向器420、430。

準位位移電路451包含四個第九電晶體M1、M2、M3、M4，其中第九電晶體M1、M2為P型金氧半電晶體，第九電晶體M3、M4為N型金氧半電晶體。第九電晶體M1之汲極連接第九電晶體M3之汲極；第九電晶體M2之汲極連接第九電晶體M4之汲極。第九電晶體M1之源極連接第九電晶體M2之源極，並連接至電壓VDD；第九電晶體M3之源極連接第九電晶體M4之源極，並連接至電壓Vd2。反向器Ivt連接於第九電晶體M1之閘極與第九電晶體M2之閘極之間，亦即反向器Ivt之輸出端連接第九電晶體M2之閘極，反向器Ivt之輸入端連接第九電晶體M1之閘極，並接收操控訊號cs1。第九電晶體M3之閘極連接於連接於第九電晶體M4之汲極；第九電晶體M4之閘極連接於連接於第九電晶體M3之汲極。

合併參照圖10及圖11，圖11為本案一實施例之操控訊號cs1之訊號移位示意圖。當操控訊號cs1為0伏特時，經反向器Ivt反向為電壓VDD，使得第九電晶體M2之閘極為電壓VDD，而第九電晶體M1之閘極為0伏特。因此，第九電晶體M1開啟，第九電晶體M2關閉。此時，第九電晶體M4之閘極經由開啟之第九電晶體M1接收到電壓VDD，因此也隨之開啟，使得第九電晶體M3關閉，且準位位移電路451之輸出端(即第九電晶體M4之汲極電壓)輸出電壓Vd2。此時，準位位移電路451之另一輸出端(即第九電晶體M3之汲極電壓)輸出電壓則為VDD。意即，操控訊號cs1的邏輯準位範圍由原來的0伏特與電壓VDD之間，藉由位移電路451而改變至電壓Vd2與電壓VDD之間。相反地，當操控訊號cs1為電壓VDD時，則第九電晶體M1、M4關閉，第九電晶體M2、M3開啟。因此準位位移電路451之輸出端(即第九電晶體M4之汲極電壓)仍保持輸出電壓VDD，此時準位位移電路451之另一輸出端(即第九電晶體M3之汲極電壓)則輸出電壓Vd2。

接下來，準位位移電路452接收準位位移電路451之輸出訊號。準位位移電路452同樣包含四個第九電晶體M5、M6、M7、M8。第九電晶體M5、M6為P型金氧半電晶體，第九電晶體M7、M8為N型金氧半電晶體。第九電晶體M5之汲極連接第九電晶體M7之汲極；第九電晶體M6之汲極連接第九電晶體M8之汲極。第九電晶體M5之源極連接第九電晶體M6之源極，並連接至電壓Vd1；第九電晶體M7之源極連接第九電晶體M8之源極，並連接至電壓Vd2。第九電晶體M5之閘極連接於連接於第 九電晶體M6之汲極；第九電晶體M6之閘極連接於連接於第九電晶體M5之汲極。第九電晶體M7之閘極連接準位位移電路451之輸出端；第九電晶體M8之閘極連接準位位移電路451之另一輸出端(即第九電晶體M1、M3之汲極)。

合併參照圖10及圖11，當第九電晶體M7之閘極接收電壓Vd2時，第九電晶體M7關閉，第九電晶體M8之閘極通過第九電晶體M1接收到電壓VDD而開啟。此時，第九電晶體M5之閘極經由開啟之第九電晶體M8而為電壓Vd2，因此第九電晶體M5開啟，而第九電晶體M6關閉。因此，準位位移電路452之一輸出端(即第九電晶體M8之汲極)保持輸出電壓Vd2，此時準位位移電路452之另一輸出端(即第九電晶體M8之汲極)則輸出電壓Vd1。相反地，當第九電晶體M7之閘極接收電壓VDD時，第九電晶體M7開啟、第九電晶體M8關閉、第九電晶體M6開啟、第九電晶體M5關閉。因此，準位位移電路452之一輸出端(即第九電晶體M8之汲極)經由開啟之第九電晶體M6而接收到電壓Vd1，此時準位位移電路452之另一輸出端(即第九電晶體M7之汲極)則輸出電壓Vd2。位移電路451的輸出邏輯準位的範圍由電壓Vd2與電壓VDD之間，藉由位移電路452而改變至電壓Vd2與電壓Vd1之間。意即，將電壓VDD上移至電壓Vd1。

準位位移電路453、454之運作原理與前述相似，於此不再贅述，如圖11所示，經由準位位移電路453可將邏輯準位的範圍由電壓Vd2與電壓Vd1之間改變至電壓Vd4與電壓Vd1之間，經由準位位移電路454可將邏輯準位的範圍由電壓Vd4與電壓Vd1之間改變至電壓Vd4與電壓 Vd3之間。從而，最終準位位移電路454輸出之控制訊號ct1將由原本之0伏特或電壓VDD轉變為第二邏輯電壓Vd4(-2Vtn)或第一邏輯電壓Vd3(VDD+2Vtp)，亦即提昇訊號之擺幅。

由以上說明，可以理解訊號適配模組410包含串接之複數準位位移電路451、452、453、454。每一準位位移電路(以準位移位電路451為例)包含由以汲極相接之二第九電晶體M1、M3所組成之電晶體組4511及由以汲極相接之二第九電晶體M2、M4所組成之電晶體組4512。電晶體組4511中的其中之一個第九電晶體M3之閘極與另一個電晶體組4512中的其中一個第九電晶體M4之汲極相接，並作為一輸出端；電晶體組4512中的其中之一個第九電晶體M4之閘極與另一個電晶體組4511中的其中一個第九電晶體M3之汲極相接，並作為一輸出端。在此，準位位移電路451之電晶體組4512的輸出端(即第九電晶體M3之汲極)連接第二邏輯電壓Vd2。準位位移電路452之其中一電晶體組的輸出端(即第九電晶體M6之汲極)連接第一邏輯電壓Vd1。以此類推，每一準位位移電路452之其中一電晶體組的輸出端均會連接一第一邏輯電壓或一第二邏輯電壓。如圖11所示，第一邏輯電壓Vd1與Vd3彼此不同；第二邏輯電壓Vd2與Vd4彼此不同。

復參照圖8，訊號轉換單元410之輸出端還連接一第四反向器440，以輸出與控制訊號ct1~ct4之邏輯相反之控制訊號ct1’~ct4’。此些控制訊號ct1/ct1’~ct4/ct4’將輸出至驅動模組300，來對應各級之控制驅動模組300中的第五電晶體380、390為開啟或關閉。在驅動模組300中， 為了取得較大的彈性而設置了多個第五電晶體380、390，其寄生電容卻會影響傳輸速度。為了降低此影響，因此需要給第五電晶體380、390更大擺幅之控制訊號ct1/ct1’~ct4/ct4’。於是，本案透過訊號轉換單元410將操控訊號cs1~cs4轉換為更大擺幅之控制訊號ct1/ct1’~ct4/ct4’。

在一實施例中，如需要更大擺幅之控制訊號ct1/ct1’~ct4/ct4’，前述訊號轉換單元410可設置更多的第三反向器。例如，在第三反向器430之後再串接第三級第三反向器，並將所欲達到的第一邏輯電壓與第二邏輯電壓提供給第三級反向器。此外，在每二個相連接之第三反向器之間，後級第三反向器所接收之第一邏輯電壓之電壓值應較前級第三反向器所接收之第一邏輯電壓之電壓值還高；反之，後級第三反向器所接收之第二邏輯電壓之電壓值應較前級第三反向器所接收之第二邏輯電壓之電壓值還低。

在一實施例中，各級第二反向器370之面積係逐級呈等比增加，如第二級之第二反向器370之面積是第一級第二反向器370之二倍，第三級之第二反向器370之面積是第一級第二反向器370之四倍，依此類推。各級訊號轉換單元410與第四反向器440之面積也相應地逐級呈等比增加。

參照圖12，係為本案一實施例之電壓產生模組500之示意圖。為了產生前述之兩組第一邏輯電壓(Vd1與Vd3)、第二邏輯電壓(Vd2與Vd4)，電壓產生模組500包含二個電壓產生單元510、520。電壓產生單元510利用第一輸入訊號與第二輸入訊號Si、Sib產生第一邏輯電壓Vd1 與第二邏輯電壓Vd2；電壓產生單元520利用第一輸入訊號與第二輸入訊號Si、Sib產生第一邏輯電壓Vd3與第二邏輯電壓Vd4。

圖13為本案一實施例之電壓產生單元520之第一區塊示意圖，圖14為本案一實施例之電壓產生單元520之第二區塊示意圖。亦即，根據圖13與圖14所示之電路可構成如圖12所示之電壓產生單元520。參照圖13，第一區塊包含第三電容528、第四電容529、二個串接之第七電晶體521、523及二個串接之第八電晶體522、524。第三電容528接收第一輸入訊號Si，第四電容529接收第二輸入訊號Sib。第七電晶體521、523為N型金氧半電晶體，第八電晶體522、524為P型金氧半電晶體。第七電晶體521之第五控制端c5與第七電晶體523之第四端4連接第四電容529；第七電晶體523之第五控制端c5與第七電晶體521之第一端1連接第三電容528。第七電晶體521之第二端2與第七電晶體523之第三端3連接在一起，並接受第三偏壓B3。第八電晶體522之第六控制端c6與第八電晶體524之第四端4連接第四電容529；第八電晶體524之第六控制端c6與第八電晶體522之第一端1連接第三電容528。第八電晶體522之第二端2與第八電晶體524之第三端3連接在一起，以輸出第一邏輯電壓Vd3。當第一輸入訊號Si為由供應電壓VDD改變為0伏特、第二輸入訊號Sib由0伏特改變為供應電壓VDD時，第七電晶體521與第八電晶體524開啟，第七電晶體523與第八電晶體522關閉。此時，第七電晶體521之第一端1因第七電晶體521開啟而導通至第三偏壓B3，若第三偏壓B3等同於供應電壓VDD，則第七電晶體521之第一端1將位移至供應電壓VDD。然而，由於第八電晶體522關 閉，故第七電晶體521之第一端1之電壓並無法輸出。另一方面，由於第一輸入訊號Si與第二輸入訊號Sib為差動訊號，因此第七電晶體523之第四端4將藉由第四電容529的交流耦合效應而隨第二輸入訊號Sib上移相同大小的電壓，也就是從1倍的供應電壓VDD上移至2倍的供應電壓VDD。由於第八電晶體524開啟，使得第八電晶體524之第三端3導通至第七電晶體523之第四端4，因此第一邏輯電壓Vd3為2倍的供應電壓值VDD。

而在相反的情形下，即當第一輸入訊號Si為從0伏特改變為供應電壓VDD、第二輸入訊號Sib從由供應電壓VDD改變為0伏特時，第七電晶體523與第八電晶體522開啟，第七電晶體521與第八電晶體524關閉。此時，第七電晶體523之第四端4因第七電晶體523開啟而導通至第三偏壓B3，若第三偏壓B3等同於供應電壓VDD，則第七電晶體523之第四端4將導通至供應電壓VDD。然而，由於第八電晶體524關閉，故第七電晶體523之第四端4並無法輸出。另一方面，由於第一輸入訊號Si與第二輸入訊號Sib為差動訊號，第七電晶體521之第一端1將藉由第三電容528的交流耦合效應而隨第一輸入訊號Si上移相同大小的電壓，也就是從1倍的供應電壓值VDD上移至2倍的供應電壓值VDD。由於第八電晶體522開啟，使得第八電晶體522之第二端2導通至第七電晶體521之第一端1而可輸出2倍的供應電壓VDD。因此，不論在何種情形下，第一邏輯電壓Vd3將維持在2倍電壓VDD，以供訊號適配模組400使用。

如圖14所示，第二區塊同樣包含第三電容528、第四電容529、二個串接之第七電晶體521、523及二個串接之第八電晶體522、524。 與圖13之差異在於，第二區塊之第七電晶體521、523為P型金氧半電晶體，第二區塊之第八電晶體522、524為N型金氧半電晶體，並且第七電晶體521、523之間接收的是第四偏壓B4(於此為0伏特)。當第一輸入訊號Si從供應電壓VDD改變為0伏特、第二輸入訊號Sib從0伏特改變為供應電壓VDD時，第七電晶體523與第八電晶體522開啟，第七電晶體521與第八電晶體524關閉，使得第七電晶體523之第四端4導通至第四偏壓B4而改變為0伏特，於此同時，第一輸入訊號Si則與第一輸入訊號Si有相同的電壓變化，由0伏特下移1倍供應電壓VDD而改變為-1倍供應電壓值VDD(即-VDD)。如同前述，在另一情形下(即第一輸入訊號Si從0伏特改變為供應電壓VDD、第二輸入訊號Sib從由供應電壓VDD改變為0伏特時，也會有相同的結果，即第二邏輯電壓Vd4維持在電壓-VDD，以供訊號適配模組400使用。

相似於電壓產生單元520，電壓產生單元510也包含如圖13及圖14所示之第一區塊與第二區塊，差異在於，第一區塊輸入的第三偏壓B3為第七電晶體521、523之臨界電壓Vtn，第二區塊輸入的第四偏壓B4為(供應電壓VDD-第八電晶體522、524之臨界電壓Vtp)，使得第一區塊輸出之第一邏輯電壓Vd1(對應於圖13之第一邏輯電壓Vd3之位置)為(Vtn+VDD)，第二區塊輸出之第二邏輯電壓Vd2(對應於圖14之第二邏輯電壓Vd4之位置)為-Vtp。在此，Vtn與(VDD-Vtp)可透過對電壓VDD與0伏特以電阻分壓方式產生。

上述實施例之電壓產生模組500雖是以接收第一輸入訊號Si、第二輸入訊號Sib來說明，其具有特定之電壓值(供應電壓VDD與0伏特)，然而輸入的訊號並非以此為限，在0伏特至供應電壓VDD之間的差動訊號亦可。

在一實施例中，第三偏壓B3可連接至第一邏輯電壓Vd1，第四偏壓B4可連接至第二邏輯電壓Vd2。

在一些實施例中，電壓產生模組500還可包含另一電壓產生單元，以產生其他邏輯電壓。並且，可分別以第一邏輯電壓Vd3與第二邏輯電壓Vd4作為其第一區塊與第二區塊之偏壓。以此類推，電壓產生模組500可包含更多的電壓產生單元，以產生更多邏輯電壓，並且前級的電壓產生單元輸出之邏輯電壓可作為後級的電壓產生單元之偏壓輸入。

根據上述實施例中之部分模組可改以其他電路來實現，本案並非限制各個模組均需以本案所載之電路完成。例如，在一實施例中，逐級放大模組100之各級放大器，係可由前述之準位調整模組200與驅動模組300所組成，如圖15所示。

參照圖16，係為本案一實施例之低電壓差動訊號模式接收電路之方塊示意圖。低電壓差動訊號模式接收電路可用以接收前述低電壓差動訊號模式發射電路所發出的差動訊號(於此稱差動輸入訊號)。差動輸入訊號由第一輸入訊號Si與第二輸入訊號Sib所組成。低電壓差動訊號模式接收電路包含至少二移位單元600，於此以二組串接之數個移位單元600為例。

參照圖17，係為本案一實施例之移位單元600之示意圖。移位單元600包含第一電容610、第二電容620、第一電晶體630、第二電晶體640、上拉電阻650及下拉電阻660。第一電晶體630為P型金氧半電晶體，包含第一端1、第二端2及第一控制端c1。第一控制端c1連接第一電容610，並連接上拉電阻650以接收第一偏壓Bp。第二電晶體640為N型金氧半電晶體，包含第三端3、第四端4及第二控制端c2。第二控制端c2連接第二電容620，並連接下拉電阻660以接收第二偏壓Bn。第一電晶體630之第一端1接收一供應電壓VDD，第二電晶體640之第四端4接地，第一電晶體630之第二端2連接於第二電晶體640之第三端3而於其間形成一節點，作為輸出端。第一電晶體630與第二電晶體640串接而形成一反向器。於此，第一電晶體630之第一控制端c1與第二電晶體640之第二控制端c2分別經由第一電容610與第二電容620接收第一輸入訊號Si，而於節點輸出一第一輸出訊號out。在此，使第一電晶體630之第一控制端c1接收第一偏壓Bp，並使第二電晶體640之第二控制端c2接收第二偏壓Bn之目的是，讓第一電晶體630與第二電晶體640組成之反向器維持在轉態區(transition region)而可具有訊號放大之功能。藉此，可將第一輸入訊號Si放大為第一輸出訊號out。

相似地，在接收第二輸入訊號Sib之另一移位單元600中，第一電晶體630之第一控制端c1與第二電晶體640之第二控制端c2分別經由第一電容610與第二電容620接收第二輸入訊號Sib，而於節點輸出一第二輸出訊號outb。

如圖16所示，藉由串接多級移位單元600，可逐步地將差動輸入訊號放大。此些移位單元600之面積係逐步縮小，即後級之移位單元600之面積較前級之移位單元600之面積小，且可成等比縮小關係。

參照圖18，係為本案另一實施例之低電壓差動訊號模式接收電路之方塊示意圖。相較於圖16，在第一級移位單元600可再並聯另一移位單元600，如此可使訊號的放大效果更好。

在一實施例中，可利用前述電壓產生模組500產生前述第一偏壓Bp與第二偏壓Bn。

雖然本案已以實施方式揭露如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧逐級放大模組

200‧‧‧準位調整模組

300‧‧‧驅動模組

400‧‧‧訊號適配模組

500‧‧‧電壓產生模組

Dp‧‧‧第一輸出端

Dn‧‧‧第二輸出端

i、ib‧‧‧差動輸入訊號

P+、P-‧‧‧向下位移訊號

N+、N-‧‧‧向上位移訊號

Si‧‧‧第一輸入訊號

Sib‧‧‧第二輸入訊號

Claims (10)

1. 一種低電壓差動訊號模式發射電路，包含：一逐級放大模組，包含依序連接之複數放大器，以接收並放大一對差動輸入訊號，而輸出一第一輸入訊號與一第二輸入訊號；一準位調整模組，包含二移位單元，連接該逐級放大模組之後，各該移位單元包含：一第一電容；一第二電容；一第一電晶體，包含一第一端、一第二端及一第一控制端，該第一端連接該第一電容，以經由該第一電容接收該第一輸入訊號；及一第二電晶體，包含一第三端、一第四端及一第二控制端，該第四端連接該第二電容，以經由該第二電容接收該第二輸入訊號，其中該第一電晶體之該第一控制端連接於該第二電晶體之該第四端，該第二電晶體之該第二控制端連接於該第一電晶體之該第一端，該第一電晶體之該第二端連接於該第二電晶體之該第三端而於其間形成一節點，並且該二移位單元中之一者之該節點接收一第一偏壓，以將該第一及第二輸入訊號下移而分別經由該第一端與該第四端輸出，該二移位單元中之另一者之該節點接收一第二偏壓，以將該第一及第二輸入訊號上移而分別經由該第一端與該第四端輸出；及 一驅動模組，連接於該準位調整模組之該二移位單元，以根據該二移位單元輸出之經上移或下移之該第一及第二輸入訊號而輸出一對差動輸出訊號。
2. 如請求項1所述之低電壓差動訊號模式發射電路，其中該驅動模組包含二第一反向器，各該第一反向器包含串接之二第三電晶體，該些第三電晶體之一第三控制端個別連接該二移位單元之該第一端與該第四端中的其中之一，以分別接收經上移或下移之該第一輸入訊號或該第二輸入訊號，該二第一反向器之該二第三電晶體之間的節點個別連接至一訊號輸出端，以輸出該對差動輸出訊號。
3. 如請求項2所述之低電壓差動訊號模式發射電路，其中該驅動模組更包含二組串接之複數第二反向器，各該第二反向器包含串接之二第四電晶體與二第五電晶體，該二第四電晶體之控制端個別連接於該二移位單元之該第一端或個別連接於該二移位單元之該第四端，該二第五電晶體連接於該二第四電晶體之間，且該二第五電晶體之間連接於其中一個該訊號輸出端。
4. 如請求項3所述之低電壓差動訊號模式發射電路，更包含一訊號適配模組，接收複數操控訊號，並將該些操控訊號轉換為擺幅更大之複數控制訊號，該訊號適配模組連接該些第二反向器之該二第五電晶體之控制端，以根據該些控制訊號分別對應控制該些第二反向器之該二第五電晶體為開啟或關閉。
5. 如請求項4所述之低電壓差動訊號模式發射電路，其中該訊號適配模組包含複數串接之第三反向器，各該第三反向器分別接收不同之一第一邏輯電壓與一第二邏輯電壓。
6. 如請求項5所述之低電壓差動訊號模式發射電路，更包含一電壓產生模組，用以產生供該訊號適配模組操作之各該第一邏輯電壓與各該第二邏輯電壓。
7. 如請求項6所述之低電壓差動訊號模式發射電路，其中該電壓產生模組包含二電壓產生單元，以分別產生不同之該第一邏輯電壓與該第二邏輯電壓，其中各該電壓產生單元包含一第三電容、一第四電容、二第七電晶體及二第八電晶體，第三電容接收該第一輸入訊號，該第四電容接收該第二輸入訊號，該二第七電晶體上下疊接，該二第八電晶體上下疊接，且疊接之該二第七電晶體的一端與疊接之該二第八電晶體的一端連接於該第三電容，疊接之該二第七電晶體的另一端與疊接之該二第八電晶體的另一端連接於該第四電容，該二第七電晶體之間接收一偏壓，而於該二第八電晶體之間輸出該第一邏輯電壓或該第二邏輯電壓。
8. 如請求項4所述之低電壓差動訊號模式發射電路，其中該訊號適配模組包含串接之複數準位位移電路，每一該準位位移電路包含由以汲極相接之二第九電晶體所組成之二電晶體組，各該電晶體組中的其中之一個該第九電晶體之閘極與另一個該電晶體組中的其中一個該第九電晶體之汲極相接，並作為一輸出端，各該準位位移電路之該二電晶體組的其 中一個該輸出端分別接收不同之一第一邏輯電壓或不同之一第二邏輯電壓。
9. 如請求項1所述之低電壓差動訊號模式發射電路，其中該逐級放大模組之各該放大器包含相接之該準位調整模組及該驅動模組。
10. 一種低電壓差動訊號模式接收電路，用以接收由一第一輸入訊號與一第二輸入訊號所組成之一差動輸入訊號，該低電壓差動訊號模式接收電路包含：二移位單元，各該移位單元包含：一第一電容；一第二電容；一第一電晶體，包含一第一端、一第二端及一第一控制端，該第一控制端連接該第一電容並接收一第一偏壓；及一第二電晶體，包含一第三端、一第四端及一第二控制端，該第二控制端連接該第二電容並接收一第二偏壓，其中該第一電晶體之該第一端接收一工作電壓，該第二電晶體之該第四端接地，該第一電晶體之該第二端連接於該第二電晶體之該第三端而於其間形成一節點，其中，於該二移位單元中之一者中，該第一控制端與該第二控制端還分別經由該第一電容與該第二電容接收該第一輸入訊號，而於該節點輸出一第一輸出訊號，於該二移位單元中之另一者中，該第一控制端與該第二控制端分別經由該第一電容與該第二電容接收該第二輸入訊號，而於該節點輸出一第二輸出訊號。