CN117879648A - 电流模发送电路 - Google Patents
电流模发送电路 Download PDFInfo
- Publication number
- CN117879648A CN117879648A CN202410037941.6A CN202410037941A CN117879648A CN 117879648 A CN117879648 A CN 117879648A CN 202410037941 A CN202410037941 A CN 202410037941A CN 117879648 A CN117879648 A CN 117879648A
- Authority
- CN
- China
- Prior art keywords
- unit
- current
- resistance value
- present disclosure
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 40
- 238000010586 diagram Methods 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Abstract
本公开提供了一种电流模发送电路,其包括:电流源;第一开关单元,连接在电流源和第一节点之间;第二开关单元,连接在电流源和第二节点之间;电压源;第一变阻单元,连接在第一节点和电压源之间;以及第二变阻单元,连接在第二节点和电压源之间,其中,第一开关单元和第二开关单元被配置成根据一对差分输入信号导通或关断,第一变阻单元和第二变阻单元被配置成分别根据第一控制信号和第二控制信号改变电阻值,并且从第一节点和第二节点输出一对差分输出信号。根据本公开的电流模发送电路,通过控制第一变阻单元和第二变阻单元的电阻值,能够减小电流源的电流,从而减小电流模发送电路的整体功耗。
Description
技术领域
本公开涉及电子电路的技术领域,具体地,本公开涉及一种用于有线数据传输中的电流模发送电路。
背景技术
电流模发送电路结构简单、速度快,并且适用于低电源电压场景,因此已在高速有线数据传输应用中广泛使用。
然而,现有的电流模发送电路的电流消耗较大。特别地,在芯片中集成多个电流模发送电路的应用中,导致芯片的总功耗较大。
在本背景技术部分中公开的以上信息仅用于理解本公开构思的背景,并且因此可能包含不构成现有技术的信息。
发明内容
为了解决现有技术中存在的以上问题,本公开提出了一种新型的电流模发送电路。
根据本公开的一个方面,提供了一种电流模发送电路,其包括:电流源;第一开关单元,连接在电流源和第一节点之间;第二开关单元,连接在电流源和第二节点之间;电压源;第一变阻单元,连接在第一节点和电压源之间;以及第二变阻单元,连接在第二节点和电压源之间,其中,第一开关单元和第二开关单元被配置成根据一对差分输入信号导通或关断,第一变阻单元和第二变阻单元被配置成分别根据第一控制信号和第二控制信号改变电阻值,并且从第一节点和第二节点输出一对差分输出信号。
根据本公开的电流模发送电路,通过控制第一变阻单元和第二变阻单元的电阻值,能够减小电流源的电流,从而减小电流模发送电路的整体功耗。
然而,本公开的效果不限于上述效果,并且可以在不脱离本公开的精神和范围的情况下进行各种扩展。应当理解,前面的一般描述和下面的详细描述都是示例性和解释性的,并且旨在提供对要求保护的本公开的进一步说明。
附图说明
包括附图以提供对本公开的进一步理解,并且并入本说明书中并构成本说明书的一部分的附图示出了本公开的示例性实施方式,并且与说明书一起用于解释本公开构思。
图1是示出根据现有技术的电流模发送电路的电路图。
图2是示出根据本公开的实施方式的电流模发送电路的框图。
图3是示出根据本公开的实施方式的第一开关单元和第二开关单元的电路图。
图4是示出根据本公开的实施方式的第一变阻单元和第二变阻单元的电路图。
图5是示出根据本公开的实施方式的电流模发送电路的电路图。
图6示出了根据本公开的另一实施方式的电流模发送电路的电路图。
图7示出了根据本公开的另一实施方式的电流模发送电路的电路图。
图8示出了根据本公开的另一实施方式的电流模发送电路的电路图。
具体实施方式
在以下描述中,出于说明的目的,阐述了许多具体细节以便提供对本公开的各示例性实施方式的透彻理解。如本文所使用的,“实施方式”是采用本文所公开的一个或更多个发明构思的装置或方法的非限制性示例。然而,显而易见的是,可以在没有这些具体细节或具有一个或更多个等同配置的情况下实施各示例性实施方式。此外,各示例性实施方式可以是不同的,但是不必是排他的。例如,在不脱离本公开构思的情况下,可以在一些示例性实施方式中使用或实现其他示例性实施方式的特定特征。
除非另有说明,否则所描述的示例性实施方式应被理解为提供可以在实践中实现本公开构思的一些方式的变化细节的示例性特征。因此,除非另有说明,否则可以在不背离本公开构思的情况下,将各实施方式的特征、部件、单元、区域和/或方面等(下文中单独地或共同地称为“要素”)另外进行组合、分离、互换和/或重新配置。
出于本公开的目的,“X、Y和Z中的至少一个”和“选自由X,Y和Z组成的组中的至少一个”可以被解释为仅X、仅Y、仅Z、或X、Y和Z中的两个或更多个的任意组合,例如XYZ、XYY、YZ和ZZ。如本文所使用的,术语“和/或”包括一个或更多个相关联的所列项目的任何和所有组合。
尽晶体管在本文中可以使用“第一”、“第二”等术语来描述各种类型的要素,但是这些要素不应受到这些术语的限制。这些术语用于将一个要素与另一个要素区分开。因此,在不脱离本公开的教导的情况下,下面讨论的第一要素可以被称为第二要素。
在此使用的术语出于描述特定实施方式的目的,而非旨在是限制性的。如本文所使用的,单数形式“一个”和“该”旨在还包括复数形式,除非上下文另外明确指出。此外,当在本说明书中使用时,术语“包括”和/或“包含”意指存在所陈述的特征、步骤、操作、元件、部件和/或它们的组,但不排除存在或增加一个或更多个其他的特征、步骤、操作、元件、部件和/或它们的组。
除非另有限定,否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。诸如在常用词典中定义的术语应被解释为具有与相关领域的背景下的它们的含义相一致的含义,并且不应以理想化或过于正式的意义来解释,除非在此明确限定。
现将在下文中参照附图更全面地描述本公开的各实施方式。然而,本公开可以以许多不同的方式实施,并且不应被解释为限于本文阐述的实施方式。相反,这些实施方式被提供使得本公开将是详尽的和完整的,并且将向本领域技术人员全面传达本公开的范围。通篇相同的附图标记表示相同的部件。
下面将结合附图描述本公开的实施方式。
图1示出了根据现有技术的电流模发送电路10的电路图。
如图1所示,电流模发送电路10包括电流源101、第一开关元件MA、第二开关元件MB、第一电阻器RA、第二电阻器RB以及电压源102。在本文中,用于电阻器的附图标记还用于表示该电阻器的电阻值。例如,第一电阻器RA的电阻值可以由RA来表示。
电流源101用于提供电流模发送电路10的电流。
第一开关元件MA和第二开关元件MB可以分别由N型金属氧化物半导体(MOS)晶体管实现,因此在本文中术语“第一开关元件MA”和“第一MOS晶体管MA”可互换地使用,并且“第二开关元件MB”和“第二MOS晶体管MB”可互换地使用。
如图1所示,第一MOS晶体管MA的栅极和第二MOS晶体管MB的栅极接收一对差分输入信号11和12,其中第一MOS晶体管MA的栅极接收差分输入信号11和12中的正极输入信号11,并且第二MOS晶体管MB的栅极接收差分输入信号11和12中的负极输入信号12。此外,第一MOS晶体管MA的源极和第二MOS晶体管MB的源极共同连接到连接电流源101。此外,第一MOS晶体管MA的漏极连接到第一电阻器RA的一端,并且第二MOS晶体管MB的漏极连接到第二电阻器RB的一端。
如图1所示,第一电阻器RA的另一端和第二电阻器RB的另一端共同连接到电压源102。电压源102可以为电流模发送电路10提供相对稳定的电压。
如图1所示,从第一MOS晶体管MA的漏极和第二MOS晶体管MB的漏极输出一对差分输出信号13和14,其中从第一MOS晶体管MA的漏极输出差分输出信号13和14中的负极输出信号13,并且从第二MOS晶体管MB的漏极输出差分输出信号13和14中的正极输出信号14。
为清楚起见,图1还示出了用于接收电流模发送电路10输出的差分输出信号13和14的接收电路RX的接收器前端,其包括前端电阻器Rrx。前端电阻器Rrx的两端分别接收负极输出信号13和正极输出信号14。
如图1所示,当正极输入信号11为低电平时,第一MOS晶体管MA关断(off)。同时,当负极输入信号12为高电平时,第二MOS晶体管MB导通(on)。此时,负极输出信号13为高电平,并且正极输出信号14为低电平。假设此时流过前端电阻器Rrx的电流值是I,并且电流的方向是从负极输出信号13到正极输出信号14,如图1中的箭头所示。
相应地,在电流模发送电路10中,由于第一MOS晶体管MA关断,因此流过第一电阻器RA的电流的电流值与流过前端电阻器Rrx的电流的电流值相同,均为I。此时,电压源102与负极输出信号13之间的电压电平差为可以被表示为I×RA,并且负极输出信号13与正极输出信号14之间的电压电平差可以被表示为I×Rrx。因此,电压源102与正极输出信号14之间的电压电平差可以被计算为I×RA+I×Rrx=I×(RA+Rrx)。
此外,由于第二电阻器RB连接在电压源102和正极输出信号14之间,因此流过第二电阻器RB的电流的电流值可以被计算为I×(RA+Rrx)/RB。如上文所述,第二MOS晶体管MB导通,此时流过第二MOS晶体管MB的电流是流过第二电阻器RB的电流与流过前端电阻器Rrx的电流之和,即I×(RA+Rrx)/RB+I=I×(RA+RB+Rrx)/RB。因此,电流源101提供的电流也是I×(RA+RB+Rrx)/RB。
例如,第一电阻器RA和第二电阻器RB的电阻值典型地为50欧姆(Ω),并且前端电阻器Rrx的电阻值典型地为100Ω。此时,电流模发送电路10的电流源101的电流(4I)高达流过前端电阻器Rrx的电流(I)的4倍。由此可见,电流模发送电路10的电流消耗较大。特别地,在芯片中集成多个电流模发送电路的应用中,导致芯片的总功耗较大。
图2示出了根据本公开的实施方式的电流模发送电路20的框图。
如图2所示,根据本公开的实施方式,电流模发送电路20可以包括电流源201、第一开关单元203、第二开关单元204、第一变阻单元205、第二变阻单元206以及电压源202。
根据本公开的实施方式,电流源201被配置成向电流模发送电路20提供电流。
根据本公开的实施方式,第一开关单元203和第二开关单元204可以接收一对差分输入信号21和22,其中第一开关单元203接收差分输入信号21和22中的正极输入信号21,并且第二开关单元204接收差分输入信号21和22中的负极输入信号22。根据本公开的实施方式,可以通过正极输入信号21控制第一开关单元203的导通和关断。此外,根据本公开的实施方式,可以通过负极输入信号22控制第二开关单元204的导通和关断。
根据本公开的实施方式,第一开关单元203可以连接在第一节点N1和电流源201之间,并且第二开关单元204可以连接在第二节点N2和电流源201之间。
根据本公开的实施方式,第一变阻单元205可以连接在第一节点N1和电压源202之间,并且第二变阻单元206可以连接在第二节点N2和电压源202之间。电压源202可以为电流模发送电路20提供相对稳定的电压。
根据本公开的实施方式,可以在第一节点N1和第二节点N2处输出一对差分输出信号23和24,其中从第一节点N1处输出负极输出信号23,并且从第二节点N2处输出正极输出信号24。
根据本公开的实施方式,第一变阻单元205可以被配置成根据第一控制信号25改变其电阻值,并且第二变阻单元206可以被配置成根据第二控制信号26改变其电阻值。
根据本公开的实施方式,当第一开关单元203导通并且第二开关单元204关断时,第一变阻单元205的电阻值可以大于第二变阻单元206的电阻值。此外,根据本公开的实施方式,当第一开关单元203关断并且第二开关单元204导通时,第一变阻单元205的电阻值可以小于第二变阻单元206的电阻值。
根据本公开的实施方式,第一变阻单元205的电阻值与第二变阻单元206的电阻值之和(在本文中还可以被称为“差分电阻值”)可以被设定为预定值。根据本公开的实施方式,该预定值可以根据接收差分输出信号23和24的接收电路的前端电阻器的电阻值来确定。根据本公开的实施方式,该预定值可以是接收差分输出信号23和24的接收电路的前端电阻器的电阻值。例如,通常前端电阻器的电阻值约为100Ω,因此第一变阻单元205的电阻值与第二变阻单元206的电阻值之和可以被设定为100Ω。
图3示出了根据本公开的实施方式的第一开关单元203和第二开关单元204的电路图。
根据本公开的实施方式,第一开关单元203可以包括一个N型的第一MOS晶体管M1。根据本公开的实施方式,为了提高驱动能力,第一开关单元203也可以包括并联连接的多个N型MOS晶体管。相似地,根据本公开的实施方式,第二开关单元204可以包括一个N型的第二MOS晶体管M2。根据本公开的实施方式,为了提高驱动能力,第二开关单元203也可以包括并联连接的多个N型MOS晶体管。
结合图2参照图3,如上文所述,根据本公开的实施方式,第一MOS晶体管M1的栅极接收差分输入信号21和22中的正极输入信号21,并且第二MOS晶体管M2的栅极接收差分输入信号21和22中的负极输入信号22。此外,根据本公开的实施方式,第一MOS晶体管M1的源极连接到电流源201,第一MOS晶体管M1的漏极连接到第一节点N1并且从其输出差分输出信号23和24中的负极输出信号23。相似地,根据本公开的实施方式,第二MOS晶体管M2的源极连接到电流源201,第二MOS晶体管M2的漏极连接到第二节点N2并且从其输出差分输出信号23和24中的正极输出信号24。
因此,根据本公开的实施方式,差分输入信号21和22可以控制第一MOS晶体管M1和第二MOS晶体管M2的导通和关断。例如,当正极输入信号21为高电平并且负极输入信号22为低电平时,第一MOS晶体管M1导通,并且第二MOS晶体管M2关断,并且当正极输入信号21为低电平并且负极输入信号22为高电平时,第一MOS晶体管M1关断,并且第二MOS晶体管M2导通。
图4示出了根据本公开的实施方式的第一变阻单元205和第二变阻单元206的电路图。
结合图2和图3参照图4,如上文所述,根据本公开的实施方式,第一变阻单元205可以连接在电压源202和第一节点N1之间。特别地,第一变阻单元205可以连接在电压源202和第一MOS晶体管M1的漏极之间。相似地,根据本公开的实施方式,第二变阻单元206可以连接在电压源202和第二节点N2之间。特别地,第二变阻单元206可以连接在电压源202和第二MOS晶体管M2的漏极之间。
如图4所示,根据本公开的实施方式,第一变阻单元205可以包括P型的第三MOS晶体管M3、第三电阻器R3和第四电阻器R4。根据本公开的实施方式,第三MOS晶体管M3的源极连接到电压源202(参见图2)、漏极连接到第三电阻器R3的一端并且栅极接收第一控制信号25。根据本公开的实施方式,第三电阻器R3的另一端连接到第一节点N1,特别地连接到第一MOS晶体管M1的漏极(参见图3)。此外,根据本公开的实施方式,第四电阻器R4与串联连接的第三MOS晶体管M3和第三电阻器R3并联连接。根据本公开的实施方式,第四电阻器R4的电阻值与第三电阻器R3的电阻值可以相同或不同。
相似地,如图4所示,根据本公开的实施方式,第二变阻单元206可以包括P型的第四MOS晶体管M4、第五电阻器R5和第六电阻器R6。根据本公开的实施方式,第四MOS晶体管M4的源极连接到电压源202(参见图2)、漏极连接到第五电阻器R5的一端并且栅极接收第二控制信号26。根据本公开的实施方式,第五电阻器R5的另一端连接到第二节点N2,特别地连接到第二MOS晶体管M2的漏极(参见图3)。此外,根据本公开的实施方式,第六电阻器R6与串联连接的第四MOS晶体管M4和第五电阻器R5并联连接。根据本公开的实施方式,第六电阻器R6的电阻值与第五电阻器R5的电阻值可以相同或不同。
根据本公开的实施方式,第一控制信号25可以控制第一变阻单元205的电阻值。具体地,根据本公开的实施方式,当第一控制信号25为高电平时,第三MOS晶体管M3关断并且因此具有大的关断电阻,此时第一变阻单元205的电阻值主要由第四电阻器R4的电阻值决定。反之,当第一控制信号25为低电平时,第三MOS晶体管M3导通并且因此具有小的导通电阻,此时第一变阻单元205的电阻值主要由第三电阻器R3和第四电阻器R4的并联电阻值决定。
相似地,根据本公开的实施方式,第二控制信号26可以控制第二变阻单元206的电阻值。具体地,根据本公开的实施方式,当第二控制信号26为高电平时,第四MOS晶体管M4关断并且因此具有大的关断电阻,此时第二变阻单元206的电阻值主要由第六电阻器R6的电阻值决定。反之,当第二控制信号26为低电平时,第四MOS晶体管M4导通并且因此具有小的导通电阻,此时第二变阻单元206的电阻值主要由第五电阻器R5和第六电阻器R6的并联电阻值决定。
在理想情况下,第三MOS晶体管M3和第四MOS晶体管M4的关断电阻为无限大,并且第三MOS晶体管M3和第四MOS晶体管M4的导通电阻为零。
因此,根据本公开的实施方式,当第一控制信号25为低电平并且第二控制信号26为高电平时,第一变阻单元205的电阻值可以是第三电阻器R3和第四电阻器R4的并联电阻值,并且第二变阻单元206的电阻值可以是第六电阻器R6的电阻值,因此第一变阻单元205的电阻值与第二变阻单元206的电阻值之和为第三电阻器R3与第四电阻器R4的并联电阻值与第六电阻器R6的电阻值之和,可以被表示为(R3×R4)/(R3+R4)+R6。
相似地,根据本公开的实施方式,当第一控制信号25为高电平并且第二控制信号26为低电平时,第一变阻单元205的电阻值可以是第四电阻器R4的电阻值,并且第二变阻单元206的电阻值可以是第五电阻器R5和第六电阻器R6的并联电阻值,因此第一变阻单元205的电阻值与第二变阻单元206的电阻值之和为第四电阻器R4的电阻值与第五电阻器R5与第六电阻器R6的并联电阻值之和,可以被表示为(R5×R6)/(R5+R6)+R4。
根据本公开的实施方式,第一变阻单元205和第二变阻单元206可以具有对称性,即第三电阻器R3的电阻值与第五电阻R5的电阻值相同,并且第四电阻器R4的电阻值与第六电阻器R6的电阻值相同。此时,当第一控制信号25为低电平并且第二控制信号26为高电平时的第一变阻单元205的电阻值与第二变阻单元206的电阻值之和等于当第一控制信号25为高电平并且第二控制信号26为低电平时的第一变阻单元205的电阻值与第二变阻单元206的电阻值之和。
例如,当第三电阻器R3、第四电阻器R4、第五电阻器R5和第六电阻器R6具有相同的电阻值R时,当第一控制信号25为低电平并且第二控制信号26为高电平时,第一变阻单元205的电阻值可以是0.5R,并且第二变阻单元206的电阻值可以是R,二者之和可以是1.5R。此外,当第一控制信号25为高电平并且第二控制信号26为低电平时,第一变阻单元205的电阻值可以是R,并且第二变阻单元206的电阻值可以是0.5R,并且二者之和可以是1.5R。
如上文所述,根据本公开的实施方式,第一变阻单元205和第二变阻单元206的电阻值之和可以被设定为预设值。根据本公开的实施方式,该预定值可以等于接收差分输出信号23和24的接收电路的前端电阻器的电阻值,这将在下文结合图5进行更详细的描述。
图5示出了根据本公开的实施方式的电流模发送电路20的电路图。
如图5所示,根据本公开的实施方式,第一控制信号25和第二控制信号26可以是差分输入信号21和22,其中第一控制信号25可以是差分输入信号21和22中的正极输入信号21,并且第二控制信号26可以是差分输入信号21和22中的负极输入信号22。
如图5所示,当正极输入信号21为低电平并且负极输入信号22为高电平,即第一控制信号25为低电平并且第二控制信号26为高电平时,第一MOS晶体管M1(第一开关单元203)关断,并且第三MOS晶体管M3导通,此时负极输出信号23为高电平,并且第一变阻单元205的电阻值是第三电阻器R3和第四电阻R4的并联电阻值,即(R3×R4)/(R3+R4);第二MOS晶体管M2(第二开关单元204)导通,并且第四MOS晶体管M4关断,此时正极输出信号24为低电平,并且第二变阻单元205的电阻值是R6。根据本公开的实施方式,由于第一变阻单元205和第二变阻单元206具有对称性,因此第一变阻单元205的电阻值小于第二变阻单元206的电阻值。
与上文结合图1的描述相似,此时假设流过前端电阻器Rrx的电流值是I,并且电流的方向是从负极输出信号23到正极输出信号24,如图5中的箭头所示。
相应地,在电流模发送电路20中,由于第一MOS晶体管M1关断,因此流过第一变阻单元205的电流的电流值与流过前端电阻器Rrx的电流的电流值相同,均为I。此时,电压源202与输出负极输出信号23的第一节点N1之间的电压电平差为可以被表示为I×(R3×R4)/(R3+R4),并且负极输出信号23与正极输出信号24之间的电压电平差可以被表示为I×Rrx。因此,电压源202与正极输出信号24之间的电压电平差可以被计算为I×(R3×R4)/(R3+R4)+I×Rrx=I×[(R3×R4)/(R3+R4)+Rrx]。
此外,由于第二变阻单元206连接在电压源202和输出正极输出信号24的第二节点N2之间,因此流过第二变阻单元206的电流的电流值可以被计算为I×[(R3×R4)/(R3+R4)+Rrx]÷R6。
此处,假设第三电阻器R3、第四电阻器R4、第五电阻器R5和第六电阻器R6具有相同的电阻值R,则此时第一变阻单元205的电阻值是1/2R,并且第二变阻单元206的电阻值是R。如上文所述,根据本公开的实施方式,第一变阻单元205的电阻值与第二变阻单元206的电阻值之和,即差分电阻值可以等接收电路RX中的前端电阻器Rrx的电阻值。因此,由R+1/2R=Rrx可知,R=2/3Rrx。例如,当前端电阻器的电阻值Rrx约为100Ω时,具有相同的电阻值R的第三电阻器R3、第四电阻器R4、第五电阻器R5和第六电阻器R6的电阻值可以均为约66.7Ω。
此时,流过第二变阻单元206的电流的电流值可以被计算为I×[1/2R+Rrx]÷R,即2I。此外,由于此时第二MOS晶体管M2导通,流过第二MOS晶体管M2的电流是流过第二变阻单元206的电流与流过前端电阻器Rrx的电流之和,即I+2I=3I。因此,电流源201提供的电流也是3I。
由此可见,与图1的现有技术的电流模发送电路10相比,根据本公开的实施方式的电流模发送电路20通过调整第三电阻器R3、第四电阻器R4、第五电阻器R5和第六电阻器R6的电阻值,可以使电流消耗降低25%,从而减少电流模发送电路的整体功耗。
尽管图5仅示出了当正极输入信号21为低电平并且负极输入信号22为高电平,即第一控制信号25为低电平并且第二控制信号26为高电平的情况,但是当正极输入信号21为高电平并且负极输入信号22为低电平,即第一控制信号25为高电平并且第二控制信号26为低电平的情况与图5所示的情况相比,不同之处仅在于前端电阻器Rrx处的电流方向相反,因此为了说明书简洁起见省略其详细描述。
根据本公开的实施方式,当第一开关单元203(第一MOS晶体管M1)导通并且第二开关单元204(第二MOS晶体管M2)关断时,第一变阻单元205的电阻值(即R4)可以大于第二变阻单元206的电阻值(即(R5×R6)/(R5+R6))。此外,根据本公开的实施方式,当第一开关单元203(第一MOS晶体管M1)关断并且第二开关单元204(第二MOS晶体管M2)导通时,第一变阻单元205的电阻值(即(R3×R4)/(R3+R4))可以小于第二变阻单元206的电阻值(即R6)。
此外,根据本公开的实施方式,当第一开关单元203导通(正极输入信号21和第一控制信号25为高电平)时的第一变阻单元205的电阻值(即R4)大于第一开关单元203关断(正极输入信号21和第一控制信号25为低电平)时的第一变阻单元205的电阻值(即(R3×R4)/(R3+R4))。相似地,根据本公开的实施方式,当第二开关单元204导通(负极输入信号22和第二控制信号25为高电平)时的第二变阻单元206的电阻值(即R6)大于第二开关单元204关断(负极输入信号22和第二控制信号25为低电平)时的第二变阻单元206的电阻值(即(R5×R6)/(R5+R6))。
此外,根据本公开的实施方式,当第一开关单元203(第一MOS晶体管M1)导通并且第二开关单元204(第二MOS晶体管M2)关断时,第二变阻单元206的电阻值与第一变阻单元205的电阻值的差值越大,则电流源201的电流消耗越小。同样地,根据本公开的实施方式,当第一开关单元203(第一MOS晶体管M1)关断并且第二开关单元204(第二MOS晶体管M2)导通时,第一变阻单元205的电阻值与第二变阻单元206的电阻值的差值越大,则电流源201的电流消耗越小。
图6示出了根据本公开的另一实施方式的电流模发送电路30的电路图。图6中与图5所示的部件相同的部件由相同的附图标记表示,并且为说明书简洁起见省略其详细描述。
如图6所示,根据本公开的实施方式,电流模发送电路30还包括第一电平转换单元207和第二电平转换单元208。
根据本公开的实施方式,第一电平转换单元207和第二电平转换单元208可以被配置成通对差分输入信号21和22执行电平转换来生成第一控制信号25和第二控制信号26。具体地,根据本公开的实施方式,第一电平转换单元207可以基于正极输入信号21生成第一控制信号25,并且第二电平转换单元208可以基于负极输入信号22生成第二控制信号26。
如图6所示,根据本公开的实施方式,第一电平转换单元207和第二电平转换单元208可以被配置成源极跟随器的电路拓扑。例如,第一电平转换单元207可以包括N型的第五MOS晶体管M5和第七电阻器R7。根据本公开的实施方式,第五MOS晶体管M5的栅极接收正极输入信号21,漏极连接到例如电源电压的高电压电平(未示出),并且源极输出第一控制信号25。此外,第七电阻器R7可以连接在第五MOS晶体管M5的源极和例如地电压的低电压电平(未示出)之间。
根据本公开的实施方式,当正极输入信号21的电压为高电平时,第一电平转换单元207输出的第一控制信号25也为高电平,并且当正极输入信号21的电压为低电平时,第一电平转换单元207输出的第一控制信号25也为低电平。
相似地,如图6所示,第二电平转换单元208可以包括N型的第六MOS晶体管M6和第八电阻器R8。根据本公开的实施方式,第六MOS晶体管M6的栅极接收负极输入信号22,漏极连接到例如电源电压的高电压电平(未示出),并且源极输出第二控制信号26。此外,第八电阻器R8可以连接在第六MOS晶体管M6的源极和例如地电压的低电压电平(未示出)之间。
根据本公开的实施方式,当负极输入信号22的电压为高电平时,第二电平转换单元208输出的第二控制信号26也为高电平,并且当负极输入信号22的电压为低电平时,第二电平转换单元208输出的第二控制信号26也为低电平。
图7示出了根据本公开的另一实施方式的电流模发送电路40的电路图。图7中与图6所示的部件相同的部件由相同的附图标记表示,并且为说明书简洁起见省略其详细描述。
根据本公开的实施方式,第一电平转换单元207和第二电平转换单元208可以被配置成通对差分输入信号21和22执行电平转换来生成第一控制信号25和第二控制信号26。具体地,根据本公开的实施方式,第一电平转换单元207可以基于负极输入信号22生成第一控制信号25,并且第二电平转换单元208可以基于正极输入信号21生成第二控制信号26。
如图7所示,根据本公开的实施方式,第一电平转换单元207和第二电平转换单元208可以被配置成反相器的电路拓扑。根据本公开的实施方式,第一电平转换单元207可以包括连接成反相器的N型的第七MOS晶体管M7和P型的第八MOS晶体管M8。根据本公开的实施方式,第七MOS晶体管M7和第八MOS晶体管M8的栅极共同接收负极输入信号22并且从它们的漏极输出反相的第一控制信号25。此外,第七MOS晶体管M7的源极连接到例如地电压的低电压电平(未示出),并且第八MOS晶体管M8的源极连接到例如电源电压的高电压电平(未示出)。
根据本公开的实施方式,当正极输入信号21的电压为高电平并且负极输入信号22的电压为低电平时,第一电平转换单元207输出的第一控制信号25为高电平,并且当正极输入信号21的电压为低电平并且负极输入信号22的电压为高电平时,第一电平转换单元207输出的第一控制信号25为低电平。
此外,根据本公开的实施方式,第二电平转换单元208可以包括连接成反相器的N型的第九MOS晶体管M9和P型的第十MOS晶体管M10。根据本公开的实施方式,第九MOS晶体管M9和第十MOS晶体管M10的栅极共同接收正极输入信号21并且从它们的漏极输出反相的第二控制信号26。此外,第九MOS晶体管M9的源极连接到例如地电压的低电压电平(未示出),并且第十MOS晶体管M10的源极连接到例如电源电压的高电压电平(未示出)。
根据本公开的实施方式,当负极输入信号22的电压为高电平并且正极输入信号21的电压为低电平时,第二电平转换单元208输出的第二控制信号26为高电平,并且当负极输入信号22的电压为低电平并且正极输入信号21的电压为高电平时,第二电平转换单元208输出的第二控制信号26为低电平。
尽管在以上实施方式中,第一MOS晶体管M1和第二MOS晶体管M2是N型MOS晶体管,并且第三MOS晶体管M3和第四MOS晶体管M4是P型MOS晶体管,但是本公开不限于此。本领域技术人员应认识到,第一MOS晶体管M1、第二MOS晶体管M2、第三MOS晶体管M3和第四MOS晶体管M4是P型MOS晶体管可以采用不同类型的MOS晶体管来实现,这些变型例同样涵盖于本公开的范围内。
图8示出了根据本公开的另一实施方式的电流模发送电路50的电路图。图8中与图5所示的部件相同的部件由相同的附图标记表示,并且为说明书简洁起见省略其详细描述。
图8所示的电流模发送电路50与图5所示的电流模发送电路20的不同之处在于,在图8中第一MOS晶体管M1和第二MOS晶体管M2是P型MOS晶体管,并且第三MOS晶体管M3和第四MOS晶体管M4是N型MOS晶体管。除采用相反类型的MOS晶体管之外,图8所示的电流模发送电路50的工作原理与图5所示的电流模发送电路20的工作原理基本相同,因此为说明书简洁起见省略其详细描述。
根据本公开的电流模发送电路,通过控制第一变阻单元和第二变阻单元的电阻值,能够减小电流源的电流,从而减小电流模发送电路的整体功耗。
出于说明的目的,上文已给出了本公开的有限数量的可能实施方式。尽晶体管已经参考本公开的实施方式描述了本公开,但是本领域技术人员将理解,在不脱离所附权利要求中公开的本公开的精神和范围的情况下,可以对本公开的各实施方式进行各种修改和改变。
尽晶体管本文包含许多细节,但是这些细节不应被解释为对本公开或可能要求保护的范围的限制,而是应被解释为对于特定实施方式可能特定的特征的描述。本文中在分立的实施方式的上下文中描述的某些特征也可以在单个实施方式中组合实现。相反,在单个实施方式的上下文中描述的各种特征也可以在多个实施方式中分立地或以任何合适的子组合来实现。此外,尽晶体管特征可能在上文被描述为在某些组合中起作用,并且甚至最初也如此声明,但是在某些情况下,可以从要求保护的组合中删除组合中的一个或更多个特征,并且要求保护的组合可以涉及子组合或子组合的变型。
Claims (10)
1.一种电流模发送电路,包括:
电流源;
第一开关单元,连接在所述电流源和第一节点之间;
第二开关单元,连接在所述电流源和第二节点之间;
电压源;
第一变阻单元,连接在所述第一节点和所述电压源之间;以及
第二变阻单元,连接在所述第二节点和所述电压源之间,
其中,所述第一开关单元和所述第二开关单元被配置成根据一对差分输入信号导通或关断,
其中,所述第一变阻单元和所述第二变阻单元被配置成分别根据第一控制信号和第二控制信号改变电阻值,以及
其中,从所述第一节点和所述第二节点输出一对差分输出信号。
2.根据权利要求1所述的电流模发送电路,
其中,当所述第一开关单元导通并且所述第二开关单元关断时,所述第一变阻单元的电阻值大于所述第二变阻单元的电阻值,以及
其中,当所述第一开关单元关断并且所述第二开关单元导通时,所述第一变阻单元的电阻值小于所述第二变阻单元的电阻值。
3.根据权利要求1所述的电流模发送电路,
其中,所述第一开关单元导通时的所述第一变阻单元的电阻值大于所述第一开关单元关断时的所述第一变阻单元的电阻值,以及
其中,所述第二开关单元导通时的所述第二变阻单元的电阻值大于所述第二开关单元关断时的所述第二变阻单元的电阻值。
4.根据权利要求1所述的电流模发送电路,
其中,所述第一变阻单元的电阻值与所述第二变阻单元的电阻值之和被设定为预定值。
5.根据权利要求1所述的电流模发送电路,其中,
所述第一开关单元和所述第二开关单元分别包括一个或更多个MOS晶体管,以及
所述第一开关单元的MOS晶体管的栅极接收所述一对差分输入信号中的正极输入信号,并且所述第二开关单元的MOS晶体管的栅极接收所述一对差分输入信号中的负极输入信号。
6.根据权利要求5所述的电流模发送电路,其中,
所述第一开关单元的MOS晶体管的漏极连接到所述第一节点并且输出所述一对差分输出信号中的负极输出信号,并且所述第二开关单元的MOS晶体管的漏极连接到所述第二节点并且输出所述一对差分输出信号中的正极输出信号。
7.根据权利要求5所述的电流模发送电路,其中,
所述第一控制信号是所述一对差分输入信号中的一个,并且所述第二控制信号是所述一对差分输入信号中的另一个。
8.根据权利要求1所述的电流模发送电路,还包括:
第一电平转换单元,被配置成根据所述一对差分输入信号中的一个生成所述第一控制信号;以及
第二电平转换单元,被配置成根据所述一对差分输入信号中的另一个生成所述第二控制信号。
9.根据权利要求8所述的电流模发送电路,
其中,所述第一电平转换单元和所述第二电平转换单元是源极跟随器,以及
其中,所述第一电平转换单元根据所述一对差分输入信号中的正极输入信号生成所述第一控制信号,并且所述第二电平转换单元根据所述一对差分输入信号中的负极输入信号生成所述第二控制信号。
10.根据权利要求8所述的电流模发送电路,
其中,所述第一电平转换单元和所述第二电平转换单元是反相器,以及
其中,所述第一电平转换单元根据所述一对差分输入信号中的负极输入信号生成所述第一控制信号,并且所述第二电平转换单元根据所述一对差分输入信号中的正极输入信号生成所述第二控制信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410037941.6A CN117879648A (zh) | 2024-01-10 | 2024-01-10 | 电流模发送电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410037941.6A CN117879648A (zh) | 2024-01-10 | 2024-01-10 | 电流模发送电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117879648A true CN117879648A (zh) | 2024-04-12 |
Family
ID=90582410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410037941.6A Pending CN117879648A (zh) | 2024-01-10 | 2024-01-10 | 电流模发送电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117879648A (zh) |
-
2024
- 2024-01-10 CN CN202410037941.6A patent/CN117879648A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101965788B1 (ko) | 단일 종단형 구성가능한 다중 모드 드라이버 | |
US8324935B2 (en) | Bus driver circuit | |
US7795919B2 (en) | Transmitter driver circuit in high-speed serial communications system | |
US8324955B2 (en) | Level shifter design | |
US9762243B2 (en) | Apparatus for reference voltage generation for I/O interface circuit | |
US6870404B1 (en) | Programmable differential capacitors for equalization circuits | |
US6992511B2 (en) | Output buffer circuit | |
US10209723B2 (en) | Low-voltage differential signaling driving circuit | |
EP3675359A2 (en) | Phase interpolator | |
CN113691249B (zh) | 工作周期校正电路及其方法 | |
US7449955B2 (en) | Chain-chopping current mirror and method for stabilizing output currents | |
CN108667450B (zh) | 位准移位器与位准移位方法 | |
JP2021005750A (ja) | アナログスイッチ回路、ボリウム回路、半導体集積回路 | |
CN107070446B (zh) | 电平转换器件、半导体器件及其操作方法 | |
JP6076725B2 (ja) | レベルシフト回路 | |
CN117879648A (zh) | 电流模发送电路 | |
TWI599173B (zh) | 低電壓差動訊號模式發射與接收電路 | |
US6781420B2 (en) | Symmetric differential logic circuits | |
US11476839B2 (en) | LVDS driver | |
US20190319455A1 (en) | Device and method for generating duty cycle | |
CN114880263B (zh) | 一种预加重电路及低压差分信号驱动器 | |
US10897252B1 (en) | Methods and apparatus for an auxiliary channel | |
US11967395B2 (en) | Buffers and multiplexers | |
JP2019080120A (ja) | 高周波スイッチ装置 | |
CN111416603B (zh) | 传输闸电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |