TW202011688A - 時脈傳輸模組與網路傳輸方法 - Google Patents

時脈傳輸模組與網路傳輸方法 Download PDF

Info

Publication number
TW202011688A
TW202011688A TW108106881A TW108106881A TW202011688A TW 202011688 A TW202011688 A TW 202011688A TW 108106881 A TW108106881 A TW 108106881A TW 108106881 A TW108106881 A TW 108106881A TW 202011688 A TW202011688 A TW 202011688A
Authority
TW
Taiwan
Prior art keywords
current
control signal
transimpedance amplifier
voltage
band
Prior art date
Application number
TW108106881A
Other languages
English (en)
Other versions
TWI681624B (zh
Inventor
林嘉亮
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Application granted granted Critical
Publication of TWI681624B publication Critical patent/TWI681624B/zh
Publication of TW202011688A publication Critical patent/TW202011688A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

一種時脈傳輸模組包含電流模式發射器、傳輸線以及第一與第二轉阻放大器。電流模式發射器用以接收第一電壓並根據第一控制信號輸出第一電流到第一節點。傳輸線用以在第一節點和第二節點之間進行信號傳輸，其中傳輸線更包含由傳輸線分接的第三節點。第一轉阻放大器用以從第二節點接收第二電流並根據第二控制信號輸出第二電壓。第二轉阻放大器用以從第三節點接收第三電流並根據第三控制信號輸出第三電壓。

Description

時脈傳輸模組與網路傳輸方法
本揭示文件有關一時脈傳輸，更具體來說是涉及在多模式應用中有效傳送高速時脈的電路與方法。
時脈是一種在低電位與高電位之間振蕩的電壓信號，並廣泛應用於同步數位電路中，以協調所述同步數位電路的動作。具有多種同步數位電路的一集成電路通常具有一時脈產生電路，例如為鎖相迴路，其用以產生時脈。通常時脈需要透過傳輸線傳輸到所述多個同步數位電路以協調動作。在一情形中，時脈產生電路與需要自時脈產生電路接收時脈的同步數位電路為實體地分隔一長距離。於此情形下，時脈傳輸可能會具有很大的挑戰性。時脈在長距離傳輸中通常會受到較大的插入損耗，造成接收端接收到微弱之訊號。隨著時脈頻率越高，傳輸線中的插入損耗也隨之上升，造成上述問題更加惡化。
然而，在一些應用中，分佈在不同的位置上的多個同步數位電路需要接收相同之高速時脈。此外，在一些情況中，欲發送之時脈可以有兩種實質頻率。
本案所期望的是一種在多模式應用中有效率的傳送高速時脈的方法。
本揭示文件之一實施例在於一種時脈傳輸模組包含電流模式發射器、傳輸線以及第一與第二轉阻放大器。電流模式發射器用以接收第一電壓並根據第一控制信號輸出第一電流到第一節點。傳輸線用以在第一節點和第二節點之間進行信號傳輸，其中傳輸線更包含由傳輸線所分接的第三節點。第一轉阻放大器用以從第二節點接收第二電流並根據第二控制信號輸出第二電壓。第二轉阻放大器用以從第三節點接收第三電流並根據第三控制信號輸出第三電壓。
本揭示文件之另一實施例在於提供一種網路傳輸方法，其包含下列操作：藉由電流模式發射器根據第一控制信號將第一電壓轉換為第一電流；並將第一電流發射到傳輸線的第一端；從傳輸線的第二端接收第二電流；藉由第一轉阻放大器根據第二控制信號將第二電流轉換為第二電壓；從傳輸線的內部分接點接收第三電流；藉由第二轉阻放大器根據第三控制信號將第三電流轉換為第三電壓。
100‧‧‧時脈傳輸模組
101‧‧‧第一節點
102‧‧‧第二節點
103‧‧‧第三節點
111‧‧‧電流模式發射器
112‧‧‧第一轉阻放大器
113‧‧‧第二轉阻放大器
120‧‧‧傳輸線
120A‧‧‧第一區段
120B‧‧‧第二區段
200‧‧‧電流模式發射器
202p、202n‧‧‧節點
210‧‧‧電流源
211‧‧‧電晶體
220‧‧‧差動對
221、222‧‧‧電晶體
300‧‧‧轉阻放大器
302p、302n、303p、303n‧‧‧節點
310‧‧‧負載
311、312‧‧‧電感器
313‧‧‧調諧電容器
320‧‧‧電流緩衝器
321、322‧‧‧電晶體
400‧‧‧轉阻放大器
112a‧‧‧高頻帶轉阻放大器
112b‧‧‧低頻帶轉阻放大器
500‧‧‧網路傳輸方法
510、520、530、540、550‧‧‧步驟
VSS‧‧‧地面節點
VDD‧‧‧電源節點
V1‧‧‧第一電壓
V2‧‧‧第二電壓
V3‧‧‧第三電壓
I1‧‧‧第一電流
I2‧‧‧第二電流
I3‧‧‧第三電流
C1‧‧‧第一控制信號
C2‧‧‧第二控制信號
C3‧‧‧第三控制信號
V1+、V1-、V2+、V2-、V2a、V2b‧‧‧電壓
I1+、I1-、I2+、I2-‧‧‧電流
VC1‧‧‧第一控制電壓
VC2‧‧‧第二控制電壓
C2a‧‧‧高頻帶控制信號
C2b‧‧‧低頻帶控制信號
IB‧‧‧偏壓電流
本案之圖式說明如下：第1圖為根據本案一些實施例所繪示的時脈傳輸網路模組的功能示意圖； 第2圖為適用於第1圖的時脈傳輸網路的電流模式發射器之示意圖；第3圖為適用於第1圖的時脈傳輸網路模組的轉阻放大器的示意圖；第4圖為適用於第1圖的時脈傳輸網路模組的轉阻放大器的一替代實施例的示意圖；以及第5圖為本案一實施例方法的流程圖。
本公開涉及一種時脈傳輸。雖說明書描述了本公開的若干實施例，其被認為是實施本案的較佳模式，應當理解本案可以以多種方式實現，並且不限於下面描述的特定示例或者實現這些示例的任何特徵的特定方式。在其他情況下，眾所周知的細節並未示出或描述，以避免模糊本公開內容。
審查中之美國專利申請案，標題為”Method and apparatus for high speed clock transmission”(美國專利申請號：15/964,389)，其公開了一種用於傳輸高速時脈到遠程同步數位電路的有效方法，本文將參考與引用此專利申請案之內容。
本領域普通技術人員應理解與本公開中使用的微電子相關術語和基本概念，例如“電路節點”、“電源節點”、“接地節點”、“差模信號”、“差動對”、“電壓”、“電流”、“電流源”、“N通道金屬氧化物半導體 (NMOS)”、“電阻器”、“電感器”、“電容器”，“時脈”、“信號”、“頻率”、“放大器”、“共閘極放大器”、“阻抗”、“傳輸線”和“負載”。這些術語和基本概念對於本領域普通技術人員來說是顯而易見的，因此這裡不再詳細解釋。本領域普通技術人員還可識別NMOS的符號，並識別其“源極”，“閘極”和“汲極”端子。
本公開以工程意義呈現，而不是嚴格的數學意義。例如，“A等於B”表示“A和B之間的差異小於工程允許誤差。
在本公開的全文中，地面節點由“VSS”表示。電源節點由“VDD”表示。時脈是在低電位(例如，地面節點VSS(簡稱為VSS)上的電位)和高電位(例如，電源節點VDD(簡稱為VDD)上的電位)之間來回循環切換的電壓信號。以下作為舉例而非限制，VDD為1.1伏特(V)，而VSS為0V。
第1圖中描繪了多模式時脈傳輸模組100的功能方塊圖。多模式時脈傳輸模組100包含電流模式發射器111、傳輸線120、第一轉阻放大器112以及第二轉阻放大器113。電流模式發射器111用於接收第一電壓V1，並根據第一控制信號C1將第一電流I1輸出至第一節點101。傳輸線120被配置為在第一節點101和第二節點102之間進行信號傳輸，其中傳輸線120包含第一區段120A和第二區段120B，並在第一區段120A和第二區段120B之間的第三節點103上增加一個內部分接點。第一轉阻放大器112用於從第二節點102接收第二電流I2，並根據第二控制信號C2輸出 第二電壓V2。第二轉阻放大器113用於從第三節點103接收第三電流I3，並根據第三控制信號C3輸出第三電壓V3。在一個實施例中，第二控制信號C2和第三控制信號C3都是邏輯信號。當第二控制信號C2(第三控制信號C3)處於被生效狀態時，第一轉阻放大器112(第二轉阻放大器113)被啟用並呈現低輸入阻抗，以讓第二電流I2(第三電流I3)流入並轉換為第二電壓V2(第三電壓V3)。當第二控制信號C2(第三控制信號C3)處於被失效狀態時，第一轉阻放大器112(第二轉阻放大器113)呈現高輸入阻抗，以防止第二電流I2(第三電流I3)流入，而導致第二電壓V2(第三電壓V3)幾乎為零。
根據第二控制信號C2和第三控制信號C3的狀態，可以支持三種模式：在第一模式中，第二控制信號C2處於被生效狀態而第三控制信號C3處於被失效狀態，第一電流I1將有效地被傳輸為第二電流I2並轉換為第二電壓V2，而第三電流I3被高輸入阻抗阻擋，因此第三電壓V3幾乎為零；在第二模式中，第二控制信號C2處於被失效狀態並且第三控制信號C3處於被生效狀態，第一電流I1將有效地被傳輸為第三電流I3並轉換為第三電壓V3，而第二電流I2被阻擋造成第二電壓V2幾乎為零；以及在第三模式中，第二控制信號C2和第三控制信號C3都同時處於被生效狀態，第一電流I1將有效地被傳輸並分成第二電流I2和第三電流I3，然後分別轉換為第二電壓V2和第三電壓V3。然而，必須考慮傳輸線效應，造成第一電流I1不等於第二電流I2加第三電流I3。在任何情況下，時脈傳輸模組100允許本身時脈(即第一電壓V1)被傳輸為 遠程位置上的一遠程時脈(即第二電壓V2)，或者中間位置上的一中間時脈(即第三電壓V3)，又或者兩者兼具。
第2圖繪製一種用來說明實施第1圖的電流模式發射器111的電流模式發射器200的示意圖。圖中的實施例使用了差模訊號，第1圖的第一電壓V1表示為電壓V1+和電壓V1-之間的差值，而第一電流I1表示為電流I1+和電流I1-之間的差值。電流模式發射器200包含一電流源210以及差動對220。電流源210用以根據第一控制電壓VC1建立偏壓電流IB。差動對220包含兩個NMOS電晶體221和電晶體222，上述兩個電晶體被配置為根據偏壓電流IB分別接收電壓V1+和電壓V1-以及輸出電流I1+和電流I1-。基於差模訊號處理，第1圖中的節點101是由節點202p和節點202n所實施。而第1圖中的第一控制信號C1由第一控制電壓VC1實施，電流模式發射器200在現有技術中是眾所皆知的，故其細節不在此贅述。
第3圖繪製一種用來說明第1圖中的第一轉阻放大器112之轉阻放大器300的示意圖。同樣地，本實施例中再次使用差模訊號，其中第1圖的第二電壓V2表示為電壓V2+和電壓V2-之間的差值，且第二電流I2代表電流I2+與電流I2-之差值。轉阻放大器300包含電流緩衝器320與負載310。電流緩衝器320含有兩個NMOS電晶體321和電晶體322，上述兩者設置為一共閘放大器電路拓墣，其由第二控制電壓VC2所控制。負載310包含電感器311和電感器312。在一選擇性的實施例中，調諧電容器313插在節點303p和節 點303n之間。如果適當地選擇電感器311、電感器312以及調諧電容器313以在給定頻率下建立諧振條件，負載310將可以在此給定頻率下提供一較大增益。
未在圖中描述的替代實施例中，電感器311和電感器312分別由兩個電阻器替代，並且調諧電容器313被移除。該替代實施例具有較低的增益，但在電路佈局上更為緊湊並且適合低頻率與寬頻帶應用。這種實現方式可能會被在某些電路中所需要。第二控制電壓VC2則用於實施第二控制信號C2。當第二控制電壓VC2設置為VDD時，轉阻放大器電路300被觸發，NMOS電晶體321和電晶體322都被導通並且分別在節點302p和節點302n呈現低輸入阻抗。當第二控制電壓VC2被設置為VSS時，轉阻放大器電路300被停用，而NMOS電晶體321和電晶體322都被關斷並分別在節點302p和節點302n呈現高輸入阻抗。基於差模信號，第1圖中的第二節點102可由兩個節點302p和302n所構成。需說明的是，轉阻放大器電路300只是一個範例，且本案不侷限於此。基於某些電路配置或性能上的目標，可以由電路設計者自行決定使用現有技術中已知的其他替代的轉阻放大器電路。例如在審查中之美國專利申請案『Method and apparatus for high speed clock transmission』(美國申請號15/964,389)所提出的方法可以實現較低輸入阻抗之轉阻放大器電路。
藉由把電流I2+、電流I2-、電壓V2+、電壓V2-、第二控制電壓VC2分別替換成電流I3+、電流I3-、電壓V3+、電 壓V3-、第三控制電壓VC3，轉阻放大器電路300可用於實施第1圖第二轉阻放大器113，其中電流I3+與電流I3-之差值用於實施第三電流I3，電壓V3+與電壓V3-之差值用於實施第三電壓V3所表示，且第三控制電壓VC3則用於實施第三控制信號C3。
在一些應用中，欲發送的時脈可以是兩種完全不同的頻率。舉例來說，時脈的頻率可以是5GHz或12GHz。在這種情況下，如第4圖所示的轉阻放大器400中，高頻帶轉阻放大器112a和低頻帶轉阻放大器112b的組合可以用來實施第1圖的第一轉阻放大器112。高頻帶轉阻放大器112a由高頻帶控制信號C2a控制，並設計成在較高頻率下具有高增益；而低頻帶轉阻放大器112b由低頻帶控制信號C2b控制，並設計成在較低頻率下具有高增益，其中高頻帶控制信號C2a、低頻帶控制信號C2b共同實施第二控制信號C2。高頻帶控制信號C2a與低頻帶控制信號C2b永遠不會同時間處於被生效狀態，也就是說當高頻帶控制信號C2a處於被生效狀態時，低頻帶控制信號C2b必處於被失效狀態狀態，反之亦然。當高頻帶控制信號C2a處於被生效狀態時，高頻帶轉阻放大器112a導通並呈現低輸入阻抗，使第二電流I2流入並轉換為電壓V2a，其被提供給需要更高頻時脈的數位電路。當低頻帶控制信號C2b處於被生效狀態時，低頻帶轉阻放大器112b導通並呈現低輸入阻抗，以便第二電流I2流入並轉換成電壓V2b，其被提供給需要較低頻時脈的數位電路。高頻帶轉阻放大器112a可以由轉阻放大器電路300實現，其 中負載310被調諧為在12GHz(用於示例)具有高增益。低頻帶轉阻放大器112b可以由轉阻放大器電路300實現，其中負載310被調諧為在5GHz(用於示例)具有高增益。特別註明，在這種情況下電壓V2a與電壓V2b共同實現第二電壓V2。
使用高頻帶轉阻放大器和低頻帶轉阻放大器的組合的相同原理可以應用於第1圖的第二轉阻放大器113。
根據本案的一實施例，如第5圖中的流程圖所示，一種方法500包含以下步驟：(步驟510)接收第一電壓；(步驟520)根據第一控制信號將第一電壓轉換為第一電流；(步驟530)將第一電流發射到傳輸線的第一端；(步驟540)從傳輸線的第二端接收第二電流；(步驟550)根據第二控制信號，使用第一轉阻放大器將第二電流轉換為第二電壓；(步驟560)從傳輸線的內部分接點接收第三電流；以及(步驟570)根據第三控制信號使用第二轉阻放大器將第三電流轉換為第三電壓。
任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧時脈傳輸模組
101‧‧‧第一節點
102‧‧‧第二節點
103‧‧‧第三節點
111‧‧‧電流模式發射器
112‧‧‧第一轉阻放大器
113‧‧‧第二轉阻放大器
120‧‧‧傳輸線
120A‧‧‧第一區段
120B‧‧‧第二區段
V1‧‧‧第一電壓
V2‧‧‧第二電壓
V3‧‧‧第三電壓
I1‧‧‧第一電流
I2‧‧‧第二電流
I3‧‧‧第三電流
C1‧‧‧第一控制信號
C2‧‧‧第二控制信號
C3‧‧‧第三控制信號

Claims (10)

  1. 一種時脈傳輸模組，包含：一電流模式發射器，用以接收一第一電壓並根據一第一控制信號輸出一第一電流到一第一節點；一傳輸線，用以在該第一節點和一第二節點之間進行一信號傳輸，其中該傳輸線更包含由該傳輸線分接的一第三節點；一第一轉阻放大器，用以從該第二節點接收一第二電流並根據一第二控制信號輸出一第二電壓；以及一第二轉阻放大器，用以從該第三節點接收一第三電流並根據一第三控制信號輸出一第三電壓。
  2. 如請求項1的時脈傳輸模組，其中該電流模式發射器包含：一電流源，用以根據該第一控制信號建立一偏壓電流；以及一差動對，用以根據該偏壓電流輸出該第一電流。
  3. 如請求項1的時脈傳輸模組，其中該第一轉阻放大器包含：一電流緩衝器，用以由該第二控制信號和一負載所控制，其中該電流緩衝器的一輸入腳位和一輸出腳位分別連接到該第二節點與該負載。
  4. 如請求項3的時脈傳輸模組，其中當該第二控制信號處於被失效狀態時，該電流緩衝器呈現一高輸入阻抗，以防止該第二電流流入，且當該第二控制信號處於被生效狀態時，該電流緩衝器呈現一低輸入阻抗以允許該第二電流流入該負載以建立該第二電壓。
  5. 如請求項4的時脈傳輸模組，其中該負載包含一電感器。
  6. 如請求項1的時脈傳輸模組，其中該第二控制信號包含一高頻帶控制信號和一低頻帶控制信號，該第一轉阻放大器包含一高頻帶轉阻放大器和一低頻帶轉阻放大器，且該高頻帶轉阻放大器和該低頻帶轉阻放大器分別被該高頻帶控制信號和該低頻帶控制信號所控制。
  7. 如請求項6的時脈傳輸模組，其中在該高頻帶控制信號處於被生效狀態時，該高頻帶轉阻放大器呈現一低輸入阻抗以提高一高頻增益，且在該高頻帶控制信號處於被失效狀態時，該高頻帶轉阻放大器呈現一高輸入阻抗。
  8. 如請求項7的時脈傳輸模組，其中在該低頻帶控制信號處於被生效狀態時，該低頻帶轉阻放大器呈現一低輸入阻抗以提高一低頻增益，且在該低頻帶控制信號處於被失效狀態時，該低頻帶轉阻放大器呈現一高輸入阻抗。
  9. 如請求項1的時脈傳輸模組，其中該第一轉阻放大器和該第二轉阻放大器由相同的電路拓樸所構成。
  10. 一種網路傳輸方法，包含：接收一第一電壓；藉由一電流模式發射器根據一第一控制信號將該第一電壓轉換為一第一電流；將該第一電流發射到一傳輸線的一第一端；從該傳輸線的一第二端接收一第二電流；藉由一第一轉阻放大器根據一第二控制信號將該第二電流轉換為一第二電壓；從該傳輸線的一內部分接點接收一第三電流；以及藉由一第二轉阻放大器根據一第三控制信號將該第三電流轉換為一第三電壓。
TW108106881A 2018-09-12 2019-02-27 時脈傳輸模組與網路傳輸方法 TWI681624B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/128,551 2018-09-12
US16/128,551 US10365682B1 (en) 2018-09-12 2018-09-12 Multi-mode clock transmission network and method thereof

Publications (2)

Publication Number Publication Date
TWI681624B TWI681624B (zh) 2020-01-01
TW202011688A true TW202011688A (zh) 2020-03-16

Family

ID=67394110

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108106881A TWI681624B (zh) 2018-09-12 2019-02-27 時脈傳輸模組與網路傳輸方法

Country Status (3)

Country Link
US (1) US10365682B1 (zh)
CN (1) CN110896338B (zh)
TW (1) TWI681624B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI769009B (zh) * 2020-09-28 2022-06-21 瑞昱半導體股份有限公司 時脈分佈網路及其方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815012A (en) * 1996-08-02 1998-09-29 Atmel Corporation Voltage to current converter for high frequency applications
US6788148B2 (en) * 2002-03-11 2004-09-07 Centellax, Inc. Voltage-limited distributed current source for ultra-broadband impedance termination
CN1245797C (zh) * 2002-06-25 2006-03-15 松下电器产业株式会社 偏置控制电路及信号处理装置
JP4026593B2 (ja) * 2003-12-25 2007-12-26 セイコーエプソン株式会社 受信装置
TWI367631B (en) * 2006-01-26 2012-07-01 Realtek Semiconductor Corp Current-mode differential signal transmitting circuit
JP4885633B2 (ja) * 2006-07-19 2012-02-29 ローム株式会社 送信装置およびそれを利用した伝送装置ならびに電子機器
KR100791229B1 (ko) * 2006-11-29 2008-01-03 한국전자통신연구원 낮은 정전기 전력을 소모하는 지연 무관 데이터 전송 장치
WO2008132668A2 (en) * 2007-05-01 2008-11-06 Nxp B.V. Tunable multi frequency bands filter device
US7911278B1 (en) * 2008-07-28 2011-03-22 Jefferson Science Associates, Llc Biased low differential input impedance current receiver/converter device and method for low noise readout from voltage-controlled detectors
US8378653B2 (en) * 2009-08-17 2013-02-19 Texas Instruments Incorporated HDMI driver tail current transistors with current mirror controlled leads

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI769009B (zh) * 2020-09-28 2022-06-21 瑞昱半導體股份有限公司 時脈分佈網路及其方法

Also Published As

Publication number Publication date
CN110896338A (zh) 2020-03-20
TWI681624B (zh) 2020-01-01
US10365682B1 (en) 2019-07-30
CN110896338B (zh) 2021-11-19

Similar Documents

Publication Publication Date Title
KR101200452B1 (ko) 낮은 듀티 사이클 왜곡을 갖는 레벨 시프터
US7109759B2 (en) Voltage mode current-assisted pre-emphasis driver
TWI713334B (zh) 高速低電壓串行鏈路接收器及其方法
TWI749313B (zh) 積體電路及操作積體電路的方法
US7119600B2 (en) Wide common mode high-speed differential receiver using thin and thick gate oxide MOSFETS in deep-submicron technology
US11295789B2 (en) Latching sense amplifier
US7768309B2 (en) Low-noise PECL output driver
US8441281B2 (en) Current-mode logic buffer with enhanced output swing
US9941885B2 (en) Low power general purpose input/output level shifting driver
TWI681624B (zh) 時脈傳輸模組與網路傳輸方法
US20090267698A1 (en) Dual supply inverter for voltage controlled ring oscillator
WO2007032089A1 (ja) コモンモード電圧制御装置
TW202215781A (zh) 滯後電路、接收器及芯片
US7009425B1 (en) Methods and apparatus for improving large signal performance for active shunt-peaked circuits
JP4957405B2 (ja) 信号波形等化回路及び受信回路
US20080136465A1 (en) Semiconductor integrated circuit
US20060214717A1 (en) Low amplitude differential output circuit and serial transmission interface using the same
JP3998553B2 (ja) 差動出力回路，及びそれを用いた回路
US8653879B2 (en) Level shifter and semiconductor integrated circuit including the shifter
US20100123506A1 (en) Multistage level translator
US20090231040A1 (en) Output driver having pre-emphasis capability
US11652474B2 (en) Semiconductor device for compensating delay fluctuation and clock transfer circuit including the same
TW202304137A (zh) 用於高速感測放大器的動態交叉耦接再生
US6593769B1 (en) Differential, reduced swing buffer design
US20070069769A1 (en) Transmission circuit for use in input/output interface