TWI769009B - 時脈分佈網路及其方法 - Google Patents

時脈分佈網路及其方法 Download PDF

Info

Publication number
TWI769009B
TWI769009B TW110125198A TW110125198A TWI769009B TW I769009 B TWI769009 B TW I769009B TW 110125198 A TW110125198 A TW 110125198A TW 110125198 A TW110125198 A TW 110125198A TW I769009 B TWI769009 B TW I769009B
Authority
TW
Taiwan
Prior art keywords
voltage signal
current
signal
voltage
capacitor
Prior art date
Application number
TW110125198A
Other languages
English (en)
Other versions
TW202213022A (zh
Inventor
薩爾瑪 埃拉卜德
宋飛
嘉亮 林
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Publication of TW202213022A publication Critical patent/TW202213022A/zh
Application granted granted Critical
Publication of TWI769009B publication Critical patent/TWI769009B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Peptides Or Proteins (AREA)

Abstract

一種時脈分佈網路及其方法。該方法包括：接收遠端電壓訊號；利用電流模式傳輸方案轉換遠端電壓訊號為本地電壓訊號，電流模式傳輸方案包括串接的電壓轉電流驅動器、傳輸線、電流緩衝器及電感電容槽；利用一電壓模式傳輸方案傳輸本地電壓訊號為第一目的地電壓訊號，該電壓模式傳輸方案包括串接的第一電容驅動線及第一反相器緩衝器；及利用一電壓模式傳輸方案傳輸本地電壓訊號為第二目的地電壓訊號，該電壓模式傳輸方案包括串接的第二電容驅動線及第二反相器緩衝器。

Description

時脈分佈網路及其方法
本案是關於時脈分佈，特別是關於在相對長的傳輸線中傳輸高速時脈的時脈分佈網路及其方法。
時脈訊號是一種振盪於低準位與高準位之間的電壓訊號。時脈訊號廣泛地應用於同步數位電路中，並可用於協調同步數位電路之間的動作。在包括多個同步數位電路的積體電路之中，通常具有用以產生時脈訊號的時脈產生電路，例如鎖相迴路，且時脈產生電路所產生的時脈訊號通常需經由傳輸線傳輸至各同步數位電路以協調此些同步數位電路的動作。在一例示中，需接收時脈產生電路所產生之時脈訊號的同步數位電路可能與時脈產生電路之間的距離相隔甚遠，使得時脈訊號的傳輸極具有挑戰性。如果傳輸線的長度相對於時脈訊號的波長而言是可觀的，則視為傳輸線是相對長的。例如，對於波長為10毫米（mm）的15吉赫（GHz）時脈，當考慮到時脈傳輸時，2毫米的傳輸線能被視為相對長的。時脈訊號的遠距離傳輸常遭遇大量的傳輸損耗，導致於接收端的訊號強度微弱。特別是當時脈訊號是一種高速時脈訊號時，傳輸線的傳輸損耗會隨著所傳輸之訊號的頻率而增加，使得問題尤為嚴重。對於使用CMOS製程在基板上製造的2毫米傳輸線，15 吉赫時脈代表性的插入損耗（insertion loss）為3分貝（dB），並且這被認為是相當大的插入損耗。在一些例示中，接收端有多個本地電路需要時脈訊號，但此些本地電路之間局部分隔的距離較小。
因此，期盼能有一種時脈分佈方法，可用於高速時脈訊號的遠距離傳輸，並分佈高速時脈訊號至局部分隔的多個本地電路，而不會承受顯著的插入損耗。
依據一些實施例，時脈分佈網路包括電壓轉電流驅動器、傳輸線、電流緩衝器、電感電容槽、第一電容驅動線、第一反相器緩衝器、第二電容驅動線及第二反相器緩衝器。電壓轉電流驅動器用以接收第一電壓訊號，並輸出第一電流訊號。傳輸線用以接收第一電流訊號，並輸出第二電流訊號。電流緩衝器用以接收第二電流訊號，並輸出第三電流訊號。 電感電容槽用以接收第三電流訊號，並建立第二電壓訊號。第一電容驅動線用以接收第二電壓訊號，並輸出第三電壓訊號。第一反相器緩衝器用以接收第三電壓訊號，並輸出第四電壓訊號。第二電容驅動線用以接收第二電壓訊號，並輸出第五電壓訊號。第二反相器緩衝器用以接收第五電壓訊號，並輸出第六電壓訊號。
依據一些實施例，時脈分佈方法包括：接收第一電壓訊號；利用電壓轉電流驅動器轉換第一電壓訊號為第一電流訊號；利用傳輸線傳輸第一電流訊號為第二電流訊號；利用電流緩衝器將第二電流訊號中繼為第三電流訊號；利用電感電容槽做為負載以轉換第三電流訊號為第二電壓訊號；利用第一電容驅動線轉換第二電壓訊號為第三電壓訊號；利用第一反相器緩衝器放大第三電壓訊號為第四電壓訊號；利用第二電容驅動線傳輸第二電壓訊號為第五電壓訊號；以及，利用第二反相器緩衝器放大第五電壓訊號為第六電壓訊號。
依據一些實施例，時脈分佈方法，包括：接收遠端電壓訊號；利用電流模式傳輸方案轉換遠端電壓訊號為本地電壓訊號，電流模式傳輸方案包括電壓轉電流驅動器、傳輸線、電流緩衝器及電感電容槽，其中電壓轉電流驅動器、傳輸線、電流緩衝器及電感電容槽為串接的；利用電壓模式傳輸方案傳輸本地電壓訊號為第一目的地電壓訊號，電壓模式傳輸方案包括第一電容驅動線及第一反相器緩衝器，其中第一電容驅動線及第一反相器緩衝器為串接的；以及，利用電壓模式傳輸方案傳輸本地電壓訊號為第二目的地電壓訊號，電壓模式傳輸方案包括第二電容驅動線及第二反相器緩衝器，其中第二電容驅動線及第二反相器緩衝器為串接的。
本案是關於時脈分佈網路及其方法。儘管在說明書中描述了數個被認為是實施本案的較佳模式，但應理解本案仍可以諸多方式來實現，且不應限定於下述之特定實施例或實現下述特徵的特定方式。在實施例中，公知細節將不再被贅述或討論，以避免模糊本案重點。
本技術領域中具有通常知識者應能理解本案中所使用的關於微電子學的術語及基本概念，例如「電路節點」、「電源供應節點（電源節點）」、「接地節點」、「差動訊號」、「差動對」、「電壓」、「電流」、「互補式金氧半導體（complementary metal oxide semiconductor，CMOS）」、「P型電晶體（PMOS）」、「N型電晶體（NMOS）」、「電阻器」、「電感器」、「電容器」、「反相器」、「緩衝器」、「電感電容槽（LC tank、inductor-capacitor tank）」、「時脈」、「訊號」、「放大器」、「共源極」、「共閘極」、「阻抗」、「傳輸線」、及「負載」。類似上述的術語及基本概念因已為本技術領域中具有通常知識者所熟知，故於此不再詳細解釋。
本技術領域中具有通常知識者能識別包括電容器、電感器、電阻器、N型電晶體及P型電晶體等元件的電路示意圖，並且在示意圖中不需要詳細描述一個元件與另一個元件之間如何連接。為了方便表示，對於電晶體以下簡稱「源極端」為「源極」，簡稱「閘極端」為「閘極」，簡稱「汲極端」為「汲極」。本技術領域中具有通常知識者還能理解P型電晶體及N型電晶體的符號，並且分辨P型電晶體及N型電晶體的「源極」、「閘極」及「汲極」。本技術領域中具有通常知識者還能理解單位，例如伏特（V）、吉赫（GHz）、毫米（mm）、微米（µm）、奈米（nm）、千歐姆（KOhm）、奈亨（nH）及飛法拉（fF）。
本案是從工程方面（即，從本技術領域中具有通常知識者的觀點）來進行表述，而非從嚴苛的數學方面來進行表述。例如，「A等於B」是表示「A與B之間的差異小於工程允許誤差」。
在本案中，接地節點用來做為零電壓（0伏特）電動勢的參考節點。電源節點以「V DD」表示。為了方便起見，「V DD」也可以表示在電源節點提供的電源電壓，以下簡稱為「電源電壓」。
在本案中，電路是電晶體、電容器、電阻器及/或其他電子設備的集合，其中電晶體、電容器、電阻器及/或其他電子設備以特定方式互相連接以實現特定功能。網路是一個電路或多個電路的集合。
在本案中，訊號是可變動的電壓準位或電流準位，並且該準位用於表示某個資訊。
在本案中，時脈訊號是一種振盪於低準位與高準位之間的電壓訊號。
在本案中，訊號的傳輸包括利用發射器發射訊號、利用傳輸線傳輸訊號以及利用接收器接收訊號。電流模式傳輸方案利用低輸入阻抗的接收器；在此例示中，接收器的輸入阻抗小於發射器的輸出阻抗。電壓模式傳輸方案利用高輸入阻抗的接收器；在此例示中，接收器的輸入阻抗大於發射器的輸出阻抗。
在本案中，電流緩衝器是從輸入端接收一輸入電流並在輸出端輸出一輸出電流的一種電路，因此在輸入端是低輸入阻抗，在輸出端是高輸出阻抗，並且輸入阻抗實質上與輸出端的負載情況無關。
圖1為根據本案一些實施例所繪示之時脈分佈網路100的示意圖。參照圖1，在一些實施例中，時脈分佈網路100的用途是將時脈訊號從遠端位置（remote location）傳輸到本地位置（local location），然後分配時脈訊號至多個本地電路。作為示例而非限制，圖1示出了兩個本地電路（第一本地電路165及第二本地電路185）。時脈分佈網路100包括電壓轉電流驅動器（voltage-to-current driver）110、傳輸線（transmission line）120、電流緩衝器（current buffer）130、電感電容槽（LC tank）140、第一電容驅動線（capacitively driven wire，CDW）150、第一反相器緩衝器（inverter buffer）160、第一本地電路165、第二電容驅動線170、第二反相器緩衝器180及第二本地電路185。電壓轉電流驅動器110用以接收第一電壓訊號V 1，並輸出第一電流訊號I 1。傳輸線120用以傳輸第一電流訊號I 1為第二電流訊號I 2。電流緩衝器130用以接收第二電流訊號I 2，並輸出第三電流訊號I 3。電感電容槽140用以接收第三電流訊號I 3，並輸出第二電壓訊號V 2。第一電容驅動線150用以接收第二電壓訊號V 2，並輸出第三電壓訊號V 3。第一反相器緩衝器160用以接收第三電壓訊號V 3，並輸出第四電壓訊號V 4。第一本地電路165用以接收第四電壓訊號V 4。第二電容驅動線170用以接收第二電壓訊號V 2，並輸出第五電壓訊號V 5。第二反相器緩衝器180用以接收第五電壓訊號V 5，並輸出第六電壓訊號V 6。第二本地電路185用以接收第六電壓訊號V 6。電壓轉電流驅動器110位於遠端位置，而電流緩衝器130、電感電容槽140、第一電容驅動線150、第二電容驅動線170、第一反相器緩衝器160、第二反相器緩衝器180、第一本地電路165及第二本地電路185皆位於本地位置。
在一些實施例中，第一電壓訊號V 1是遠程電壓訊號。第二電壓訊號V 2是本地電壓訊號。第四電壓訊號V 4是第一目的地電壓訊號。第六電壓訊號V 6是第二目的地電壓訊號。
在一些實施例中，第一電壓訊號V 1是高速時脈訊號。電壓轉電流驅動器110轉換第一電壓訊號V 1為第一電流訊號I 1，第一電流訊號I 1沿著傳輸線120傳輸為第二電流訊號I 2。電流緩衝器130及電感電容槽140的用途是轉換第二電流訊號I 2為第二電壓訊號V 2，使得第二電壓訊號V 2可具有較大的擺幅（swing）。於此採用電流模式傳輸方案，利用電流緩衝器130提供低阻抗，使第二電流訊號I 2流入、通過並成為第三電流訊號I 3。電流模式傳輸方案具有低插入損耗的優點，因為來自傳輸線120的插入損耗主要以電壓降的形式呈現，而這對於電流模式傳輸的情況並不是問題。電流緩衝器130具有高輸出阻抗，並且電感電容槽140用於實現負載。電感電容槽140的諧振頻率被調諧至高速時脈訊號的頻率。如此，電感電容槽140對於第三電流訊號I 3可具有高阻抗，並且第二電壓訊號V 2可具有較大的擺幅。
在一些實施例中，第二電壓訊號V 2需要傳輸至第一本地電路165及第二本地電路185，其中第一本地電路165及第二本地電路185都屬於本地的，但仍然局部地隔離於電感電容槽140。第一電容驅動線150及第二電容驅動線170用於本地傳輸。於此採用電壓模式傳輸，由於電流傳輸距離短，因此電壓模式傳輸與電流模式傳輸相比插入損耗較高的缺點就不太重要。另一方面，電壓模式傳輸具有易於接收的優點，並且由於高阻抗輸入的接收器電路通常比低輸入阻抗的接收器電路更容易實施，因此可使用例如第一反相器緩衝器160及第二反相器緩衝器180的反相器緩衝器。使用例如第一電容驅動線150及第二電容驅動線170的電容驅動線具有高輸入阻抗高的優點，因此減輕對電感電容槽140的負載效應。第一電容驅動線150及第二電容驅動線170都能造成插入損耗，因此第三電壓訊號V 3及第五電壓訊號V 5的擺幅小於第二電壓訊號V 2的擺幅。第一反相器緩衝器160及第二反相器緩衝器180用於放大並恢復電壓擺幅，使第四電壓訊號V 4及第六電壓訊號V 6可以具有大的擺幅。
在一些實施例中，使用了差動訊號，例如電壓訊號或電流訊號，其中差動訊號包括下標標示為「+」的第一部分及下標標示為「-」的第二部分。具體而言，第一電壓訊號V 1包括第一電壓訊號V 1+及第一電壓訊號V 1-，第二電壓訊號V 2包括第二電壓訊號V 2+及第二電壓訊號V 2-，第三電壓訊號V 3包括第三電壓訊號V 3+及第三電壓訊號V 3-，第四電壓訊號V 4包括第四電壓訊號V 4+及第四電壓訊號V 4-，第五電壓訊號V 5包括第五電壓訊號V 5+及第五電壓訊號V 5-，第六電壓訊號V 6包括第六電壓訊號V 6+及第六電壓訊號V 6-，第一電流訊號I 1包括第一電流訊號I 1+及第一電流訊號I 1-，第二電流訊號I 2包括第二電流訊號I 2+及第二電流訊號I 2-，第三電流訊號I 3包括第三電流訊號I 3+及第三電流訊號I 3-。差動訊號已為本技術領域中具有通常知識者所熟知，故於此不再詳細解釋。
圖2為根據本案一些實施例所繪示之電壓轉電流驅動器200的示意圖。參照圖1及圖2，在一些實施例中，電壓轉電流驅動器110用於實現電壓轉換電流的功能，並且用於實施電壓轉電流驅動器110的電壓轉電流驅動器200的示意圖，如圖2所示。如前所述，圖2使用了差動訊號：第一電壓訊號V 1+及第一電壓訊號V 1-共同實現第一電壓訊號V 1，並且第一電流訊號I 1+及第一電流訊號I 1-共同實現第一電流訊號I 1。電壓轉電流驅動器200包括N型電晶體201及N型電晶體202。N型電晶體201及N型電晶體202分別用以接收第一電壓訊號V 1+及第一電壓訊號V 1-，並輸出第一電流訊號I 1+及第一電流訊號I 1-。N型電晶體201及N型電晶體202用以做為共源極放大器差動對（differential pair of common-source amplifier）。電壓轉電流驅動器200還包括另一個N型電晶體203，N型電晶體203用以依據第一偏置電壓V B1提供偏置電流給共源極放大器差動對的共源節點209。電壓轉電流驅動器200已為本技術領域中具有通常知識者所熟知，故於此不再詳細解釋。在圖中未繪示但對於本技術領域中具有通常知識者所熟知的替代實施例中，N型電晶體203以電阻器替換。此替代實施例也是公眾所知悉的，因此不再進一步解釋。圖中未繪示但對於本技術領域中具有通常知識者來說顯而易見的另一替代實施例中，N型電晶體203以短路替換。在此示例中，N型電晶體201及N型電晶體202形成共源極放大器偽差動對（pseudo-differential pair of common-source amplifier）。此替代實施例也是公眾所知悉的，因此不再進一步解釋。
圖3為根據本案一些實施例所繪示之電流緩衝器300的示意圖。參照圖1及圖3，在一些實施例中，用於實施電流緩衝器130的電流緩衝器300的示意圖，圖3所示。如前所述，圖3使用了差動訊號：第二電流訊號I 2+及第二電流訊號I 2-共同實現第二電流訊號I 2，並且第三電流訊號I 3+及第三電流訊號I 3-共同實現第三電流訊號I 3。電流緩衝器300包括N型電晶體311、N型電晶體312、電容器321及電容器322、電阻器331及電阻器332。N型電晶體311及N型電晶體312分別用以接收第二電流訊號I 2+及第二電流訊號I 2-，並輸出第三電流訊號I 3+及第三電流訊號I 3-。電阻器331及電阻器332分別用以對N型電晶體311及N型電晶體312建立閘極偏壓。電容器321及電容器322分別用以提供N型電晶體311及N型電晶體312之間的交叉耦合，也就是N型電晶體311的閘極經由電容器322耦合到N型電晶體312的源極，並且N型電晶體312的閘極經由電容器321耦合到N型電晶體311的源極。N型電晶體311及N型電晶體312以共閘放大器拓撲結構配置，並且N型電晶體311及N型電晶體312之間的交叉耦合可有效地提高增益。於此，「V B2」表示第二偏置電壓。電流緩衝器300是現有技術所知悉的，故於此不再詳細解釋。
圖4為根據本案一些實施例所繪示之電感電容槽400的示意圖。參照圖1及圖4，在一些實施例中，用於實施電感電容槽140的電感電容槽400的示意圖，圖4所示。如前所述，圖4使用了差動訊號：第三電流訊號I 3+及第三電流訊號I 3-共同實現第三電流訊號I 3，並且第二電壓訊號V 2+及第二電壓訊號V 2-共同實現第二電壓訊號V 2。電感電容槽400包括電感器410及電容器420，電感器410及電容器420以並聯連接拓撲結構配置。電感器410具有中心抽頭，中心抽頭連接至電源節點V DD。在諧振的情況中，電感器410的阻抗的虛部及電容器420的阻抗的虛部是近似相同但極性相反，電感電容槽400具有高輸入阻抗，並可使第二電壓訊號V 2具有大的擺幅。
續參照圖1，在一些實施例中，第一電容驅動線150包括電容器151、電容器152及傳輸線153，其中電容器151、電容器152及傳輸線153以串聯連接拓撲結構配置。同樣，第二電容驅動線170包括電容器171、電容器172及傳輸線173，其中電容器171、電容器172及傳輸線173以串聯連接拓撲結構配置。 傳輸線153及傳輸線173是比傳輸線120短的本地傳輸線。與傳輸線153直接連接到電感電容槽140的情況相比，由於電容器151及電容器152的串聯連接，第一電容驅動線150對於電感電容槽140具有更高的阻抗。這是因為電容器151及電容器152預先提供高阻抗並且防止電感電容槽140看到傳輸線153，也就是等效於大電容的負載。同理，對應於電容器171、電容器172及第二電容驅動線170。
在一些實施例中，注意的是，傳輸線本質上是分佈式網路。在集總電路（lump circuit）中，「在前的第一元件串聯連接於在後的第二元件」等效於「在前的第二元件串聯連接於在後的第一元件」。但是，在分佈式網路中，在串聯連接中交換元件順序將導致不同的結果。因此，交換傳輸線153與電容器151及電容器152的順序將導致不同的效果，並且背離電容驅動線的用途。
圖5為根據本案一些實施例所繪示之反相器緩衝器500的示意圖。參照圖1及圖5，在一些實施例中，用於實施第一反相器緩衝器160的反相器緩衝器500的示意圖，如圖5所示。如前所述，圖5使用了差動訊號：第三電壓訊號V 3+及第三電壓訊號V 3-共同實現第三電壓訊號V 3，並且第四電壓訊號V 4+及第四電壓訊號V 4-共同實現第四電壓訊號V 4。反相器緩衝器500包括第一反相器510及第二反相器520。第一反相器510用以接收第三電壓訊號V 3+，並輸出第四電壓訊號V 4-。第二反相器520用以接收第三電壓訊號V 3-，並輸出第四電壓訊號V 4+。第一反相器510包括N型電晶體511、P型電晶體512及回授電阻器513。第二反相器520包括N型電晶體521、P型電晶體522及回授電阻器523。反相器緩衝器500是現有技術所知悉的，故於此不再詳細解釋。
在一些實施例中，反相器緩衝器500可藉由替換第三電壓訊號V 3+、第三電壓訊號V 3-、第四電壓訊號V 4+及第四電壓訊號V 4-為第五電壓訊號V 5+、第五電壓訊號V 5-、第六電壓訊號V 6+及第六電壓訊號V 6-，以實現第二反相器緩衝器180。
在一些實施例中，第一本地電路165及第二本地電路185分別使用第四電壓訊號V 4及第六電壓訊號V 6以實施某些功能的電路，例如時脈乘法、頻率轉換、邏輯運算等。
在一些實施例中，傳輸線120、傳輸線153及傳輸線173可在電路設計者的判斷下以現有技術中已知的任何實施例來實現。
圖6為根據本案一些實施例所繪示之傳輸線600的示意圖。參照圖6，在一些實施例中，作為示例而非限制：時脈分佈網路100使用28奈米CMOS製程在基板上製造。28奈米CMOS製程包括多個金屬層，此些金屬層包括頂金屬層（例如，RDL層）、厚金屬層（圖未繪示）及薄金屬層（例如，ME6層）。頂金屬層是一種可稱為重分佈層（redistribution layer）的鋁金屬層，並且常以「RDL層」來表示。厚金屬層位於頂金屬層（RDL層）之下，薄金屬層位於厚金屬層之下。電源電壓V DD是1.1伏特。第一電壓訊號是14吉赫。N型電晶體201及N型電晶體202的通道寬度與通道長度（W/L）分別為20微米與30奈米。N型電晶體203的通道寬度與通道長度分別為40微米與200奈米。N型電晶體311及N型電晶體312的通道寬度與通道長度分別為20微米與30奈米。電容器321及電容器322皆為100飛法拉。電阻器331及電阻器332皆為10千歐姆。傳輸線120的長度為2.6毫米。電感器410為0.5奈亨。電容器420為260飛法拉。電容器151、電容器152、電容器171及電容器172均為400飛法拉。傳輸線153的長度為800微米。傳輸線173的長度為650微米。N型電晶體511及N型電晶體521的通道寬度與通道長度分別為10微米與30奈米。P型電晶體512及P型電晶體522的通道寬度與通道長度分別為14微米與30奈米。回授電阻器513及回授電阻器523均為10千歐姆。用於實施傳輸線120、傳輸線153及傳輸線173的傳輸線600的截面圖，如圖6所示。各剖線的說明如方框639中所示。傳輸線600包括相互平行的二條金屬走線（以下分別稱之為金屬走線631及金屬走線632）。金屬走線631及金屬走線632的寬度均為2微米，厚度均為3微米，並且金屬走線631與金屬走線632之間的間距為6微米。金屬走線631及金屬走線632設置在頂金屬層（RDL層）上，此頂金屬層嵌入在基板上的介電質中。傳輸線600還包括兩條額外的金屬走線（以下分別稱之為金屬走線633及金屬走線634）。金屬走線633及金屬走線634用於屏蔽金屬走線631及金屬走線632，並且金屬走線633及金屬走線634需連接至接地節點。金屬走線633及金屬走線634的寬度均為2微米，厚度均為3微米，並且設置在頂金屬層（RDL層）上。金屬走線633與金屬走線631之間的間距為3微米，金屬走線634與金屬走線632之間的間距為3微米。傳輸線120還包括接地平面635，接地平面635設置在薄金屬層（ME6層）上。接地平面635用於屏蔽金屬走線631及金屬走線632，並且接地平面635需連接至接地節點。
圖7為根據本案一些實施例所繪示之時脈分佈方法的流程圖。參照圖7，在一些實施例中，時脈分佈方法包括以下步驟：接收第一電壓訊號V 1（步驟710）；利用電壓轉電流驅動器110轉換第一電壓訊號V 1為第一電流訊號I 1（步驟720）；利用傳輸線120傳輸第一電流訊號I 1為第二電流訊號I 2（步驟730）；利用電流緩衝器130將第二電流訊號I 2中繼為第三電流訊號I 3（步驟740）；利用電感電容槽140做為負載以轉換第三電流訊號I 3為第二電壓訊號V 2（步驟750）；利用第一電容驅動線150轉換第二電壓訊號V 2為第三電壓訊號V 3（步驟760）；利用第一反相器緩衝器160放大第三電壓訊號V 3為第四電壓訊號V 4（步驟770）；利用第二電容驅動線170傳輸第二電壓訊號V 2為第五電壓訊號V 5（步驟780）；以及，利用第二反相器緩衝器180放大第五電壓訊號V 5為第六電壓訊號V 6（步驟790）。
雖然本案的技術內容已經以較佳實施例揭露如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神所作些許之更動與潤飾，皆應涵蓋於本案的範疇內，因此本案之專利保護範圍當視後附之申請專利範圍所界定者為準。
100:時脈分佈網路 110:電壓轉電流驅動器 120:傳輸線 130:電流緩衝器 140:電感電容槽 150:第一電容驅動線 151:電容器 152:電容器 153:傳輸線 160:第一反相器緩衝器 165:第一本地電路 170:第二電容驅動線 171:電容器 172:電容器 173:傳輸線 180:第二反相器緩衝器 185:第二本地電路 V 1:第一電壓訊號 V 2:第二電壓訊號 V 3:第三電壓訊號 V 4:第四電壓訊號 V 5:第五電壓訊號 V 6:第六電壓訊號 I 1:第一電流訊號 I 2:第二電流訊號 I 3:第三電流訊號 200:電壓轉電流驅動器 201:N型電晶體 202:N型電晶體 203:N型電晶體 209:共源節點 V B1:第一偏置電壓 V 1+:第一電壓訊號 V 1-:第一電壓訊號 I 1+:第一電流訊號 I 1-:第一電流訊號 300:電流緩衝器 311:N型電晶體 312:N型電晶體 321:電容器 322:電容器 331:電阻器 332:電阻器 V B2:第二偏置電壓 I 2+:第二電流訊號 I 2-:第二電流訊號 I 3+:第三電流訊號 I 3-:第三電流訊號 400:電感電容槽 410:電感器 420:電容器 V DD:電源節點 V DD:電源電壓 V 2+:第二電壓訊號 V 2-:第二電壓訊號 500:反相器緩衝器 510:第一反相器 511:N型電晶體 512:P型電晶體 513:回授電阻器 520:第二反相器 521:N型電晶體 522:P型電晶體 523:回授電阻器 V 3+:第三電壓訊號 V 3-:第三電壓訊號 V 4+:第四電壓訊號 V 4-:第四電壓訊號 600:傳輸線 631:金屬走線 632:金屬走線 633:金屬走線 634:金屬走線 635:接地平面 639:方框 710~790:步驟
圖1為根據本案一些實施例所繪示之時脈分佈網路的示意圖。 圖2為根據本案一些實施例所繪示之電壓轉電流驅動器的示意圖。 圖3為根據本案一些實施例所繪示之電流緩衝器的示意圖。 圖4為根據本案一些實施例所繪示之電感電容槽的示意圖。 圖5為根據本案一些實施例所繪示之反相器緩衝器的示意圖。 圖6為根據本案一些實施例所繪示之傳輸線的示意圖。 圖7為根據本案一些實施例所繪示之時脈分佈方法的流程圖。
100:時脈分佈網路 110:電壓轉電流驅動器 120:傳輸線 130:電流緩衝器 140:電感電容槽 150:第一電容驅動線 151:電容器 152:電容器 153:傳輸線 160:第一反相器緩衝器 165:第一本地電路 170:第二電容驅動線 171:電容器 172:電容器 173:傳輸線 180:第二反相器緩衝器 185:第二本地電路 V 1:第一電壓訊號 V 2:第二電壓訊號 V 3:第三電壓訊號 V 4:第四電壓訊號 V 5:第五電壓訊號 V 6:第六電壓訊號 I 1:第一電流訊號 I 2:第二電流訊號 I 3:第三電流訊號

Claims (10)

  1. 一種時脈分佈網路，包括： 一電壓轉電流驅動器，用以接收一第一電壓訊號，並輸出一第一電流訊號； 一傳輸線，用以接收該第一電流訊號，並輸出一第二電流訊號； 一電流緩衝器，用以接收該第二電流訊號，並輸出一第三電流訊號； 一電感電容槽，用以接收該第三電流訊號，並建立一第二電壓訊號； 一第一電容驅動線，用以接收該第二電壓訊號，並輸出一第三電壓訊號； 一第一反相器緩衝器，用以接收該第三電壓訊號，並輸出一第四電壓訊號； 一第二電容驅動線，用以接收該第二電壓訊號，並輸出一第五電壓訊號；及 一第二反相器緩衝器，用以接收該第五電壓訊號，並輸出一第六電壓訊號。
  2. 如請求項1所述的時脈分佈網路，其中該電壓轉電流驅動器包括： 二N型電晶體，用以做為一共源極放大器差動對或一共源極放大器偽差動對。
  3. 如請求項1所述的時脈分佈網路，其中該電流緩衝器包括： 二N型電晶體，用以做為一共閘極放大器差動對；及 二電容器，用以提供該二N型電晶體之間的交叉耦合。
  4. 如請求項1所述的時脈分佈網路，其中該電感電容槽包括： 一電感器，具有一中心抽頭，該中心抽頭連接一電源節點；及 一電容器，並聯連接該電感器。
  5. 如請求項1所述的時脈分佈網路，其中該第一電容驅動線及該第二電容驅動線各別包括： 一電容器；及 一傳輸線，串聯連接該電容器。
  6. 一種時脈分佈方法，包括： 接收一第一電壓訊號； 利用一電壓轉電流驅動器轉換該第一電壓訊號為一第一電流訊號； 利用一傳輸線傳輸該第一電流訊號為一第二電流訊號； 利用一電流緩衝器中繼該第二電流訊號為一第三電流訊號； 利用一電感電容槽做為一負載以轉換該第三電流訊號為一第二電壓訊號； 利用一第一電容驅動線轉換該第二電壓訊號為一第三電壓訊號； 利用一第一反相器緩衝器放大該第三電壓訊號為一第四電壓訊號； 利用一第二電容驅動線傳輸該第二電壓訊號為一第五電壓訊號；及 利用一第二反相器緩衝器放大該第五電壓訊號為一第六電壓訊號。
  7. 如請求項6所述的時脈分佈方法，其中該電壓轉電流驅動器包括： 二N型電晶體，用以做為一共源極放大器差動對或一共源極放大器偽差動對。
  8. 如請求項6所述的時脈分佈方法，其中該電流緩衝器包括： 二N型電晶體，用以做為一共閘極放大器差動對；及 二電容器，用以提供該二N型電晶體之間的交叉耦合。
  9. 如請求項6所述的時脈分佈方法，其中該第一電容驅動線及該第二電容驅動線各別包括： 一電容器；及 一傳輸線，串聯連接該電容器。
  10. 一種時脈分佈方法，包括： 接收一遠端電壓訊號； 利用一電流模式傳輸方案轉換該遠端電壓訊號為一本地電壓訊號，該電流模式傳輸方案包括一電壓轉電流驅動器、一傳輸線、一電流緩衝器及一電感電容槽，其中該電壓轉電流驅動器、該傳輸線、該電流緩衝器及該電感電容槽為串接的； 利用一電壓模式傳輸方案傳輸該本地電壓訊號為一第一目的地電壓訊號，該電壓模式傳輸方案包括一第一電容驅動線及一第一反相器緩衝器，其中該第一電容驅動線及該第一反相器緩衝器為串接的；及 利用該電壓模式傳輸方案傳輸該本地電壓訊號為一第二目的地電壓訊號，該電壓模式傳輸方案包括一第二電容驅動線及一第二反相器緩衝器，其中該第二電容驅動線及該第二反相器緩衝器為串接的。
TW110125198A 2020-09-28 2021-07-08 時脈分佈網路及其方法 TWI769009B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/034,053 US11269371B1 (en) 2020-09-28 2020-09-28 Method and apparatus for high speed clock distribution
US17/034,053 2020-09-28

Publications (2)

Publication Number Publication Date
TW202213022A TW202213022A (zh) 2022-04-01
TWI769009B true TWI769009B (zh) 2022-06-21

Family

ID=80473418

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110125198A TWI769009B (zh) 2020-09-28 2021-07-08 時脈分佈網路及其方法

Country Status (3)

Country Link
US (1) US11269371B1 (zh)
CN (1) CN114337645A (zh)
TW (1) TWI769009B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11579649B1 (en) * 2021-12-30 2023-02-14 Analog Devices, Inc. Apparatus and methods for clock duty cycle correction and deskew

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070285179A1 (en) * 2006-05-08 2007-12-13 Elpida Memory, Inc. Signal distribution architecture and semiconductor device
TW201735534A (zh) * 2016-03-16 2017-10-01 聯發科技股份有限公司 時脈產生器以及時脈產生方法
US10224905B1 (en) * 2018-04-27 2019-03-05 Realtek Semiconductor Corp. Method and apparatus for high speed clock transmission
TW202011688A (zh) * 2018-09-12 2020-03-16 瑞昱半導體股份有限公司 時脈傳輸模組與網路傳輸方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432770B2 (en) * 2005-08-10 2008-10-07 Seiko Epson Corporation Signal transmission device
JP5387187B2 (ja) * 2009-07-10 2014-01-15 富士通株式会社 クロック信号分配装置
US10033351B2 (en) * 2014-12-08 2018-07-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Long-distance high-speed data and clock transmission

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070285179A1 (en) * 2006-05-08 2007-12-13 Elpida Memory, Inc. Signal distribution architecture and semiconductor device
TW201735534A (zh) * 2016-03-16 2017-10-01 聯發科技股份有限公司 時脈產生器以及時脈產生方法
US10224905B1 (en) * 2018-04-27 2019-03-05 Realtek Semiconductor Corp. Method and apparatus for high speed clock transmission
TW202011688A (zh) * 2018-09-12 2020-03-16 瑞昱半導體股份有限公司 時脈傳輸模組與網路傳輸方法

Also Published As

Publication number Publication date
TW202213022A (zh) 2022-04-01
CN114337645A (zh) 2022-04-12
US20220103334A1 (en) 2022-03-31
US11269371B1 (en) 2022-03-08

Similar Documents

Publication Publication Date Title
US7562108B2 (en) High bandwidth high gain receiver equalizer
US7906994B2 (en) Fast common mode feedback control for differential driver
US6748204B1 (en) Mixer noise reduction technique
US10224905B1 (en) Method and apparatus for high speed clock transmission
US7362174B2 (en) Current-controlled CMOS (C3MOS) wideband input data amplifier for reduced differential and common-mode reflection
US9082543B2 (en) Inductor
JP4220982B2 (ja) 分布型増幅器
US10637468B2 (en) Galvanically-isolated signaling between modules with step-up transformer
EP3188424B1 (en) Transmitter output driver circuits for high data rate applications, and methods of their operation
WO2016079798A1 (ja) クロック伝送回路および半導体集積回路
US11989049B2 (en) Oscillator and clock circuit
TWI769009B (zh) 時脈分佈網路及其方法
TW202107878A (zh) 高速低電壓串行鏈路接收器及其方法
EP3429081B1 (en) High-speed, high-swing driver circuit suitable for use in silicon optical modulator
JP4836030B2 (ja) Ｌｃ発振回路
US8406710B1 (en) Method and apparatus of minimizing extrinsic parasitic resistance in 60 GHz power amplifier circuits
JP4391976B2 (ja) クロック分配回路
CN107743684B (zh) 一种差分放大器
EP1548932A1 (en) Differential low noise amplifier with low power consumption
US20130300501A1 (en) Bandwidth extension of an amplifier
KR102031272B1 (ko) 메모리없는 공통 모드 둔감형 및 로우 풀링 vco
CN100472947C (zh) 电流控制硅互补金属氧化物半导体宽带数据放大器电路
CN110896338B (zh) 时钟传输模块与网络传输方法
US7106104B2 (en) Integrated line driver
Krishna et al. Performance enhancement in high speed on-chip interconnect lines