CN110896338A - 时钟传输模块与网络传输方法 - Google Patents

时钟传输模块与网络传输方法 Download PDF

Info

Publication number
CN110896338A
CN110896338A CN201910250210.9A CN201910250210A CN110896338A CN 110896338 A CN110896338 A CN 110896338A CN 201910250210 A CN201910250210 A CN 201910250210A CN 110896338 A CN110896338 A CN 110896338A
Authority
CN
China
Prior art keywords
current
control signal
transimpedance amplifier
voltage
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910250210.9A
Other languages
English (en)
Other versions
CN110896338B (zh
Inventor
林嘉亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN110896338A publication Critical patent/CN110896338A/zh
Application granted granted Critical
Publication of CN110896338B publication Critical patent/CN110896338B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

一种时钟传输模块及网络传输方法。所述时钟传输模块包含电流模式发射器、传输线以及第一与第二转阻放大器。电流模式发射器用以接收第一电压并根据第一控制信号输出第一电流到第一节点。传输线用以在第一节点和第二节点之间进行信号传输，其中传输线还包含由传输线分接的第三节点。第一转阻放大器用以从第二节点接收第二电流并根据第二控制信号输出第二电压。第二转阻放大器用以从第三节点接收第三电流并根据第三控制信号输出第三电压。

Description

时钟传输模块与网络传输方法
技术领域
本公开文件涉及一时钟传输，更具体来说是涉及在多模式应用中有效传送高速时钟的电路与方法。
背景技术
时钟是一种在低电位与高电位之间振荡的电压信号，并广泛应用于同步数字电路中，以协调所述同步数字电路的动作。具有多种同步数字电路的一集成电路通常具有一时钟产生电路，例如为锁相回路，其用以产生时钟。通常时钟需要通过传输线传输到所述多个同步数字电路以协调动作。在一情形中，时钟产生电路与需要自时钟产生电路接收时钟的同步数字电路为实体地分隔一长距离。于此情形下，时钟传输可能会具有很大的挑战性。时钟在长距离传输中通常会受到较大的插入损耗，造成接收端接收到微弱的信号。随着时钟频率越高，传输线中的插入损耗也随之上升，造成上述问题更加恶化。
然而，在一些应用中，分布在不同的位置上的多个同步数字电路需要接收相同的高速时钟。此外，在一些情况中，欲发送的时钟可以有两种实质频率。
本公开所期望的是一种在多模式应用中有效率地传送高速时钟的方法。
发明内容
本公开文件的一实施例在于一种时钟传输模块，包含电流模式发射器、传输线以及第一转阻放大器与第二转阻放大器。电流模式发射器用以接收第一电压并根据第一控制信号输出第一电流到第一节点。传输线用以在第一节点和第二节点之间进行信号传输，其中传输线还包含由传输线所分接的第三节点。第一转阻放大器用以从第二节点接收第二电流并根据第二控制信号输出第二电压。第二转阻放大器用以从第三节点接收第三电流并根据第三控制信号输出第三电压。
本公开文件的另一实施例在于提供一种网络传输方法，其包含下列操作：通过电流模式发射器根据第一控制信号将第一电压转换为第一电流；并将第一电流发射到传输线的第一端；从传输线的第二端接收第二电流；通过第一转阻放大器根据第二控制信号将第二电流转换为第二电压；从传输线的内部分接点接收第三电流；通过第二转阻放大器根据第三控制信号将第三电流转换为第三电压。
附图说明
本公开的附图说明如下：
图1为根据本公开一些实施例所示出的时钟传输网络模块的功能示意图；
图2为适用于图1的时钟传输网络的电流模式发射器的示意图；
图3为适用于图1的时钟传输网络模块的转阻放大器的示意图；
图4为适用于图1的时钟传输网络模块的转阻放大器的一替代实施例的示意图；以及
图5为本公开一实施例方法的流程图。
符号说明
100：时钟传输模块
101：第一节点
102：第二节点
103：第三节点
111：电流模式发射器
112：第一转阻放大器
113：第二转阻放大器
120：传输线
120A：第一区段
120B：第二区段
200：电流模式发射器
202p、202n：节点
210：电流源
211：晶体管
220：差分对
221、222：晶体管
300：转阻放大器
302p、302n、303p、303n：节点
310：负载
311、312：电感器
313：调谐电容器
320：电流缓冲器
321、322：晶体管
400：转阻放大器
112a：高频带转阻放大器
112b：低频带转阻放大器
500：网络传输方法
510、520、530、540、550：步骤
VSS：地面节点
VDD：电源节点
V1：第一电压
V2：第二电压
V3：第三电压
I1：第一电流
I2：第二电流
I3：第三电流
C1：第一控制信号
C2：第二控制信号
C3：第三控制信号
V1+、V1-、V2+、V2-、V2a、V2b：电压
I1+、I1-、I2+、I2-：电流
VC1：第一控制电压
VC2：第二控制电压
C2a：高频带控制信号
C2b：低频带控制信号
IB：偏压电流
具体实施方式
本公开涉及一种时钟传输。虽然说明书描述了本公开的若干实施例，其被认为是实施本公开的优选模式，但应当理解本公开可以以多种方式实现，并且不限于下面描述的特定示例或者实现这些示例的任何特征的特定方式。在其他情况下，众所周知的细节并未示出或描述，以避免模糊本公开内容。
审查中的美国专利申请案，标题为“Method and apparatus for high speedclock transmission”(美国专利申请号：15/964,389)，其公开了一种用于传输高速时钟到远程同步数字电路的有效方法，本文将参考与引用此专利申请案的内容。
本领域普通技术人员应理解与本公开中使用的微电子相关的术语和基本概念，例如“电路节点”、“电源节点”、“接地节点”、“差模信号”、“差分对”、“电压”、“电流”、“电流源”、“N通道金属氧化物半导体(NMOS)”、“电阻器”、“电感器”、“电容器”，“时钟”、“信号”、“频率”、“放大器”、“共栅极放大器”、“阻抗”、“传输线”和“负载”。这些术语和基本概念对于本领域普通技术人员来说是显而易见的，因此这里不再详细解释。本领域普通技术人员还可识别NMOS的符号，并识别其“源极”，“栅极”和“漏极”端子。
本公开以工程意义呈现，而不是严格的数学意义。例如，“A等于B”表示“A和B之间的差异小于工程允许误差。
在本公开的全文中，地面节点由“VSS”表示。电源节点由“VDD”表示。时钟是在低电位(例如，地面节点VSS(简称为VSS)上的电位)和高电位(例如，电源节点VDD(简称为VDD)上的电位)之间来回循环切换的电压信号。以下作为举例而非限制，VDD为1.1伏特(V)，而VSS为0V。
图1中描绘了多模式时钟传输模块100的功能方框图。多模式时钟传输模块100包含电流模式发射器111、传输线120、第一转阻放大器112以及第二转阻放大器113。电流模式发射器111用于接收第一电压V1，并根据第一控制信号C1将第一电流I1输出至第一节点101。传输线120被配置为在第一节点101和第二节点102之间进行信号传输，其中传输线120包含第一区段120A和第二区段120B，并在第一区段120A和第二区段120B之间的第三节点103上增加一个内部分接点。第一转阻放大器112用于从第二节点102接收第二电流I2，并根据第二控制信号C2输出第二电压V2。第二转阻放大器113用于从第三节点103接收第三电流I3，并根据第三控制信号C3输出第三电压V3。在一个实施例中，第二控制信号C2和第三控制信号C3都是逻辑信号。当第二控制信号C2(第三控制信号C3)处于被生效状态时，第一转阻放大器112(第二转阻放大器113)被启用并呈现低输入阻抗，以让第二电流I2(第三电流I3)流入并转换为第二电压V2(第三电压V3)。当第二控制信號C2(第三控制信号C3)处于被失效状态时，第一转阻放大器112(第二转阻放大器113)呈现高输入阻抗，以防止第二电流I2(第三电流I3)流入，而导致第二电压V2(第三电压V3)几乎为零。
根据第二控制信号C2和第三控制信号C3的状态，可以支持三种模式：在第一模式中，第二控制信号C2处于被生效状态而第三控制信号C3处于被失效状态，第一电流I1将有效地被传输为第二电流I2并转换为第二电压V2，而第三电流I3被高输入阻抗阻挡，因此第三电压V3几乎为零；在第二模式中，第二控制信号C2处于被失效状态并且第三控制信号C3处于被生效状态，第一电流I1将有效地被传输为第三电流I3并转换为第三电压V3，而第二电流I2被阻挡造成第二电压V2几乎为零；以及在第三模式中，第二控制信号C2和第三控制信号C3都同时处于被生效状态，第一电流I1将有效地被传输并分成第二电流I2和第三电流I3，然后分别转换为第二电压V2和第三电压V3。然而，必须考虑传输线效应，造成第一电流I1不等于第二电流I2加第三电流I3。在任何情况下，时钟传输模块100允许本身时钟(即第一电压V1)被传输为远程位置上的一远程时钟(即第二电压V2)，或者中间位置上的一中间时钟(即第三电压V3)，又或者两者兼具。
图2绘制一种用来说明实施图1的电流模式发射器111的电流模式发射器200的示意图。图中的实施例使用了差模信号，图1的第一电压V1表示为电压V1+和电压V1-之间的差值，而第一电流I1表示为电流I1+和电流I1-之间的差值。电流模式发射器200包含一电流源210以及差分对220。电流源210用以根据第一控制电压VC1建立偏压电流IB。差分对220包含两个NMOS晶体管221和晶体管222，上述两个晶体管被配置为根据偏压电流IB分别接收电压V1+和电压V1-以及输出电流I1+和电流I1-。基于差模信号处理，图1中的节点101是由节点202p和节点202n所实施。而图1中的第一控制信号C1由第一控制电压VC1实施，电流模式发射器200在现有技术中是众所皆知的，故其细节不在此赘述。
图3绘制一种用来说明图1中的第一转阻放大器112的转阻放大器300的示意图。同样地，本实施例中再次使用差模信号，其中图1的第二电压V2表示为电压V2+和电压V2-之间的差值，且第二电流I2代表电流I2+与电流I2-的差值。转阻放大器300包含电流缓冲器320与负载310。该电流缓冲器由该第二控制信号和一负载所控制，其中该电流缓冲器的一输入引脚和一输出引脚分别连接到该第二节点与该负载。电流缓冲器320含有两个NMOS晶体管321和晶体管322，上述两者设置为一共栅放大器电路拓扑，其由第二控制电压VC2所控制。负载310包含电感器311和电感器312。在一选择性的实施例中，调谐电容器313插在节点303p和节点303n之间。如果适当地选择电感器311、电感器312以及调谐电容器313以在给定频率下建立谐振条件，负载310将可以在此给定频率下提供一较大增益。
未在图中描述的替代实施例中，电感器311和电感器312分别由两个电阻器替代，并且调谐电容器313被移除。该替代实施例具有较低的增益，但在电路布局上更为紧凑并且适合低频率与宽频带应用。这种实现方式可能会被在某些电路中所需要。第二控制电压VC2则用于实施第二控制信号C2。当第二控制电压VC2设置为VDD时，转阻放大器电路300被触发，NMOS晶体管321和晶体管322都被导通并且分别在节点302p和节点302n呈现低输入阻抗。当第二控制电压VC2被设置为VSS时，转阻放大器电路300被停用，而NMOS晶体管321和晶体管322都被关断并分别在节点302p和节点302n呈现高输入阻抗。基于差模信号，图1中的第二节点102可由两个节点302p和302n所构成。需说明的是，转阻放大器电路300只是一个范例，且本公开不局限于此。基于某些电路配置或性能上的目标，可以由电路设计者自行决定使用现有技术中已知的其他替代的转阻放大器电路。例如在审查中的美国专利申请案“Method and apparatus for high speed clock transmission”(美国申请号15/964,389)所提出的方法可以实现较低输入阻抗的转阻放大器电路。
通过把电流I2+、电流I2-、电压V2+、电压V2-、第二控制电压VC2分别替换成电流I3+、电流I3-、电压V3+、电压V3-、第三控制电压VC3，转阻放大器电路300可用于实施图1第二转阻放大器113，其中电流I3+与电流I3-的差值用于实施第三电流I3，电压V3+与电压V3-的差值用于实施第三电压V3所表示，且第三控制电压VC3则用于实施第三控制信号C3。
在一些应用中，欲发送的时钟可以是两种完全不同的频率。举例来说，时钟的频率可以是5GHz或12GHz。在这种情况下，如图4所示的转阻放大器400中，高频带转阻放大器112a和低频带转阻放大器112b的组合可以用来实施图1的第一转阻放大器112。高频带转阻放大器112a由高频带控制信号C2a控制，并设计成在较高频率下具有高增益；而低频带转阻放大器112b由低频带控制信号C2b控制，并设计成在较低频率下具有高增益，其中高频带控制信号C2a、低频带控制信号C2b共同实施第二控制信号C2。高频带控制信号C2a与低频带控制信号C2b永远不会同时间处于被生效状态，也就是说当高频带控制信号C2a处于被生效状态时，低频带控制信号C2b必处于被失效状态状态，反之亦然。当高频带控制信号C2a处于被生效状态时，高频带转阻放大器112a导通并呈现低输入阻抗，使第二电流I2流入并转换为电压V2a，其被提供给需要更高频时钟的数字电路。当低频带控制信号C2b处于被生效状态时，低频带转阻放大器112b导通并呈现低输入阻抗，以便第二电流I2流入并转换成电压V2b，其被提供给需要较低频时钟的数字电路。高频带转阻放大器112a可以由转阻放大器电路300实现，其中负载310被调谐为在12GHz(用于示例)具有高增益。低频带转阻放大器112b可以由转阻放大器电路300实现，其中负载310被调谐为在5GHz(用于示例)具有高增益。特别注明，在这种情况下电压V2a与电压V2b共同实现第二电压V2。
使用高频带转阻放大器和低频带转阻放大器的组合的相同原理可以应用于图1的第二转阻放大器113。
根据本公开的一实施例，如图5中的流程图所示，一种方法500包含以下步骤：(步骤510)接收第一电压；(步骤520)根据第一控制信号将第一电压转换为第一电流；(步骤530)将第一电流发射到传输线的第一端；(步骤540)从传输线的第二端接收第二电流；(步骤550)根据第二控制信号，使用第一转阻放大器将第二电流转换为第二电压；(步骤560)从传输线的内部分接点接收第三电流；以及(步骤570)根据第三控制信号使用第二转阻放大器将第三电流转换为第三电压。
任何本领域技术人员，在不脱离本公开的精神和范围内，当可作各种的变动与润饰，因此本公开的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种时钟传输模块，包含：
一电流模式发射器，用以接收一第一电压并根据一第一控制信号输出一第一电流到一第一节点；
一传输线，用以在该第一节点和一第二节点之间进行一信号传输，其中该传输线还包含由该传输线分接的一第三节点；
一第一转阻放大器，用以从该第二节点接收一第二电流并根据一第二控制信号输出一第二电压；以及
一第二转阻放大器，用以从该第三节点接收一第三电流并根据一第三控制信号输出一第三电压。
2.如权利要求1所述的时钟传输模块，其中该电流模式发射器包含：
一电流源，用以根据该第一控制信号建立一偏压电流；以及
一差分对，用以根据该偏压电流输出该第一电流。
3.如权利要求1所述的时钟传输模块，其中该第一转阻放大器包含：
一电流缓冲器，用以由该第二控制信号和一负载所控制，其中该电流缓冲器的一输入引脚和一输出引脚分别连接到该第二节点与该负载。
4.如权利要求3所述的时钟传输模块，其中当该第二控制信号处于被失效状态时，该电流缓冲器呈现一高输入阻抗，以防止该第二电流流入，且当该第二控制信号处于被生效状态时，该电流缓冲器呈现一低输入阻抗以允许该第二电流流入该负载以建立该第二电压。
5.如权利要求4所述的时钟传输模块，其中该负载包含一电感器。
6.如权利要求1所述的时钟传输模块，其中该第二控制信号包含一高频带控制信号和一低频带控制信号，该第一转阻放大器包含一高频带转阻放大器和一低频带转阻放大器，且该高频带转阻放大器和该低频带转阻放大器分别被该高频带控制信号和该低频带控制信号所控制。
7.如权利要求6所述的时钟传输模块，其中在该高频带控制信号处于被生效状态时，该高频带转阻放大器呈现一低输入阻抗以提高一高频增益，且在该高频带控制信号处于被失效状态时，该高频带转阻放大器呈现一高输入阻抗。
8.如权利要求7所述的时钟传输模块，其中在该低频带控制信号处于被生效状态时，该低频带转阻放大器呈现一低输入阻抗以提高一低频增益，且在该低频带控制信号处于被失效状态时，该低频带转阻放大器呈现一高输入阻抗。
9.如权利要求1所述的时钟传输模块，其中该第一转阻放大器和该第二转阻放大器由相同的电路拓扑所构成。
10.一种网络传输方法，包含：
接收一第一电压；
通过一电流模式发射器根据一第一控制信号将该第一电压转换为一第一电流；
将该第一电流发射到一传输线的一第一端；
从该传输线的一第二端接收一第二电流；
通过一第一转阻放大器根据一第二控制信号将该第二电流转换为一第二电压；
从该传输线的一内部分接点接收一第三电流；以及
通过一第二转阻放大器根据一第三控制信号将该第三电流转换为一第三电压。
CN201910250210.9A 2018-09-12 2019-03-29 时钟传输模块与网络传输方法 Active CN110896338B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/128,551 2018-09-12
US16/128,551 US10365682B1 (en) 2018-09-12 2018-09-12 Multi-mode clock transmission network and method thereof

Publications (2)

Publication Number Publication Date
CN110896338A true CN110896338A (zh) 2020-03-20
CN110896338B CN110896338B (zh) 2021-11-19

Family

ID=67394110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910250210.9A Active CN110896338B (zh) 2018-09-12 2019-03-29 时钟传输模块与网络传输方法

Country Status (3)

Country Link
US (1) US10365682B1 (zh)
CN (1) CN110896338B (zh)
TW (1) TWI681624B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11269371B1 (en) * 2020-09-28 2022-03-08 Realtek Semiconductor Corp. Method and apparatus for high speed clock distribution

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1110888C (zh) * 1996-08-02 2003-06-04 爱特梅尔股份有限公司 供高频应用的电压－电流变换器
CN1469544A (zh) * 2002-06-25 2004-01-21 松下电器产业株式会社 偏置控制电路及信号处理装置
US20080123765A1 (en) * 2006-11-29 2008-05-29 Myeong-Hoon Oh Delay insensitive data transfer apparatus with low power consumption
US7911278B1 (en) * 2008-07-28 2011-03-22 Jefferson Science Associates, Llc Biased low differential input impedance current receiver/converter device and method for low noise readout from voltage-controlled detectors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788148B2 (en) * 2002-03-11 2004-09-07 Centellax, Inc. Voltage-limited distributed current source for ultra-broadband impedance termination
JP4026593B2 (ja) * 2003-12-25 2007-12-26 セイコーエプソン株式会社 受信装置
TWI367631B (en) * 2006-01-26 2012-07-01 Realtek Semiconductor Corp Current-mode differential signal transmitting circuit
JP4885633B2 (ja) * 2006-07-19 2012-02-29 ローム株式会社 送信装置およびそれを利用した伝送装置ならびに電子機器
WO2008132668A2 (en) * 2007-05-01 2008-11-06 Nxp B.V. Tunable multi frequency bands filter device
US8378653B2 (en) * 2009-08-17 2013-02-19 Texas Instruments Incorporated HDMI driver tail current transistors with current mirror controlled leads

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1110888C (zh) * 1996-08-02 2003-06-04 爱特梅尔股份有限公司 供高频应用的电压－电流变换器
CN1469544A (zh) * 2002-06-25 2004-01-21 松下电器产业株式会社 偏置控制电路及信号处理装置
US20080123765A1 (en) * 2006-11-29 2008-05-29 Myeong-Hoon Oh Delay insensitive data transfer apparatus with low power consumption
US7911278B1 (en) * 2008-07-28 2011-03-22 Jefferson Science Associates, Llc Biased low differential input impedance current receiver/converter device and method for low noise readout from voltage-controlled detectors

Also Published As

Publication number Publication date
TWI681624B (zh) 2020-01-01
TW202011688A (zh) 2020-03-16
US10365682B1 (en) 2019-07-30
CN110896338B (zh) 2021-11-19

Similar Documents

Publication Publication Date Title
EP1269630B1 (en) Current-controlled cmos circuits with inductive broadbanding
US8283964B2 (en) Level shifters and high voltage logic circuits
US8253445B2 (en) Output circuit having pre-emphasis function
US8923784B2 (en) Semiconductor switch and wireless device
US7952388B1 (en) Semiconductor device
EP1326342B1 (en) Level shift circuit for transmitting signal from leading edge to trailing edge of input signal
US11295789B2 (en) Latching sense amplifier
US10367505B2 (en) Low power general purpose input/output level shifting driver
CN110572148A (zh) 驱动电路及其操作方法
JP2014171197A (ja) 半導体装置及び無線通信装置
US8441281B2 (en) Current-mode logic buffer with enhanced output swing
TW201236389A (en) High-frequency switching assembly, transmitter and method
US9331698B2 (en) Level shifter circuit
CN110896338B (zh) 时钟传输模块与网络传输方法
JP2007068169A (ja) 信号伝送装置及び信号伝送方法
US8653879B2 (en) Level shifter and semiconductor integrated circuit including the shifter
JP2010193258A (ja) Ａｓｋ変調器
US11258445B2 (en) Radio frequency apparatus and voltage generating device thereof
US6593769B1 (en) Differential, reduced swing buffer design
US9847777B2 (en) Signal potential converter
US11967395B2 (en) Buffers and multiplexers
CN110838844B (zh) 差分信号转单端信号电路、锁相环和serdes电路
JP2019080120A (ja) 高周波スイッチ装置
US10382041B2 (en) Buffer circuit
TWI842700B (zh) 驅動電路及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant