JP3689197B2 - レベルシフト回路 - Google Patents
レベルシフト回路 Download PDFInfo
- Publication number
- JP3689197B2 JP3689197B2 JP23642996A JP23642996A JP3689197B2 JP 3689197 B2 JP3689197 B2 JP 3689197B2 JP 23642996 A JP23642996 A JP 23642996A JP 23642996 A JP23642996 A JP 23642996A JP 3689197 B2 JP3689197 B2 JP 3689197B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- fet
- dcfl
- level shift
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
- H03K3/356034—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018514—Interface arrangements with at least one differential stage
Description
【０００１】
【発明の属する技術分野】
この発明は、レベルシフト回路に関するものであり、特に、ＧａＡｓディジタル回路等に用いられ、ＳＣＦＬレベルをシフトしてＤＣＦＬレベルに変換するものに関する。
【０００２】
【従来の技術】
ＧａＡｓディジタル回路は、光通信システムの送受信部や高速のＩＣテスタ等に用いられている。このＧａＡｓディジタル回路の基本構成には、大きく分けて図７に示すＳＣＦＬ(Source-Coupled FET Logic ：ソース結合型ＦＥＴ論理) や図８に示すＤＣＦＬ(Direct-Coupled FET Logic ：直接結合型ＦＥＴ論理) があり、ＳＣＦＬ回路は高速動作を要求する回路に、ＤＣＦＬ回路は低消費電力動作及び高集積化を重視する回路に主として用いられる。
【０００３】
図７のＳＣＦＬにおいて、Ｅ１〜Ｅ４はＥ−ＦＥＴ (Enhancement mode FET) を、Ｄ１〜Ｄ３はＤ−ＦＥＴ(Deplation mode FET)を示し、Ｒ１〜Ｒ５は抵抗、Ｄd11 ，Ｄd21 はダイオード、ＩＮ，／ＩＮは入力信号端子、ＯＵＴ，／ＯＵＴは出力信号端子、Ｖssは電源電圧端子を示す。
【０００４】
そしてそのＥ−ＦＥＴ Ｅ１，Ｅ２はゲートに入力信号端子ＩＮ、／ＩＮが接続されており、ドレインが抵抗Ｒ１，Ｒ２を介してグランドに接続されるとともに、ソースが共通に接続されている。そして、その共通ソースがＤ−ＦＥＴ Ｄ１および抵抗Ｒ３を介して電源電圧端子Ｖssに接続されている。また、Ｄ−ＦＥＴ Ｄ１のゲートには電源電圧端子Ｖssが接続されている。
【０００５】
Ｅ−ＦＥＴ Ｅ３はゲートがＥ−ＦＥＴ Ｅ１と抵抗Ｒ１との接続点に接続されており、ドレインがグランドに接続されるとともに、ソースがダイオードＤd11 ，Ｄ−ＦＥＴ Ｄ２および抵抗Ｒ４を介して電源電圧端子Ｖssに接続されている。Ｅ−ＦＥＴ Ｅ４はゲートがＥ−ＦＥＴ Ｅ２と抵抗Ｒ２との接続点に接続されており、ドレインがグランドに接続されるとともに、ソースがダイオードＤd21 ，Ｄ−ＦＥＴ Ｄ３および抵抗Ｒ５を介して電源電圧端子Ｖssに接続されている。また、ダイオードＤd11 ，Ｄd21 とＤ−ＦＥＴ Ｄ２，Ｄ−ＦＥＴ Ｄ３との共通接続点には出力信号端子ＯＵＴ，／ＯＵＴが接続されており、Ｄ−ＦＥＴ Ｄ２，Ｄ３のゲートには電源電圧端子Ｖssが接続されている。
【０００６】
次に動作について説明する。入力信号端子ＩＮ，／ＩＮには相補形式で信号が入力され、差動増幅器を構成するＥ−ＦＥＴ Ｅ１，Ｅ２はこの入力信号に応じてその一方がオンし、他方がオフして、Ｄ−ＦＥＴ Ｄ１および抵抗Ｒ３からなる電流源により吸い込まれるべき電流が、Ｅ−ＦＥＴ Ｅ１，Ｅ２のいずれかに流れるように電流経路を切り換える。
【０００７】
これにより抵抗Ｒ１，Ｒ２はそのいずれかの電流が流れた側に電圧降下を生じ、ソースフォロワを構成するＥ−ＦＥＴ Ｅ３，Ｅ４はその電圧降下を生じた側が“Ｌ”レベルとなり、他方が“Ｈ”レベルとなる。その結果、出力信号端子ＯＵＴ，／ＯＵＴは入力信号端子ＩＮ，／ＩＮの入力信号とは逆相の信号を相補形式で出力する。
【０００８】
また図８のＤＣＦＬにおいて、ＥはＥ−ＦＥＴ、ＤはＤ−ＦＥＴ、ＩＮは入力信号端子、ＯＵＴは出力信号端子、Ｖddは電源電圧端子を示す。
【０００９】
そしてＥ−ＦＥＴ Ｅはゲートに入力信号端子ＩＮが接続されており、ソースが接地されている。また、Ｄ−ＦＥＴ Ｄはドレインが電源電圧端子Ｖddに接続されるとともに、ゲートおよびソースがともにＥ−ＦＥＴ Ｅのドレインおよび出力信号端子ＯＵＴに接続されている。
【００１０】
次に動作について説明する。入力信号端子ＩＮに“Ｈ”の信号が入力されたとすると、Ｅ−ＦＥＴ Ｅがオンする。これにより、出力信号端子ＯＵＴとグランドとの間が導通するため、出力信号端子ＯＵＴは“Ｌ”レベルとなる。
【００１１】
逆に入力信号端子ＩＮに“Ｌ”の信号が入力されたとすると、Ｅ−ＦＥＴ Ｅがオフする。これにより、出力信号端子ＯＵＴにはＤ−ＦＥＴ Ｄを介して電流が流れ込み、このため、出力信号端子ＯＵＴは“Ｈ”レベルとなる。
【００１２】
このように、ＳＣＦＬ回路とＤＣＦＬ回路はいずれも入力の論理レベルを反転して出力するものであるが、ＳＣＦＬ回路は動作が高速である反面、常時電流が流れるため、消費電力が大きいという欠点があり、一方、ＤＣＦＬ回路は消費電力や集積度の点では有利であるが、高速動作には適さないものであり、互いに得失が逆になるものである。
【００１３】
このため、高速動作が可能でかつ低消費電力のＧａＡｓディジタル回路を実現しようとすれば、高速動作が要求される部分をＳＣＦＬ回路で構成し、低消費電力が要求される部分をＤＣＦＬ回路で構成することとなるが、その際、混在させたＳＣＦＬ回路とＤＣＦＬ回路との間で信号のやりとりを行うために、ＳＣＦＬ回路とＤＣＦＬ回路とを接続する必要がある。
【００１４】
しかしながら、このＳＣＦＬ回路とＤＣＦＬ回路とを接続するためには、その論理レベル (“Ｈ" レベルと“Ｌ" レベル) を正確にＳＣＦＬレベル (０Ｖ、−１Ｖ) ( または（Ｖdd、Ｖdd−１Ｖ））からＤＣＦＬレベル（０．６Ｖ、０Ｖ) ( または (Ｖss＋０．６Ｖ、Ｖss) ）に変換する必要がある。ここに、Ｖddは正の電源電圧（例えば＋２Ｖ、＋５．２Ｖ）を、またＶssは負の電源電圧（例えば−２Ｖ、−５．２Ｖ）を示し、Ｖddとして正の電源電圧を用いるときは、Ｖssはこれを０Ｖとする。また、Ｖssとして負の電源電圧を用いるときは、Ｖddはこれを０Ｖとする。
【００１５】
図９は、このようなＳＣＦＬレベルをＤＣＦＬレベルに変換するレベルシフト回路の従来例である。図９において、Ｅ１〜Ｅ３，Ｅ５，Ｅ６はＥ−ＦＥＴ、Ｄ１，Ｄ２，Ｄ４，Ｄ５はＤ−ＦＥＴを示し、Ｒ１〜Ｒ３は抵抗、Ｄd11 〜Ｄd13 はダイオード、ＩＮ，／ＩＮは入力信号端子、ＯＵＴは次段へのＤＣＦＬレベル出力信号端子、Ｖssは電源電圧端子であり、本従来例では-3Ｖくらいを想定している。Ｖ１はレベルシフトからＤＣＦＬ回路への入力電圧を示す。
【００１６】
そしてそのＥ−ＦＥＴ Ｅ１，Ｅ２にはゲートに入力信号端子ＩＮ，／ＩＮが接続されており、ドレインが抵抗Ｒ１，Ｒ２を介してグランドに接続されるとともに、ソースが共通に接続されている。そして、その共通ソースがＤ−ＦＥＴ Ｄ１および抵抗Ｒ３を介して電源電圧端子Ｖssに接続されている。また、Ｄ−ＦＥＴ Ｄ１のゲートには電源電圧端子Ｖssが接続されている。そして、これらのＥ−ＦＥＴ Ｅ１，Ｅ２、Ｄ−ＦＥＴ Ｄ１および抵抗Ｒ１，Ｒ２，Ｒ３によりＳＣＦＬ回路部２００ａが構成されている。
【００１７】
また、Ｅ−ＦＥＴ Ｅ３はゲートがＥ−ＦＥＴ Ｅ１と抵抗Ｒ１との接続点に接続されており、ドレインがグランドに接続されるとともに、ソースがダイオードＤd11 〜Ｄd13 ，Ｄ−ＦＥＴ Ｄ２を介して電源電圧端子Ｖssに接続されている。また、Ｄ−ＦＥＴ Ｄ２のゲートには電源電圧端子Ｖssが接続されている。そして、これらのＥ−ＦＥＴ Ｅ３、ダイオードＤd11 〜Ｄd13 およびＤ−ＦＥＴ Ｄ２によりレベルシフタ回路部１００ａが構成されている。
【００１８】
さらに、Ｅ−ＦＥＴ Ｅ５はゲートがダイオードＤd13 とＤ−ＦＥＴ Ｄ２との接続点に接続されており、ソースが電源電圧端子Ｖssに接続されている。Ｄ−ＦＥＴ Ｄ４はゲートとドレインがＥ−ＦＥＴ Ｅ５のドレインに接続されており、ドレインがグランドに接続されている。Ｅ−ＦＥＴ Ｅ６はゲートがＤ−ＦＥＴ Ｄ４とＥ−ＦＥＴ Ｅ５との接続点に接続されており、ソースが電源電圧端子Ｖssに接続されている。Ｄ−ＦＥＴ Ｄ５はゲートとソースがＥ−ＦＥＴ Ｅ６のドレインに接続されており、ドレインがグランドに接続されている。そして、これらのＤ−ＦＥＴ Ｄ４、Ｅ−ＦＥＴ Ｅ５、Ｄ−ＦＥＴ Ｄ５、Ｅ−ＦＥＴ Ｅ６によりＤＣＦＬ回路部３００ａが構成されており、このＥ−ＦＥＴ Ｅ６のドレインとＤ−ＦＥＴ Ｄ５のゲートとソースとの接続点が出力信号端子ＯＵＴとなり、次段のＤＣＦＬ回路に信号が出力される。
【００１９】
次に動作について説明する。ここでは、Ｖss＝−３Ｖの場合を例にとって説明する。ＳＣＦＬ回路部２００ａの入力信号端子ＩＮ、／ＩＮに入力された、ＳＣＦＬレベルでかつ相補形式の入力信号に応じてＥ−ＦＥＴ Ｅ１，Ｅ２はその一方がオン，他方がオフする。例えば、入力信号端子ＩＮ，／ＩＮに約−１．４Ｖ，約−０．８Ｖ、すなわち、“Ｌ”，“Ｈ”のレベルの信号が入力されたとすると、これによりＥ−ＦＥＴ Ｅ１，Ｅ２はオフ，オンとなり、抵抗Ｒ１には電圧降下が生じない。このためレベルシフタ回路部１００ａのＥ−ＦＥＴ Ｅ３のソース電位は“Ｈ”となり、ダイオードＤd11 〜Ｄd13 によって、ダイオード３個分に相当する順方向電圧（ダイオード１個につき約０．６Ｖ）とこのときのＥ−ＦＥＴ Ｅ３のゲート・ソース間電圧（例えば約０．６Ｖ）を合わせた合計約２．４Ｖの電圧降下が生じる。
【００２０】
この電圧降下によって、ＤＣＦＬ回路部３００ａの入力電圧Ｖ１は約−２．４Ｖ、すなわちＤＣＦＬレベルの“Ｈ”に変換され、これにより、Ｅ−ＦＥＴ Ｅ５がオンするため、“Ｌ”レベルがＥ−ＦＥＴ Ｅ６のゲートに入力され、Ｅ−ＦＥＴ Ｅ６がオフするため、出力端子ＯＵＴからはＤＣＦＬレベルの“Ｈ”が出力される。
【００２１】
逆に、ＳＣＦＬ回路部２００ａの入力信号端子ＩＮ，／ＩＮに“Ｈ”，“Ｌ”のレベルの信号が入力されたとすると、これによりＥ−ＦＥＴ Ｅ１，Ｅ２はオン，オフとなり、抵抗Ｒ１には電圧降下が生じる。このためレベルシフタ回路部１００ａのＥ−ＦＥＴ Ｅ３のソース電位は“Ｌ”となり、ＤＣＦＬ回路部３００ａの入力電圧Ｖ１は約−３．０Ｖ、すなわちＤＣＦＬレベルの“Ｌ”に変換され、これにより、Ｅ−ＦＥＴ Ｅ５がオフするため、“Ｈ”レベルがＥ−ＦＥＴＥ６のゲートに入力され、Ｅ−ＦＥＴ Ｅ６がオンするため、出力端子ＯＵＴからはＤＣＦＬレベルの“Ｌ”が出力される。
【００２２】
このように、本従来例の回路では、ＳＣＦＬレベルをＤＣＦＬレベルに変換するために、レベルシフタ回路部のダイオードＤd1〜Ｄd3により約１．８Ｖ（＝０．６Ｖ×３）のＤＣレベルシフト量を得ており、個々のダイオードの順方向電圧がほぼ決まっているために、回路定数の設定、さらには回路設計を容易に行うことができる。
【００２３】
しかしながら、この従来のレベルシフト回路では、ＳＣＦＬ回路部ではグランドが電位の基準となるのに対し、ＤＣＦＬ回路部では電源電圧Ｖssが電位の基準となるため、電源電圧Ｖssが変動するとＳＣＦＬ回路部側とＤＣＦＬ回路部側とでは基準電位の変動が互いに逆方向になるため、ＤＣＦＬ回路への入力電圧Ｖ１の“Ｈ" および“Ｌ" レベルが電源電圧Ｖssの変化に応じて増減してしまう。図２の“従来例" の線はこの様子を表している。従って、約０．６Ｖ以上の電源電圧変動が生じた場合、例えば、この図２に示すように、電源電圧Ｖssが−３．２Ｖから−２．７Ｖにわたって変動したような場合、レベルシフト回路が正常に動作できなくなる、という問題点があった。
【００２４】
【発明が解決しようとする課題】
以上説明したように、従来のＳＣＦＬ−ＤＣＦＬレベルシフト回路は、電源電圧変動に対する動作範囲が約０．６Ｖと狭いものしか得られていなかったが、一般に、電源電圧変動の保証範囲は、中心電圧に対して±５％あるいは±１０％と定められており、携帯電話機のように、電源電圧変動範囲が広いバッテリ駆動機器にこれを適用するのは不向きであるという問題点があった。
【００２５】
この発明は、上記のような従来のものの問題点を解決するためになされたもので、電源電圧の変動が広範囲にわたっても正常に動作でき、しかも広い温度範囲に対して動作を保証できるレベルシフト回路を得ることを目的とする。
【００２８】
【課題を解決するための手段】
この発明の請求項１のレベルシフト回路は、ＳＣＦＬ回路の論理レベルをレベルシフトしてＤＣＦＬ回路の論理レベルに変換する回路において、それぞれスイッチングＦＥＴと負荷抵抗とからなる２つの直列回路と、それぞれ抵抗と容量とからなる２つの並列回路と、上記２つの直列回路の，上記スイッチングＦＥＴと上記負荷抵抗との接続点に接続された２つの入出力ノードとを有し、該２つの入出力ノードと上記２つの直列回路のスイッチングＦＥＴのゲートとを上記２つの並列回路により交差接続してなるＤＣＦＬ型のフリップフロップ回路と、それぞれＦＥＴとダイオードとを有し、ＳＣＦＬ回路の相補出力にその入力が接続され出力が２つの上記負荷抵抗の，上記スイッチングＦＥＴと接続していない側の一端に接続された２つのソースフォロワ回路と、上記フリップフロップ回路の２つの入出力ノードにその入力が接続され、その少なくとも一方の出力に次段のＤＣＦＬ回路が接続される２つのＤＣＦＬ回路とを備えるようにしたものである。
【００２９】
また、この発明の請求項２のレベルシフト回路は、請求項１のレベルシフト回路において、上記２つの並列回路から各容量を取り除くようにしたものである。
【００３０】
また、この発明の請求項３のレベルシフト回路は、請求項１のレベルシフト回路において、上記２つの直列回路から各負荷抵抗を取り除くようにしたものである。
【００３１】
さらに、この発明の請求項４のレベルシフト回路は、請求項１のレベルシフト回路において、上記２つのソースフォロワ回路から各ダイオードを取り除くようにしたものである。
【００３２】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１にかかるレベルシフト回路の構成図である。図１において、Ｅ１，Ｅ２，Ｅ５，Ｅ６，Ｅ１１，Ｅ１２，Ｅ１５，Ｅ１６，Ｅ２１，Ｅ２２はＥ−ＦＥＴ、Ｄ１，Ｄ４，Ｄ５，Ｄ１４，Ｄ１５はＤ−ＦＥＴ、Ｒ１〜Ｒ３，Ｒa1，Ｒa2，Ｒs1，Ｒs2，Ｒc1，Ｒc2は抵抗、Ｄd1，Ｄd2はダイオード、Ｃc1，Ｃc2は容量、ＩＮ，／ＩＮは入力信号端子、ＯＵＴ，／ＯＵＴは次段へのＤＣＦＬレベル出力信号端子、Ｖssは電源電圧端子であり、本実施の形態１の例では−３Ｖくらいを想定している。また、Ｖ２，Ｖ３はＤＣＦＬ回路への入力電圧を示す。
【００３３】
そしてＳＣＦＬ回路部２００のＥ−ＦＥＴ Ｅ１，Ｅ２にはゲートに入力信号端子ＩＮ，／ＩＮが接続されており、ドレインが抵抗Ｒ１，Ｒ２を介してグランドに接続されるとともに、ソースが共通に接続されている。そして、その共通ソースがＤ−ＦＥＴ Ｄ１および抵抗Ｒ３を介して電源電圧端子Ｖssに接続されている。また、Ｄ−ＦＥＴ Ｄ１のゲートには電源電圧端子Ｖssが接続されている。
【００３４】
また、ソースフォロワ回路２０ａおよび２０ｂはそれぞれ上述のＥ−ＦＥＴ Ｅ１１，ダイオードＤd1およびＥ−ＦＥＴ Ｅ２１，ダイオードＤd2から構成されている。
【００３５】
また、レベルシフタ回路部１００のＥ−ＦＥＴ Ｅ１１はゲートがＥ−ＦＥＴＥ１と抵抗Ｒ１との接続点に接続されており、ドレインがグランドに接続されるとともに、ソースがダイオードＤd1，負荷抵抗Ｒa1，Ｅ−ＦＥＴ（スイッチングＦＥＴ）Ｅ１２，抵抗Ｒs1を介して電源電圧端子Ｖssに接続されている。また、Ｅ−ＦＥＴ Ｅ２１はゲートがＥ−ＦＥＴ Ｅ２と抵抗Ｒ２との接続点に接続されており、ドレインがグランドに接続されるとともに、ソースがダイオードＤd2，負荷抵抗Ｒa2，Ｅ−ＦＥＴ（スイッチングＦＥＴ）Ｅ２２，抵抗Ｒs2を介して電源電圧端子Ｖssに接続されている。さらに、Ｅ−ＦＥＴ Ｅ１２のゲートは抵抗Ｒc2と容量Ｃc2からなる並列回路１０ｄを介してＥ−ＦＥＴ Ｅ２２と抵抗Ｒa2との接続点（入出力ノード）ｂに接続され、Ｅ−ＦＥＴ Ｅ２２のゲートは抵抗Ｒc1と容量Ｃc1からなる並列回路１０ｃを介してＥ−ＦＥＴ Ｅ１２のドレインと抵抗Ｒa1との接続点（入出力ノード）ａに接続されている。なお、一点鎖線枠内はこのレベルシフタ回路部１００に設けられ、上記ソースフォロワ回路２０ａ，２０ｂによってＤＣＦＬレベルとなった信号のハイ，ロウを検知し、その検知結果と論理レベルが等しい信号を出力するハイ，ロウ検知回路としてのＤＣＦＬ型フリップフロップ回路１０であり、上述の負荷抵抗Ｒa1，スイッチングＦＥＴ Ｅ１２からなる直列回路１０ａ、負荷抵抗Ｒa2，スイッチングＦＥＴ Ｅ２２からなる直列回路１０ｂ、並列回路１０ｃ，１０ｄ、および抵抗Ｒs1，Ｒa2から構成されている。
【００３６】
さらに、ＤＣＦＬ回路部３００のＥ−ＦＥＴ Ｅ５はゲートがＥ−ＦＥＴ Ｅ１２と抵抗Ｒa1との接続点に接続され、ソースが電源電圧端子Ｖssに接続されている。また、Ｄ−ＦＥＴ Ｄ４はドレインがグランドに接続され、ソースおよびゲートがＥ−ＦＥＴ Ｅ５のドレインに接続されている。Ｅ−ＦＥＴ Ｅ６はゲートがＤ−ＦＥＴ Ｄ４とＥ−ＦＥＴ Ｅ５との接続点に接続され、ソースが電源電圧端子Ｖssに接続されている。Ｄ−ＦＥＴ Ｄ５はドレインがグランドに接続され、ソースおよびゲートがＥ−ＦＥＴ Ｅ６のドレインに接続されている。
【００３７】
また、ＤＣＦＬ回路部４００のＥ−ＦＥＴ Ｅ１５はゲートがＥ−ＦＥＴ Ｅ２２と抵抗Ｒa2との接続点に接続され、ソースが電源電圧端子Ｖssに接続されている。また、Ｄ−ＦＥＴ Ｄ１４はドレインがグランドに接続され、ソースおよびゲートがＥ−ＦＥＴ Ｅ１５のドレインに接続されている。Ｅ−ＦＥＴ Ｅ１６はゲートがＤ−ＦＥＴ Ｄ１４とＥ−ＦＥＴ Ｅ１５との接続点に接続され、ソースが電源電圧端子Ｖssに接続されている。Ｄ−ＦＥＴ Ｄ１５はドレインがグランドに接続され、ソースおよびゲートがＥ−ＦＥＴ Ｅ１６のドレインに接続されている。
【００３８】
次に動作について説明する。ＳＣＦＬ回路部２００の入力信号端子ＩＮ、／ＩＮに入力された、ＳＣＦＬレベルでかつ相補形式の入力信号に応じてＥ−ＦＥＴＥ１，Ｅ２はその一方がオン，他方がオフする。そして抵抗Ｒ１，Ｒ２はＥ−ＦＥＴ Ｅ１，Ｅ２のオンした側のみに電圧降下が生じるため、レベルシフタ回路部１００には、入力信号端子ＩＮ、／ＩＮに入力された相補の信号とは逆相の信号が出力される。
【００３９】
例えば、ＳＣＦＬ回路部２００の入力信号端子ＩＮ，／ＩＮに“Ｌ”，“Ｈ”のレベルの信号が入力されたとすると、これによりＥ−ＦＥＴ Ｅ１，Ｅ２はオフ，オンとなり、抵抗Ｒ１には電圧降下が生じないが、抵抗Ｒ２には電圧降下が生じる。このため、レベルシフタ回路部１００のＥ−ＦＥＴ Ｅ１１，Ｅ１２のゲートにはＳＣＦＬレベルにおける“Ｈ”，“Ｌ”のレベルの信号が出力される。
【００４０】
これにより、Ｅ−ＦＥＴ Ｅ１１，Ｅ１２のソース電位は“Ｈ”，“Ｌ”となり、フリップフロップ回路１０の入出力ノードａ，ｂには“Ｈ”，“Ｌ”のレベルの信号が入力される。
【００４１】
フリップフロップ回路１０は抵抗Ｒc1と容量Ｃc1および抵抗Ｒc2と容量Ｃc2からなる２つの並列回路１０ｃおよび１０ｄにより、該回路１０を構成するＥ−ＦＥＴ Ｅ１２とＥ−ＦＥＴ Ｅ２２とが互いにクロスカップルされており、最小限の素子数で実現されている。この並列回路１０ｃおよび１０ｄは、低周波では抵抗Ｒc1，Ｒc2が、高周波では容量Ｃc1，Ｃc2が有効にフリップフロップ回路１０の相補出力電圧をスイッチングＦＥＴであるＥ−ＦＥＴ Ｅ１２とＥ−ＦＥＴＥ２２のゲートに伝達する。また抵抗Ｒs1およびＲs2はＥ−ＦＥＴ Ｅ１２とＥ−ＦＥＴ Ｅ２２が完全にオフ状態に切り替わるようにするために、Ｅ−ＦＥＴ Ｅ１２とＥ−ＦＥＴ Ｅ２２のソース側に付加されている。これにより、フリップフロップ回路１０はダイオードＤd1，Ｄd2の順方向電圧降下によってＤＣＦＬレベルに変換されて入出力ノードａ，ｂに入力された“Ｈ”，“Ｌ”の状態に急速に遷移し、その状態をＤＣＦＬ回路部３００，４００に対し強制的に伝達する。すなわち、フリップフロップ回路１０を介さずＳＣＦＬ回路２００とＤＣＦＬ回路３００，４００とを直結したとすると、電源電圧変動が生じた場合にＤＣＦＬ回路３００，４００は“Ｈ”，“Ｌ”を検知しにくくなるが、フリップフロップ回路１０は少しでも“Ｈ”あるいは“Ｌ”と認識できるレベルが入力されると、急速に状態遷移を行うため、ＤＣＦＬ回路３００，４００単独で“Ｈ”，“Ｌ”レベルを検知するよりも早く“Ｈ”，“Ｌ”レベルを検知でき、ＤＣＦＬ回路３００，４００はこのフリップフロップ回路１０によってすみやかにその状態を遷移するため、ＤＣＦＬ回路３００，４００はその状態遷移をアシストされる。このため、本レベルシフト回路はその動作電圧範囲を拡大できる。
【００４２】
なお、以上の動作はＳＣＦＬ回路部２００の入力信号端子ＩＮ，／ＩＮに“Ｈ”，“Ｌ”のレベルの信号が入力された場合にも“Ｈ”，“Ｌ”やオン，オフが逆になるだけで同様の動作となる。従って、この構成により、電源電圧Ｖssに変動が生じた場合の本レベルシフト回路の動作電圧範囲を０．６Ｖから約１Ｖ以上に拡大できる。
【００４３】
さらに抵抗Ｒa1は、ＤＣＦＬ回路部３００の入力ＦＥＴである、Ｅ−ＦＥＴ Ｅ５のゲート電圧とダイオードＤd1との間の電位差を吸収し、電源電圧Ｖssの上昇に伴うＤＣＦＬ回路部３００への入力電圧Ｖ２の増加を防ぐ。また、抵抗Ｒa2も同様にＤＣＦＬ回路部４００の入力ＦＥＴである、Ｅ−ＦＥＴ Ｅ１５のゲート電圧とダイオードＤd2との間の電位差を吸収し、電源電圧Ｖssの上昇に伴うＤＣＦＬへの入力電圧Ｖ３の増加を防ぐ働きをする。これにより本レベルシフト回路の動作電圧範囲は、約２．７Ｖ、例えば、図２に示すように、電源電圧Ｖssが−１．６Ｖから−４．４Ｖにわたって変動するような場合にまで広くなる。
【００４４】
なお、ダイオードＤd1，Ｄd2はこれがそれぞれ１個のものを示したが、電源電圧が大きい場合はそれに応じてこれらを互いに複数個が直列接続されたダイオード列に変更すればよい。
【００４５】
また、ＤＣＦＬ回路部はレベルシフタ回路部の負荷を等しくするためにその相補出力の正相側，逆相側にともにこれを設けている。従って、通常のＤＣＦＬ回路のように１相の出力信号でよい場合は、そのいずれか一方のＤＣＦＬ回路部に対してのみ次段にＤＣＦＬ回路を設けてその出力を受けるようにすればよく，他方のＤＣＦＬ回路部にはこれを設ける必要はない。
【００４６】
これに対し、このＤＣＦＬ回路部より相補の出力信号を得る場合は、両方のＤＣＦＬ回路部に対して次段のＤＣＦＬ回路を設ければよい。
【００４７】
図２に、図６の従来回路と図１の本実施の形態１にかかるレベルシフト回路の動作電圧範囲のシミュレーションによる比較結果を示す。シミュレーションの中心電圧（最適動作電圧）は３Ｖに設定した。図２には図６の電圧Ｖ１と図１の電圧Ｖ２の“Ｈ" ，“Ｌ" 電圧レベルをプロットしている。この図２より、従来例の回路は、電源電圧の変動に対するＶ１の変化が大きく、動作電圧範囲が−２．７Ｖ〜−３．２Ｖ（約０．６Ｖ）と狭いのに対し、本実施の形態１の回路は電源電圧の変動に対するＶ２の変化が小さく、その分−１．６Ｖから−４．２Ｖと広い動作電圧範囲が得られていることが分かる。
【００４８】
図３は、本回路の動作電圧に対する温度特性の実験結果を示したものである。本回路は常温の＋２５℃において−１．６Ｖ〜−４．２Ｖの電圧範囲で動作し、かつ−２０℃〜＋８０℃までの温度範囲に対しても−１．８〜−４．２Ｖと広い電圧範囲で動作している。このことより、本実施の形態１にかかるレベルシフト回路は広い温度範囲にわたって動作できることが分かる。
【００４９】
実施の形態２．
図４は本発明の実施の形態２にかかるレベルシフト回路の構成図である。
この実施の形態２は、図１の回路において、クロスカップルした並列回路１０ｃ，１０ｄから容量Ｃc1およびＣc2を取り除き、抵抗Ｒc1とＲc2とにより、フリップフロップ回路１０を構成するＥ−ＦＥＴ Ｅ１２とＥ−ＦＥＴ Ｅ２２とを互いにクロスカップルするように構成したものである。
【００５０】
この実施の形態２によれば、高周波特性は図１の回路より劣るが、電源電圧変動に対しては実施の形態１と同様の効果が期待できる。また容量Ｃc1およびＣc2がない分、ＩＣとして実際にパターン化したときにそのチップ面積を小さくできる効果がある。
【００５１】
実施の形態３．
図５は本発明の実施の形態３にかかる回路の構成図である。
この実施の形態３は、図１の回路において、抵抗Ｒa1、Ｒa2を取り除いた構成である。この実施の形態３によれば、実施の形態１で述べたように、動作電圧範囲は１Ｖと小さくなるが、抵抗Ｒa1およびＲa2がない分、構成素子数を減らすことができ、ＩＣとして実際にパターン化したときにそのチップ面積を小さくできる効果がある。また、抵抗Ｒa1およびＲa2がない分、高速動作に適したものが得られる効果がある。
【００５２】
実施の形態４．
図６は本発明の実施の形態４にかかるレベルシフト回路の構成図である。
この実施の形態４は、図１の回路において、ダイオードＤd1，Ｄd2を取り除いた構成である。
【００５３】
この実施の形態４は低電圧動作に適するものであり、電源電圧が低電圧になれば、各部にかかる電圧も低くなるため、ダイオードＤd1，Ｄd2を省略することができるものである。
【００５４】
この実施の形態４によれば、実施の形態１の回路が中心電圧（最適動作電圧）が例えば３Ｖ前後であったのに対して、これを２．４Ｖと低減でき、図２、図３の動作電圧範囲を低電圧側にシフトすることができる。これにより実施の形態１と同様な効果を有し、かつ低電圧領域での動作に適したレベルシフト回路が得られる効果がある。
【００５７】
【発明の効果】
以上のように、この発明の請求項１のレベルシフト回路によれば、ＳＣＦＬ回路の論理レベルをレベルシフトしてＤＣＦＬ回路の論理レベルに変換する回路において、それぞれスイッチングＦＥＴと負荷抵抗とからなる２つの直列回路と、それぞれ抵抗と容量とからなる２つの並列回路と、上記２つの直列回路の，上記スイッチングＦＥＴと上記負荷抵抗との接続点に接続された２つの入出力ノードとを有し、該２つの入出力ノードと上記２つの直列回路のスイッチングＦＥＴのゲートとを上記２つの並列回路により交差接続してなるＤＣＦＬ型のフリップフロップ回路と、それぞれＦＥＴとダイオードとを有し、ＳＣＦＬ回路の相補出力にその入力が接続され出力が２つの上記負荷抵抗の，上記スイッチングＦＥＴと接続していない側の一端に接続された２つのソースフォロワ回路と、上記フリップフロップ回路の２つの入出力ノードにその入力が接続され、その少なくとも一方の出力に次段のＤＣＦＬ回路が接続される２つのＤＣＦＬ回路とを備えるようにしたので、従来回路よりも約４倍以上の広い電圧範囲で動作し、かつ広い温度範囲に対して動作できるレベルシフト回路が得られる効果がある。
【００５８】
また、この発明の請求項２のレベルシフト回路によれば、請求項１のレベルシフト回路において、上記２つの並列回路から各容量を取り除くようにしたので、従来回路よりも約４倍以上の広い電圧範囲で動作し、かつ広い温度範囲に対して動作できるとともに、容量がない分、ＩＣとして実際にパターン化したときにそのチップ面積を小さくできるレベルシフト回路が得られる効果がある。
【００５９】
また、この発明の請求項３のレベルシフト回路によれば、請求項１のレベルシフト回路において、上記２つの直列回路から各負荷抵抗を取り除くようにしたので、従来回路よりもやや広い電圧範囲で動作し、かつ広い温度範囲に対して動作できるとともに、抵抗がない分、ＩＣとして実際にパターン化したときにそのチップ面積を小さくできるレベルシフト回路が得られる効果がある。
【００６０】
さらに、この発明の請求項４のレベルシフト回路によれば、請求項１のレベルシフト回路において、上記２つのソースフォロワ回路から各ダイオードを取り除くようにしたので、従来回路よりも約４倍以上の広い電圧範囲で動作し、かつ広い温度範囲に対して動作できるとともに、低電圧領域での動作に適したレベルシフト回路が得られる効果がある。
【図面の簡単な説明】
【図１】 本発明の実施の形態１におけるレベルシフト回路の構成例を示す図。
【図２】 本発明の実施の形態１における動作電圧範囲のシミュレーション結果の例を示す図。
【図３】 本発明の実施の形態１における温度変化に対する動作電圧範囲の実験結果の例を示す図。
【図４】 本発明の実施の形態２におけるレベルシフト回路の構成例を示す図。
【図５】 本発明の実施の形態３におけるレベルシフト回路の構成例を示す図。
【図６】 本発明の実施の形態４におけるレベルシフト回路の構成例を示す図。
【図７】 ＳＣＦＬ回路の一例を示す図。
【図８】 ＤＣＦＬ回路の一例を示す図。
【図９】 従来のＳＣＦＬ−ＤＣＦＬレベルシフト回路の構成例を示す図。
【符号の説明】
Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｅ５，Ｅ６，Ｅ１１，Ｅ１２，Ｅ１５，Ｅ１６，Ｅ２１，Ｅ２２ Ｅ−ＦＥＴ、Ｄ１，Ｄ３，Ｄ４，Ｄ５，Ｄ１４，Ｄ１５ Ｄ−ＦＥＴ、Ｒ１，Ｒ２，Ｒ３，Ｒa1，Ｒa2，Ｒs1，Ｒs2，Ｒc1，Ｒc2 抵抗、Ｄd1，Ｄd2 ダイオード、Ｃc1，Ｃc2 容量、ＩＮ，／ＩＮ 入力信号端子、ＯＵＴ，／ＯＵＴ 次段へのＤＣＦＬレベル出力信号端子、Ｖss 電源電圧端子、ａ，ｂ入出力ノード、１０ フリップフロップ回路、１０ａ，１０ｂ 直列回路、 １０ｃ，１０ｄ 並列回路、２０ａ，２０ｂ ソースフォロワ回路、２００ ＳＣＦＬ回路、３００，４００ ＤＣＦＬ回路。
【発明の属する技術分野】
この発明は、レベルシフト回路に関するものであり、特に、ＧａＡｓディジタル回路等に用いられ、ＳＣＦＬレベルをシフトしてＤＣＦＬレベルに変換するものに関する。
【０００２】
【従来の技術】
ＧａＡｓディジタル回路は、光通信システムの送受信部や高速のＩＣテスタ等に用いられている。このＧａＡｓディジタル回路の基本構成には、大きく分けて図７に示すＳＣＦＬ(Source-Coupled FET Logic ：ソース結合型ＦＥＴ論理) や図８に示すＤＣＦＬ(Direct-Coupled FET Logic ：直接結合型ＦＥＴ論理) があり、ＳＣＦＬ回路は高速動作を要求する回路に、ＤＣＦＬ回路は低消費電力動作及び高集積化を重視する回路に主として用いられる。
【０００３】
図７のＳＣＦＬにおいて、Ｅ１〜Ｅ４はＥ−ＦＥＴ (Enhancement mode FET) を、Ｄ１〜Ｄ３はＤ−ＦＥＴ(Deplation mode FET)を示し、Ｒ１〜Ｒ５は抵抗、Ｄd11 ，Ｄd21 はダイオード、ＩＮ，／ＩＮは入力信号端子、ＯＵＴ，／ＯＵＴは出力信号端子、Ｖssは電源電圧端子を示す。
【０００４】
そしてそのＥ−ＦＥＴ Ｅ１，Ｅ２はゲートに入力信号端子ＩＮ、／ＩＮが接続されており、ドレインが抵抗Ｒ１，Ｒ２を介してグランドに接続されるとともに、ソースが共通に接続されている。そして、その共通ソースがＤ−ＦＥＴ Ｄ１および抵抗Ｒ３を介して電源電圧端子Ｖssに接続されている。また、Ｄ−ＦＥＴ Ｄ１のゲートには電源電圧端子Ｖssが接続されている。
【０００５】
Ｅ−ＦＥＴ Ｅ３はゲートがＥ−ＦＥＴ Ｅ１と抵抗Ｒ１との接続点に接続されており、ドレインがグランドに接続されるとともに、ソースがダイオードＤd11 ，Ｄ−ＦＥＴ Ｄ２および抵抗Ｒ４を介して電源電圧端子Ｖssに接続されている。Ｅ−ＦＥＴ Ｅ４はゲートがＥ−ＦＥＴ Ｅ２と抵抗Ｒ２との接続点に接続されており、ドレインがグランドに接続されるとともに、ソースがダイオードＤd21 ，Ｄ−ＦＥＴ Ｄ３および抵抗Ｒ５を介して電源電圧端子Ｖssに接続されている。また、ダイオードＤd11 ，Ｄd21 とＤ−ＦＥＴ Ｄ２，Ｄ−ＦＥＴ Ｄ３との共通接続点には出力信号端子ＯＵＴ，／ＯＵＴが接続されており、Ｄ−ＦＥＴ Ｄ２，Ｄ３のゲートには電源電圧端子Ｖssが接続されている。
【０００６】
次に動作について説明する。入力信号端子ＩＮ，／ＩＮには相補形式で信号が入力され、差動増幅器を構成するＥ−ＦＥＴ Ｅ１，Ｅ２はこの入力信号に応じてその一方がオンし、他方がオフして、Ｄ−ＦＥＴ Ｄ１および抵抗Ｒ３からなる電流源により吸い込まれるべき電流が、Ｅ−ＦＥＴ Ｅ１，Ｅ２のいずれかに流れるように電流経路を切り換える。
【０００７】
これにより抵抗Ｒ１，Ｒ２はそのいずれかの電流が流れた側に電圧降下を生じ、ソースフォロワを構成するＥ−ＦＥＴ Ｅ３，Ｅ４はその電圧降下を生じた側が“Ｌ”レベルとなり、他方が“Ｈ”レベルとなる。その結果、出力信号端子ＯＵＴ，／ＯＵＴは入力信号端子ＩＮ，／ＩＮの入力信号とは逆相の信号を相補形式で出力する。
【０００８】
また図８のＤＣＦＬにおいて、ＥはＥ−ＦＥＴ、ＤはＤ−ＦＥＴ、ＩＮは入力信号端子、ＯＵＴは出力信号端子、Ｖddは電源電圧端子を示す。
【０００９】
そしてＥ−ＦＥＴ Ｅはゲートに入力信号端子ＩＮが接続されており、ソースが接地されている。また、Ｄ−ＦＥＴ Ｄはドレインが電源電圧端子Ｖddに接続されるとともに、ゲートおよびソースがともにＥ−ＦＥＴ Ｅのドレインおよび出力信号端子ＯＵＴに接続されている。
【００１０】
次に動作について説明する。入力信号端子ＩＮに“Ｈ”の信号が入力されたとすると、Ｅ−ＦＥＴ Ｅがオンする。これにより、出力信号端子ＯＵＴとグランドとの間が導通するため、出力信号端子ＯＵＴは“Ｌ”レベルとなる。
【００１１】
逆に入力信号端子ＩＮに“Ｌ”の信号が入力されたとすると、Ｅ−ＦＥＴ Ｅがオフする。これにより、出力信号端子ＯＵＴにはＤ−ＦＥＴ Ｄを介して電流が流れ込み、このため、出力信号端子ＯＵＴは“Ｈ”レベルとなる。
【００１２】
このように、ＳＣＦＬ回路とＤＣＦＬ回路はいずれも入力の論理レベルを反転して出力するものであるが、ＳＣＦＬ回路は動作が高速である反面、常時電流が流れるため、消費電力が大きいという欠点があり、一方、ＤＣＦＬ回路は消費電力や集積度の点では有利であるが、高速動作には適さないものであり、互いに得失が逆になるものである。
【００１３】
このため、高速動作が可能でかつ低消費電力のＧａＡｓディジタル回路を実現しようとすれば、高速動作が要求される部分をＳＣＦＬ回路で構成し、低消費電力が要求される部分をＤＣＦＬ回路で構成することとなるが、その際、混在させたＳＣＦＬ回路とＤＣＦＬ回路との間で信号のやりとりを行うために、ＳＣＦＬ回路とＤＣＦＬ回路とを接続する必要がある。
【００１４】
しかしながら、このＳＣＦＬ回路とＤＣＦＬ回路とを接続するためには、その論理レベル (“Ｈ" レベルと“Ｌ" レベル) を正確にＳＣＦＬレベル (０Ｖ、−１Ｖ) ( または（Ｖdd、Ｖdd−１Ｖ））からＤＣＦＬレベル（０．６Ｖ、０Ｖ) ( または (Ｖss＋０．６Ｖ、Ｖss) ）に変換する必要がある。ここに、Ｖddは正の電源電圧（例えば＋２Ｖ、＋５．２Ｖ）を、またＶssは負の電源電圧（例えば−２Ｖ、−５．２Ｖ）を示し、Ｖddとして正の電源電圧を用いるときは、Ｖssはこれを０Ｖとする。また、Ｖssとして負の電源電圧を用いるときは、Ｖddはこれを０Ｖとする。
【００１５】
図９は、このようなＳＣＦＬレベルをＤＣＦＬレベルに変換するレベルシフト回路の従来例である。図９において、Ｅ１〜Ｅ３，Ｅ５，Ｅ６はＥ−ＦＥＴ、Ｄ１，Ｄ２，Ｄ４，Ｄ５はＤ−ＦＥＴを示し、Ｒ１〜Ｒ３は抵抗、Ｄd11 〜Ｄd13 はダイオード、ＩＮ，／ＩＮは入力信号端子、ＯＵＴは次段へのＤＣＦＬレベル出力信号端子、Ｖssは電源電圧端子であり、本従来例では-3Ｖくらいを想定している。Ｖ１はレベルシフトからＤＣＦＬ回路への入力電圧を示す。
【００１６】
そしてそのＥ−ＦＥＴ Ｅ１，Ｅ２にはゲートに入力信号端子ＩＮ，／ＩＮが接続されており、ドレインが抵抗Ｒ１，Ｒ２を介してグランドに接続されるとともに、ソースが共通に接続されている。そして、その共通ソースがＤ−ＦＥＴ Ｄ１および抵抗Ｒ３を介して電源電圧端子Ｖssに接続されている。また、Ｄ−ＦＥＴ Ｄ１のゲートには電源電圧端子Ｖssが接続されている。そして、これらのＥ−ＦＥＴ Ｅ１，Ｅ２、Ｄ−ＦＥＴ Ｄ１および抵抗Ｒ１，Ｒ２，Ｒ３によりＳＣＦＬ回路部２００ａが構成されている。
【００１７】
また、Ｅ−ＦＥＴ Ｅ３はゲートがＥ−ＦＥＴ Ｅ１と抵抗Ｒ１との接続点に接続されており、ドレインがグランドに接続されるとともに、ソースがダイオードＤd11 〜Ｄd13 ，Ｄ−ＦＥＴ Ｄ２を介して電源電圧端子Ｖssに接続されている。また、Ｄ−ＦＥＴ Ｄ２のゲートには電源電圧端子Ｖssが接続されている。そして、これらのＥ−ＦＥＴ Ｅ３、ダイオードＤd11 〜Ｄd13 およびＤ−ＦＥＴ Ｄ２によりレベルシフタ回路部１００ａが構成されている。
【００１８】
さらに、Ｅ−ＦＥＴ Ｅ５はゲートがダイオードＤd13 とＤ−ＦＥＴ Ｄ２との接続点に接続されており、ソースが電源電圧端子Ｖssに接続されている。Ｄ−ＦＥＴ Ｄ４はゲートとドレインがＥ−ＦＥＴ Ｅ５のドレインに接続されており、ドレインがグランドに接続されている。Ｅ−ＦＥＴ Ｅ６はゲートがＤ−ＦＥＴ Ｄ４とＥ−ＦＥＴ Ｅ５との接続点に接続されており、ソースが電源電圧端子Ｖssに接続されている。Ｄ−ＦＥＴ Ｄ５はゲートとソースがＥ−ＦＥＴ Ｅ６のドレインに接続されており、ドレインがグランドに接続されている。そして、これらのＤ−ＦＥＴ Ｄ４、Ｅ−ＦＥＴ Ｅ５、Ｄ−ＦＥＴ Ｄ５、Ｅ−ＦＥＴ Ｅ６によりＤＣＦＬ回路部３００ａが構成されており、このＥ−ＦＥＴ Ｅ６のドレインとＤ−ＦＥＴ Ｄ５のゲートとソースとの接続点が出力信号端子ＯＵＴとなり、次段のＤＣＦＬ回路に信号が出力される。
【００１９】
次に動作について説明する。ここでは、Ｖss＝−３Ｖの場合を例にとって説明する。ＳＣＦＬ回路部２００ａの入力信号端子ＩＮ、／ＩＮに入力された、ＳＣＦＬレベルでかつ相補形式の入力信号に応じてＥ−ＦＥＴ Ｅ１，Ｅ２はその一方がオン，他方がオフする。例えば、入力信号端子ＩＮ，／ＩＮに約−１．４Ｖ，約−０．８Ｖ、すなわち、“Ｌ”，“Ｈ”のレベルの信号が入力されたとすると、これによりＥ−ＦＥＴ Ｅ１，Ｅ２はオフ，オンとなり、抵抗Ｒ１には電圧降下が生じない。このためレベルシフタ回路部１００ａのＥ−ＦＥＴ Ｅ３のソース電位は“Ｈ”となり、ダイオードＤd11 〜Ｄd13 によって、ダイオード３個分に相当する順方向電圧（ダイオード１個につき約０．６Ｖ）とこのときのＥ−ＦＥＴ Ｅ３のゲート・ソース間電圧（例えば約０．６Ｖ）を合わせた合計約２．４Ｖの電圧降下が生じる。
【００２０】
この電圧降下によって、ＤＣＦＬ回路部３００ａの入力電圧Ｖ１は約−２．４Ｖ、すなわちＤＣＦＬレベルの“Ｈ”に変換され、これにより、Ｅ−ＦＥＴ Ｅ５がオンするため、“Ｌ”レベルがＥ−ＦＥＴ Ｅ６のゲートに入力され、Ｅ−ＦＥＴ Ｅ６がオフするため、出力端子ＯＵＴからはＤＣＦＬレベルの“Ｈ”が出力される。
【００２１】
逆に、ＳＣＦＬ回路部２００ａの入力信号端子ＩＮ，／ＩＮに“Ｈ”，“Ｌ”のレベルの信号が入力されたとすると、これによりＥ−ＦＥＴ Ｅ１，Ｅ２はオン，オフとなり、抵抗Ｒ１には電圧降下が生じる。このためレベルシフタ回路部１００ａのＥ−ＦＥＴ Ｅ３のソース電位は“Ｌ”となり、ＤＣＦＬ回路部３００ａの入力電圧Ｖ１は約−３．０Ｖ、すなわちＤＣＦＬレベルの“Ｌ”に変換され、これにより、Ｅ−ＦＥＴ Ｅ５がオフするため、“Ｈ”レベルがＥ−ＦＥＴＥ６のゲートに入力され、Ｅ−ＦＥＴ Ｅ６がオンするため、出力端子ＯＵＴからはＤＣＦＬレベルの“Ｌ”が出力される。
【００２２】
このように、本従来例の回路では、ＳＣＦＬレベルをＤＣＦＬレベルに変換するために、レベルシフタ回路部のダイオードＤd1〜Ｄd3により約１．８Ｖ（＝０．６Ｖ×３）のＤＣレベルシフト量を得ており、個々のダイオードの順方向電圧がほぼ決まっているために、回路定数の設定、さらには回路設計を容易に行うことができる。
【００２３】
しかしながら、この従来のレベルシフト回路では、ＳＣＦＬ回路部ではグランドが電位の基準となるのに対し、ＤＣＦＬ回路部では電源電圧Ｖssが電位の基準となるため、電源電圧Ｖssが変動するとＳＣＦＬ回路部側とＤＣＦＬ回路部側とでは基準電位の変動が互いに逆方向になるため、ＤＣＦＬ回路への入力電圧Ｖ１の“Ｈ" および“Ｌ" レベルが電源電圧Ｖssの変化に応じて増減してしまう。図２の“従来例" の線はこの様子を表している。従って、約０．６Ｖ以上の電源電圧変動が生じた場合、例えば、この図２に示すように、電源電圧Ｖssが−３．２Ｖから−２．７Ｖにわたって変動したような場合、レベルシフト回路が正常に動作できなくなる、という問題点があった。
【００２４】
【発明が解決しようとする課題】
以上説明したように、従来のＳＣＦＬ−ＤＣＦＬレベルシフト回路は、電源電圧変動に対する動作範囲が約０．６Ｖと狭いものしか得られていなかったが、一般に、電源電圧変動の保証範囲は、中心電圧に対して±５％あるいは±１０％と定められており、携帯電話機のように、電源電圧変動範囲が広いバッテリ駆動機器にこれを適用するのは不向きであるという問題点があった。
【００２５】
この発明は、上記のような従来のものの問題点を解決するためになされたもので、電源電圧の変動が広範囲にわたっても正常に動作でき、しかも広い温度範囲に対して動作を保証できるレベルシフト回路を得ることを目的とする。
【００２８】
【課題を解決するための手段】
この発明の請求項１のレベルシフト回路は、ＳＣＦＬ回路の論理レベルをレベルシフトしてＤＣＦＬ回路の論理レベルに変換する回路において、それぞれスイッチングＦＥＴと負荷抵抗とからなる２つの直列回路と、それぞれ抵抗と容量とからなる２つの並列回路と、上記２つの直列回路の，上記スイッチングＦＥＴと上記負荷抵抗との接続点に接続された２つの入出力ノードとを有し、該２つの入出力ノードと上記２つの直列回路のスイッチングＦＥＴのゲートとを上記２つの並列回路により交差接続してなるＤＣＦＬ型のフリップフロップ回路と、それぞれＦＥＴとダイオードとを有し、ＳＣＦＬ回路の相補出力にその入力が接続され出力が２つの上記負荷抵抗の，上記スイッチングＦＥＴと接続していない側の一端に接続された２つのソースフォロワ回路と、上記フリップフロップ回路の２つの入出力ノードにその入力が接続され、その少なくとも一方の出力に次段のＤＣＦＬ回路が接続される２つのＤＣＦＬ回路とを備えるようにしたものである。
【００２９】
また、この発明の請求項２のレベルシフト回路は、請求項１のレベルシフト回路において、上記２つの並列回路から各容量を取り除くようにしたものである。
【００３０】
また、この発明の請求項３のレベルシフト回路は、請求項１のレベルシフト回路において、上記２つの直列回路から各負荷抵抗を取り除くようにしたものである。
【００３１】
さらに、この発明の請求項４のレベルシフト回路は、請求項１のレベルシフト回路において、上記２つのソースフォロワ回路から各ダイオードを取り除くようにしたものである。
【００３２】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１にかかるレベルシフト回路の構成図である。図１において、Ｅ１，Ｅ２，Ｅ５，Ｅ６，Ｅ１１，Ｅ１２，Ｅ１５，Ｅ１６，Ｅ２１，Ｅ２２はＥ−ＦＥＴ、Ｄ１，Ｄ４，Ｄ５，Ｄ１４，Ｄ１５はＤ−ＦＥＴ、Ｒ１〜Ｒ３，Ｒa1，Ｒa2，Ｒs1，Ｒs2，Ｒc1，Ｒc2は抵抗、Ｄd1，Ｄd2はダイオード、Ｃc1，Ｃc2は容量、ＩＮ，／ＩＮは入力信号端子、ＯＵＴ，／ＯＵＴは次段へのＤＣＦＬレベル出力信号端子、Ｖssは電源電圧端子であり、本実施の形態１の例では−３Ｖくらいを想定している。また、Ｖ２，Ｖ３はＤＣＦＬ回路への入力電圧を示す。
【００３３】
そしてＳＣＦＬ回路部２００のＥ−ＦＥＴ Ｅ１，Ｅ２にはゲートに入力信号端子ＩＮ，／ＩＮが接続されており、ドレインが抵抗Ｒ１，Ｒ２を介してグランドに接続されるとともに、ソースが共通に接続されている。そして、その共通ソースがＤ−ＦＥＴ Ｄ１および抵抗Ｒ３を介して電源電圧端子Ｖssに接続されている。また、Ｄ−ＦＥＴ Ｄ１のゲートには電源電圧端子Ｖssが接続されている。
【００３４】
また、ソースフォロワ回路２０ａおよび２０ｂはそれぞれ上述のＥ−ＦＥＴ Ｅ１１，ダイオードＤd1およびＥ−ＦＥＴ Ｅ２１，ダイオードＤd2から構成されている。
【００３５】
また、レベルシフタ回路部１００のＥ−ＦＥＴ Ｅ１１はゲートがＥ−ＦＥＴＥ１と抵抗Ｒ１との接続点に接続されており、ドレインがグランドに接続されるとともに、ソースがダイオードＤd1，負荷抵抗Ｒa1，Ｅ−ＦＥＴ（スイッチングＦＥＴ）Ｅ１２，抵抗Ｒs1を介して電源電圧端子Ｖssに接続されている。また、Ｅ−ＦＥＴ Ｅ２１はゲートがＥ−ＦＥＴ Ｅ２と抵抗Ｒ２との接続点に接続されており、ドレインがグランドに接続されるとともに、ソースがダイオードＤd2，負荷抵抗Ｒa2，Ｅ−ＦＥＴ（スイッチングＦＥＴ）Ｅ２２，抵抗Ｒs2を介して電源電圧端子Ｖssに接続されている。さらに、Ｅ−ＦＥＴ Ｅ１２のゲートは抵抗Ｒc2と容量Ｃc2からなる並列回路１０ｄを介してＥ−ＦＥＴ Ｅ２２と抵抗Ｒa2との接続点（入出力ノード）ｂに接続され、Ｅ−ＦＥＴ Ｅ２２のゲートは抵抗Ｒc1と容量Ｃc1からなる並列回路１０ｃを介してＥ−ＦＥＴ Ｅ１２のドレインと抵抗Ｒa1との接続点（入出力ノード）ａに接続されている。なお、一点鎖線枠内はこのレベルシフタ回路部１００に設けられ、上記ソースフォロワ回路２０ａ，２０ｂによってＤＣＦＬレベルとなった信号のハイ，ロウを検知し、その検知結果と論理レベルが等しい信号を出力するハイ，ロウ検知回路としてのＤＣＦＬ型フリップフロップ回路１０であり、上述の負荷抵抗Ｒa1，スイッチングＦＥＴ Ｅ１２からなる直列回路１０ａ、負荷抵抗Ｒa2，スイッチングＦＥＴ Ｅ２２からなる直列回路１０ｂ、並列回路１０ｃ，１０ｄ、および抵抗Ｒs1，Ｒa2から構成されている。
【００３６】
さらに、ＤＣＦＬ回路部３００のＥ−ＦＥＴ Ｅ５はゲートがＥ−ＦＥＴ Ｅ１２と抵抗Ｒa1との接続点に接続され、ソースが電源電圧端子Ｖssに接続されている。また、Ｄ−ＦＥＴ Ｄ４はドレインがグランドに接続され、ソースおよびゲートがＥ−ＦＥＴ Ｅ５のドレインに接続されている。Ｅ−ＦＥＴ Ｅ６はゲートがＤ−ＦＥＴ Ｄ４とＥ−ＦＥＴ Ｅ５との接続点に接続され、ソースが電源電圧端子Ｖssに接続されている。Ｄ−ＦＥＴ Ｄ５はドレインがグランドに接続され、ソースおよびゲートがＥ−ＦＥＴ Ｅ６のドレインに接続されている。
【００３７】
また、ＤＣＦＬ回路部４００のＥ−ＦＥＴ Ｅ１５はゲートがＥ−ＦＥＴ Ｅ２２と抵抗Ｒa2との接続点に接続され、ソースが電源電圧端子Ｖssに接続されている。また、Ｄ−ＦＥＴ Ｄ１４はドレインがグランドに接続され、ソースおよびゲートがＥ−ＦＥＴ Ｅ１５のドレインに接続されている。Ｅ−ＦＥＴ Ｅ１６はゲートがＤ−ＦＥＴ Ｄ１４とＥ−ＦＥＴ Ｅ１５との接続点に接続され、ソースが電源電圧端子Ｖssに接続されている。Ｄ−ＦＥＴ Ｄ１５はドレインがグランドに接続され、ソースおよびゲートがＥ−ＦＥＴ Ｅ１６のドレインに接続されている。
【００３８】
次に動作について説明する。ＳＣＦＬ回路部２００の入力信号端子ＩＮ、／ＩＮに入力された、ＳＣＦＬレベルでかつ相補形式の入力信号に応じてＥ−ＦＥＴＥ１，Ｅ２はその一方がオン，他方がオフする。そして抵抗Ｒ１，Ｒ２はＥ−ＦＥＴ Ｅ１，Ｅ２のオンした側のみに電圧降下が生じるため、レベルシフタ回路部１００には、入力信号端子ＩＮ、／ＩＮに入力された相補の信号とは逆相の信号が出力される。
【００３９】
例えば、ＳＣＦＬ回路部２００の入力信号端子ＩＮ，／ＩＮに“Ｌ”，“Ｈ”のレベルの信号が入力されたとすると、これによりＥ−ＦＥＴ Ｅ１，Ｅ２はオフ，オンとなり、抵抗Ｒ１には電圧降下が生じないが、抵抗Ｒ２には電圧降下が生じる。このため、レベルシフタ回路部１００のＥ−ＦＥＴ Ｅ１１，Ｅ１２のゲートにはＳＣＦＬレベルにおける“Ｈ”，“Ｌ”のレベルの信号が出力される。
【００４０】
これにより、Ｅ−ＦＥＴ Ｅ１１，Ｅ１２のソース電位は“Ｈ”，“Ｌ”となり、フリップフロップ回路１０の入出力ノードａ，ｂには“Ｈ”，“Ｌ”のレベルの信号が入力される。
【００４１】
フリップフロップ回路１０は抵抗Ｒc1と容量Ｃc1および抵抗Ｒc2と容量Ｃc2からなる２つの並列回路１０ｃおよび１０ｄにより、該回路１０を構成するＥ−ＦＥＴ Ｅ１２とＥ−ＦＥＴ Ｅ２２とが互いにクロスカップルされており、最小限の素子数で実現されている。この並列回路１０ｃおよび１０ｄは、低周波では抵抗Ｒc1，Ｒc2が、高周波では容量Ｃc1，Ｃc2が有効にフリップフロップ回路１０の相補出力電圧をスイッチングＦＥＴであるＥ−ＦＥＴ Ｅ１２とＥ−ＦＥＴＥ２２のゲートに伝達する。また抵抗Ｒs1およびＲs2はＥ−ＦＥＴ Ｅ１２とＥ−ＦＥＴ Ｅ２２が完全にオフ状態に切り替わるようにするために、Ｅ−ＦＥＴ Ｅ１２とＥ−ＦＥＴ Ｅ２２のソース側に付加されている。これにより、フリップフロップ回路１０はダイオードＤd1，Ｄd2の順方向電圧降下によってＤＣＦＬレベルに変換されて入出力ノードａ，ｂに入力された“Ｈ”，“Ｌ”の状態に急速に遷移し、その状態をＤＣＦＬ回路部３００，４００に対し強制的に伝達する。すなわち、フリップフロップ回路１０を介さずＳＣＦＬ回路２００とＤＣＦＬ回路３００，４００とを直結したとすると、電源電圧変動が生じた場合にＤＣＦＬ回路３００，４００は“Ｈ”，“Ｌ”を検知しにくくなるが、フリップフロップ回路１０は少しでも“Ｈ”あるいは“Ｌ”と認識できるレベルが入力されると、急速に状態遷移を行うため、ＤＣＦＬ回路３００，４００単独で“Ｈ”，“Ｌ”レベルを検知するよりも早く“Ｈ”，“Ｌ”レベルを検知でき、ＤＣＦＬ回路３００，４００はこのフリップフロップ回路１０によってすみやかにその状態を遷移するため、ＤＣＦＬ回路３００，４００はその状態遷移をアシストされる。このため、本レベルシフト回路はその動作電圧範囲を拡大できる。
【００４２】
なお、以上の動作はＳＣＦＬ回路部２００の入力信号端子ＩＮ，／ＩＮに“Ｈ”，“Ｌ”のレベルの信号が入力された場合にも“Ｈ”，“Ｌ”やオン，オフが逆になるだけで同様の動作となる。従って、この構成により、電源電圧Ｖssに変動が生じた場合の本レベルシフト回路の動作電圧範囲を０．６Ｖから約１Ｖ以上に拡大できる。
【００４３】
さらに抵抗Ｒa1は、ＤＣＦＬ回路部３００の入力ＦＥＴである、Ｅ−ＦＥＴ Ｅ５のゲート電圧とダイオードＤd1との間の電位差を吸収し、電源電圧Ｖssの上昇に伴うＤＣＦＬ回路部３００への入力電圧Ｖ２の増加を防ぐ。また、抵抗Ｒa2も同様にＤＣＦＬ回路部４００の入力ＦＥＴである、Ｅ−ＦＥＴ Ｅ１５のゲート電圧とダイオードＤd2との間の電位差を吸収し、電源電圧Ｖssの上昇に伴うＤＣＦＬへの入力電圧Ｖ３の増加を防ぐ働きをする。これにより本レベルシフト回路の動作電圧範囲は、約２．７Ｖ、例えば、図２に示すように、電源電圧Ｖssが−１．６Ｖから−４．４Ｖにわたって変動するような場合にまで広くなる。
【００４４】
なお、ダイオードＤd1，Ｄd2はこれがそれぞれ１個のものを示したが、電源電圧が大きい場合はそれに応じてこれらを互いに複数個が直列接続されたダイオード列に変更すればよい。
【００４５】
また、ＤＣＦＬ回路部はレベルシフタ回路部の負荷を等しくするためにその相補出力の正相側，逆相側にともにこれを設けている。従って、通常のＤＣＦＬ回路のように１相の出力信号でよい場合は、そのいずれか一方のＤＣＦＬ回路部に対してのみ次段にＤＣＦＬ回路を設けてその出力を受けるようにすればよく，他方のＤＣＦＬ回路部にはこれを設ける必要はない。
【００４６】
これに対し、このＤＣＦＬ回路部より相補の出力信号を得る場合は、両方のＤＣＦＬ回路部に対して次段のＤＣＦＬ回路を設ければよい。
【００４７】
図２に、図６の従来回路と図１の本実施の形態１にかかるレベルシフト回路の動作電圧範囲のシミュレーションによる比較結果を示す。シミュレーションの中心電圧（最適動作電圧）は３Ｖに設定した。図２には図６の電圧Ｖ１と図１の電圧Ｖ２の“Ｈ" ，“Ｌ" 電圧レベルをプロットしている。この図２より、従来例の回路は、電源電圧の変動に対するＶ１の変化が大きく、動作電圧範囲が−２．７Ｖ〜−３．２Ｖ（約０．６Ｖ）と狭いのに対し、本実施の形態１の回路は電源電圧の変動に対するＶ２の変化が小さく、その分−１．６Ｖから−４．２Ｖと広い動作電圧範囲が得られていることが分かる。
【００４８】
図３は、本回路の動作電圧に対する温度特性の実験結果を示したものである。本回路は常温の＋２５℃において−１．６Ｖ〜−４．２Ｖの電圧範囲で動作し、かつ−２０℃〜＋８０℃までの温度範囲に対しても−１．８〜−４．２Ｖと広い電圧範囲で動作している。このことより、本実施の形態１にかかるレベルシフト回路は広い温度範囲にわたって動作できることが分かる。
【００４９】
実施の形態２．
図４は本発明の実施の形態２にかかるレベルシフト回路の構成図である。
この実施の形態２は、図１の回路において、クロスカップルした並列回路１０ｃ，１０ｄから容量Ｃc1およびＣc2を取り除き、抵抗Ｒc1とＲc2とにより、フリップフロップ回路１０を構成するＥ−ＦＥＴ Ｅ１２とＥ−ＦＥＴ Ｅ２２とを互いにクロスカップルするように構成したものである。
【００５０】
この実施の形態２によれば、高周波特性は図１の回路より劣るが、電源電圧変動に対しては実施の形態１と同様の効果が期待できる。また容量Ｃc1およびＣc2がない分、ＩＣとして実際にパターン化したときにそのチップ面積を小さくできる効果がある。
【００５１】
実施の形態３．
図５は本発明の実施の形態３にかかる回路の構成図である。
この実施の形態３は、図１の回路において、抵抗Ｒa1、Ｒa2を取り除いた構成である。この実施の形態３によれば、実施の形態１で述べたように、動作電圧範囲は１Ｖと小さくなるが、抵抗Ｒa1およびＲa2がない分、構成素子数を減らすことができ、ＩＣとして実際にパターン化したときにそのチップ面積を小さくできる効果がある。また、抵抗Ｒa1およびＲa2がない分、高速動作に適したものが得られる効果がある。
【００５２】
実施の形態４．
図６は本発明の実施の形態４にかかるレベルシフト回路の構成図である。
この実施の形態４は、図１の回路において、ダイオードＤd1，Ｄd2を取り除いた構成である。
【００５３】
この実施の形態４は低電圧動作に適するものであり、電源電圧が低電圧になれば、各部にかかる電圧も低くなるため、ダイオードＤd1，Ｄd2を省略することができるものである。
【００５４】
この実施の形態４によれば、実施の形態１の回路が中心電圧（最適動作電圧）が例えば３Ｖ前後であったのに対して、これを２．４Ｖと低減でき、図２、図３の動作電圧範囲を低電圧側にシフトすることができる。これにより実施の形態１と同様な効果を有し、かつ低電圧領域での動作に適したレベルシフト回路が得られる効果がある。
【００５７】
【発明の効果】
以上のように、この発明の請求項１のレベルシフト回路によれば、ＳＣＦＬ回路の論理レベルをレベルシフトしてＤＣＦＬ回路の論理レベルに変換する回路において、それぞれスイッチングＦＥＴと負荷抵抗とからなる２つの直列回路と、それぞれ抵抗と容量とからなる２つの並列回路と、上記２つの直列回路の，上記スイッチングＦＥＴと上記負荷抵抗との接続点に接続された２つの入出力ノードとを有し、該２つの入出力ノードと上記２つの直列回路のスイッチングＦＥＴのゲートとを上記２つの並列回路により交差接続してなるＤＣＦＬ型のフリップフロップ回路と、それぞれＦＥＴとダイオードとを有し、ＳＣＦＬ回路の相補出力にその入力が接続され出力が２つの上記負荷抵抗の，上記スイッチングＦＥＴと接続していない側の一端に接続された２つのソースフォロワ回路と、上記フリップフロップ回路の２つの入出力ノードにその入力が接続され、その少なくとも一方の出力に次段のＤＣＦＬ回路が接続される２つのＤＣＦＬ回路とを備えるようにしたので、従来回路よりも約４倍以上の広い電圧範囲で動作し、かつ広い温度範囲に対して動作できるレベルシフト回路が得られる効果がある。
【００５８】
また、この発明の請求項２のレベルシフト回路によれば、請求項１のレベルシフト回路において、上記２つの並列回路から各容量を取り除くようにしたので、従来回路よりも約４倍以上の広い電圧範囲で動作し、かつ広い温度範囲に対して動作できるとともに、容量がない分、ＩＣとして実際にパターン化したときにそのチップ面積を小さくできるレベルシフト回路が得られる効果がある。
【００５９】
また、この発明の請求項３のレベルシフト回路によれば、請求項１のレベルシフト回路において、上記２つの直列回路から各負荷抵抗を取り除くようにしたので、従来回路よりもやや広い電圧範囲で動作し、かつ広い温度範囲に対して動作できるとともに、抵抗がない分、ＩＣとして実際にパターン化したときにそのチップ面積を小さくできるレベルシフト回路が得られる効果がある。
【００６０】
さらに、この発明の請求項４のレベルシフト回路によれば、請求項１のレベルシフト回路において、上記２つのソースフォロワ回路から各ダイオードを取り除くようにしたので、従来回路よりも約４倍以上の広い電圧範囲で動作し、かつ広い温度範囲に対して動作できるとともに、低電圧領域での動作に適したレベルシフト回路が得られる効果がある。
【図面の簡単な説明】
【図１】 本発明の実施の形態１におけるレベルシフト回路の構成例を示す図。
【図２】 本発明の実施の形態１における動作電圧範囲のシミュレーション結果の例を示す図。
【図３】 本発明の実施の形態１における温度変化に対する動作電圧範囲の実験結果の例を示す図。
【図４】 本発明の実施の形態２におけるレベルシフト回路の構成例を示す図。
【図５】 本発明の実施の形態３におけるレベルシフト回路の構成例を示す図。
【図６】 本発明の実施の形態４におけるレベルシフト回路の構成例を示す図。
【図７】 ＳＣＦＬ回路の一例を示す図。
【図８】 ＤＣＦＬ回路の一例を示す図。
【図９】 従来のＳＣＦＬ−ＤＣＦＬレベルシフト回路の構成例を示す図。
【符号の説明】
Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｅ５，Ｅ６，Ｅ１１，Ｅ１２，Ｅ１５，Ｅ１６，Ｅ２１，Ｅ２２ Ｅ−ＦＥＴ、Ｄ１，Ｄ３，Ｄ４，Ｄ５，Ｄ１４，Ｄ１５ Ｄ−ＦＥＴ、Ｒ１，Ｒ２，Ｒ３，Ｒa1，Ｒa2，Ｒs1，Ｒs2，Ｒc1，Ｒc2 抵抗、Ｄd1，Ｄd2 ダイオード、Ｃc1，Ｃc2 容量、ＩＮ，／ＩＮ 入力信号端子、ＯＵＴ，／ＯＵＴ 次段へのＤＣＦＬレベル出力信号端子、Ｖss 電源電圧端子、ａ，ｂ入出力ノード、１０ フリップフロップ回路、１０ａ，１０ｂ 直列回路、 １０ｃ，１０ｄ 並列回路、２０ａ，２０ｂ ソースフォロワ回路、２００ ＳＣＦＬ回路、３００，４００ ＤＣＦＬ回路。
Claims (4)
- ＳＣＦＬ回路の論理レベルをレベルシフトしてＤＣＦＬ回路の論理レベルに変換する回路において、
それぞれスイッチングＦＥＴと負荷抵抗とからなる２つの直列回路と、それぞれ抵抗と容量とからなる２つの並列回路と、上記２つの直列回路の，上記スイッチングＦＥＴと上記負荷抵抗との接続点に接続された２つの入出力ノードとを有し、該２つの入出力ノードと上記２つの直列回路のスイッチングＦＥＴのゲートとを上記２つの並列回路により交差接続してなるＤＣＦＬ型のフリップフロップ回路と、
それぞれＦＥＴとダイオードとを有し、ＳＣＦＬ回路の相補出力にその入力が接続され出力が２つの上記負荷抵抗の，上記スイッチングＦＥＴと接続していない側の一端に接続された２つのソースフォロワ回路と、
上記フリップフロップ回路の２つの入出力ノードにその入力が接続され、その少なくとも一方の出力に次段のＤＣＦＬ回路が接続される２つのＤＣＦＬ回路とを備えたことを特徴とするレベルシフト回路。 - 請求項１記載のレベルシフト回路において、
上記２つの並列回路から各容量を取り除いたことを特徴とするレベルシフト回路。 - 請求項１記載のレベルシフト回路において、
上記２つの直列回路から各負荷抵抗を取り除いたことを特徴とするレベルシフト回路。 - 請求項１記載のレベルシフト回路において、
上記２つのソースフォロワ回路から各ダイオードを取り除いたことを特徴とするレベルシフト回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23642996A JP3689197B2 (ja) | 1996-09-06 | 1996-09-06 | レベルシフト回路 |
| US08/805,883 US5818278A (en) | 1996-09-06 | 1997-03-03 | Level shift circuit |
| DE19711328A DE19711328C2 (de) | 1996-09-06 | 1997-03-18 | Schaltung zur Pegelverschiebung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23642996A JP3689197B2 (ja) | 1996-09-06 | 1996-09-06 | レベルシフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1084273A JPH1084273A (ja) | 1998-03-31 |
| JP3689197B2 true JP3689197B2 (ja) | 2005-08-31 |
Family
ID=17000630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23642996A Expired - Fee Related JP3689197B2 (ja) | 1996-09-06 | 1996-09-06 | レベルシフト回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5818278A (ja) |
| JP (1) | JP3689197B2 (ja) |
| DE (1) | DE19711328C2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6124734A (en) * | 1998-11-20 | 2000-09-26 | Triquint Semiconductor, Inc. | High-speed push-pull output stage for logic circuits |
| US6366140B1 (en) * | 1999-07-01 | 2002-04-02 | Vitesse Semiconductor Corporation | High bandwidth clock buffer |
| US6424173B1 (en) | 2000-06-21 | 2002-07-23 | International Business Machines Corporation | Voltage translators with zero static power and predictable performance |
| JP3286300B2 (ja) * | 2000-10-04 | 2002-05-27 | 康久 内田 | デジタル動作アナログ緩衝増幅器 |
| US6633191B2 (en) | 2001-02-05 | 2003-10-14 | Vitesse Semiconductor Corporation | Clock buffer with DC offset suppression |
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| US6995598B2 (en) * | 2003-02-13 | 2006-02-07 | Texas Instruments Incorporated | Level shifter circuit including a set/reset circuit |
| EP3570374B1 (en) | 2004-06-23 | 2022-04-20 | pSemi Corporation | Integrated rf front end |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| US7719313B2 (en) | 2006-06-28 | 2010-05-18 | Qualcomm Incorporated | Versatile and compact DC-coupled CML buffer |
| US7352229B1 (en) * | 2006-07-10 | 2008-04-01 | Altera Corporation | Reference clock receiver compliant with LVPECL, LVDS and PCI-Express supporting both AC coupling and DC coupling |
| US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| EP3958468B1 (en) | 2008-02-28 | 2024-01-31 | pSemi Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
| US8723260B1 (en) | 2009-03-12 | 2014-05-13 | Rf Micro Devices, Inc. | Semiconductor radio frequency switch with body contact |
| US8106700B2 (en) * | 2009-05-01 | 2012-01-31 | Analog Devices, Inc. | Wideband voltage translators |
| US8718127B2 (en) | 2011-08-02 | 2014-05-06 | Analog Devices, Inc. | Apparatus and method for digitally-controlled adaptive equalizer |
| US8558613B2 (en) | 2011-08-02 | 2013-10-15 | Analog Devices, Inc. | Apparatus and method for digitally-controlled automatic gain amplification |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US20150236798A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Methods for Increasing RF Throughput Via Usage of Tunable Filters |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US10348286B2 (en) * | 2016-07-06 | 2019-07-09 | Delta Electronics, Inc. | Waveform conversion circuit for gate driver |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| TWI688841B (zh) * | 2018-11-30 | 2020-03-21 | 虹光精密工業股份有限公司 | 利用電容特性操作之移位電路及其列印頭與列印裝置 |
| CN112838854B (zh) * | 2019-11-22 | 2022-10-21 | 圣邦微电子（北京）股份有限公司 | 一种从低压域到高圧域的逻辑电平转换电路 |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01157121A (ja) * | 1987-09-29 | 1989-06-20 | Toshiba Corp | 論理回路 |
| JPH0454724A (ja) * | 1990-06-22 | 1992-02-21 | Sumitomo Electric Ind Ltd | 論理回路 |
| JPH04278719A (ja) * | 1991-03-06 | 1992-10-05 | Toshiba Corp | ソース電極結合形論理回路 |
| JP2706392B2 (ja) * | 1991-07-26 | 1998-01-28 | ローム株式会社 | レベルシフト回路 |
| JP2795049B2 (ja) * | 1992-05-14 | 1998-09-10 | 日本電気株式会社 | 論理回路 |
-
1996
- 1996-09-06 JP JP23642996A patent/JP3689197B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-03 US US08/805,883 patent/US5818278A/en not_active Expired - Fee Related
- 1997-03-18 DE DE19711328A patent/DE19711328C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE19711328C2 (de) | 2002-07-18 |
| US5818278A (en) | 1998-10-06 |
| DE19711328A1 (de) | 1998-03-12 |
| JPH1084273A (ja) | 1998-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3689197B2 (ja) | レベルシフト回路 | |
| US6819142B2 (en) | Circuit for transforming a differential mode signal into a single ended signal with reduced standby current consumption | |
| US5103116A (en) | CMOS single phase registers | |
| US5491432A (en) | CMOS Differential driver circuit for high offset ground | |
| US7777521B2 (en) | Method and circuitry to translate a differential logic signal to a CMOS logic signal | |
| KR100472836B1 (ko) | 고속 샘플링 수신기 | |
| US7388406B2 (en) | CML circuit devices having improved headroom | |
| US20030098712A1 (en) | Level conversion circuit for which an operation at power voltage rise time is stabilized | |
| US5963054A (en) | High voltage CMOS logic circuit using low voltage transistors | |
| US6320422B1 (en) | Complementary source coupled logic | |
| US5059829A (en) | Logic level shifting circuit with minimal delay | |
| US6369632B1 (en) | CMOS switching circuitry | |
| JPH0653807A (ja) | ラッチを組込んだｃｍｏｓ−ｅｃｌ変換器 | |
| US5498980A (en) | Ternary/binary converter circuit | |
| US7560971B2 (en) | Level shift circuit with power sequence control | |
| US20240030917A1 (en) | Level-conversion circuits for signaling across voltage domains | |
| US20240030918A1 (en) | Level-conversion circuits for signaling across voltage domains | |
| US8653879B2 (en) | Level shifter and semiconductor integrated circuit including the shifter | |
| US5767696A (en) | Tri-state devices having exclusive gate output control | |
| JPH0555900A (ja) | レベル変換回路 | |
| CA2008749C (en) | Noise rejecting ttl to cmos input buffer | |
| US6144240A (en) | Low noise buffer circuit for increasing digital signal transition slew rates | |
| JPS60236322A (ja) | Ｍｏｓトランジスタ回路 | |
| US6329842B1 (en) | Output circuit for electronic devices | |
| JP3523611B2 (ja) | 差動型論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050610 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080617 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |