CN112838854B - 一种从低压域到高圧域的逻辑电平转换电路 - Google Patents

一种从低压域到高圧域的逻辑电平转换电路 Download PDF

Info

Publication number
CN112838854B
CN112838854B CN201911152119.XA CN201911152119A CN112838854B CN 112838854 B CN112838854 B CN 112838854B CN 201911152119 A CN201911152119 A CN 201911152119A CN 112838854 B CN112838854 B CN 112838854B
Authority
CN
China
Prior art keywords
voltage domain
low
terminal
voltage
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911152119.XA
Other languages
English (en)
Other versions
CN112838854A (zh
Inventor
宫志超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN201911152119.XA priority Critical patent/CN112838854B/zh
Publication of CN112838854A publication Critical patent/CN112838854A/zh
Application granted granted Critical
Publication of CN112838854B publication Critical patent/CN112838854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00323—Delay compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

一种从低压域到高圧域的逻辑电平转换电路，通过在高圧域逻辑输出信号端增加RS锁存器和RC并联电路的组合，能够使低压域输入到高圧域输出逻辑低到高/高到低的延迟基本一致，且不随高压域到低压域的压差变化而变化，从而有利于保证低压域与高圧域之间及时有效的逻辑信号传递。

Description

一种从低压域到高圧域的逻辑电平转换电路
技术领域
本发明涉及逻辑电平转换技术，特别是一种从低压域到高圧域的逻辑电平转换电路，通过在高圧域逻辑输出信号端增加RS锁存器和RC并联电路的组合，能够使低压域输入到高圧域输出逻辑低到高/高到低的延迟基本一致，且不随高压域到低压域的压差变化而变化，从而有利于保证低压域与高圧域之间及时有效的逻辑信号传递。
背景技术
现有技术中的从低压域到高圧域的逻辑电平转换，包括低压域输入端反相器和高圧域输出端反相器，在低压域输入端与高圧域输出端之间采用MOS管电路(两个NMOS管和四个PMOS管)，其中两个NMOS管和与其一对一漏极互连的两个PMOS管均为高压器件，这两个PMOS管与另外两个PMOS管一对一源漏互连，所述另外两个PMOS管的源极均连接高圧域电源电压端，所述另外两个PMOS管相互栅漏互连形成第一节点和第二节点，所述第一节点连接第二二极管的阴极，所述第二二极管的阳极连接高圧域接地端，所述第二节点连接第一二极管的阴极，所述第一二极管的阳极连接高圧域接地端，所述第二节点连接所述高圧域输出端反相器的输入端，所述两个PMOS管栅极互连后连接高圧域接地端，所述两个NMOS管的源极均连接低压域接地端，所述低压域输入端反相器的输出端一路连接第二NMOS管的栅极，另一路通过另一反相器连接第一NMOS管的栅极。这样的电路结构，采用的高压器件较多，并且输入到输出逻辑低到高/高到低的延迟不一致且差别较大，并且随高压域到低压域的压差增大而增大，难以保证及时有效的逻辑信号传递。本发明人认为，通过在高圧域逻辑输出信号端增加RS锁存器和RC并联电路的组合，就能够使低压域输入到高圧域输出逻辑低到高/高到低的延迟基本一致，且不随高压域到低压域的压差变化而变化，从而有利于保证低压域与高圧域之间及时有效的逻辑信号传递。如果有鉴于此，本发明人完成了本发明。
发明内容
本发明针对现有技术中存在的缺陷或不足，提供一种从低压域到高圧域的逻辑电平转换电路，通过在高圧域逻辑输出信号端增加RS锁存器和RC并联电路的组合，能够使低压域输入到高圧域输出逻辑低到高/高到低的延迟基本一致，且不随高压域到低压域的压差变化而变化，从而有利于保证低压域与高圧域之间及时有效的逻辑信号传递。
本发明的技术方案如下：
一种从低压域到高圧域的逻辑电平转换电路，其特征在于，包括输入端反相器和输出端反相器，所述输入端反相器的输入端连接低压域逻辑输入信号端，所述输入端反相器的电源接点连接低压域电源电压端，所述输入端反相器的接地点连接低压域接地端，所述输入端反相器的输出端一路连接第二NMOS管的栅极，另一路通过第二反相器连接第一NMOS管的栅极，所述第一NMOS管的漏极连接第四节点，所述第二NMOS管的漏极连接第三节点，所述第三节点通过第一RC并联电路连接高圧域电源电压端，所述第四节点通过第二RC并联电路连接高圧域电源电压端，所述第四节点连接RS锁存器的复位输入端，所述第三节点连接所述RS锁存器的置位输入端，所述RS锁存器的状态输出端通过所述输出端反相器连接高圧域逻辑输出信号端。
所述RS锁存器包括第三与非门电路和第四与非门电路，所述第三与非门电路的第一输入端为所述复位输入端，所述第四与非门电路的第二输入端为所述置位输入端，所述第三与非门电路的第二输入端连接所述第四与非门电路的输出端，所述第四与非门电路的第一输入端连接所述第三与非门电路的输出端，所述第四与非门电路的输出端为所述RS锁存器的状态输出端。
所述第三与非门电路的电源接点和所述第四与非门电路的电源接点均连接高圧域电源电压端，所述第三与非门电路的接地点和所述第四与非门电路的接地点均连接高圧域接地端，所述输出端反相器的电源接点连接高压域电源电压端，所述输出端反相器的接地点连接高压域接地端。
所述高圧域接地端通过第一二极管连接所述第四节点，所述高圧域接地端通过第二二极管连接所述第三节点。
所述第一RC并联电路包括第一电阻和与所述第一电阻并联的第三电容，所述第二RC并联电路包括第二电阻和与所述第二电阻并联的第四电容。
所述第二反相器的电源接点连接低压域电源电压端，所述第二反相器的接地点连接低压域接地端，所述第二反相器的输出端连接第四NMOS管的栅极，所述第四NMOS管的源极连接低压域接地端，所述第四NMOS管的漏极通过第一节点连接所述第二NMOS管的源极，所述第一节点通过第一电容连接低压域接地端，所述第一反相器的输出端连接第三NMOS管的栅极，所述第三NMOS管的源极连接低压域接地端，所述第三NMOS管的漏极通过第二节点连接所述第一NMOS管的源极，所述第二节点通过第二电容连接低压域接地端。
本发明的技术效果如下：本发明一种从低压域到高圧域的逻辑电平转换电路，与现有技术相比，新增了RS锁存器、RC并联电路等，改变了输入到输出逻辑低到高/高到低的延迟差别随高压域到低压域的压差增大而增大的缺陷，实现了输入到输出逻辑低到高/高到低的延迟基本一致，且不随高压域到低压域的压差变化而变化，有效保证了将低压域的逻辑输入信号IN转换为与其一致的高压域的逻辑输出信号OUT。
附图说明
图1是实施本发明一种从低压域到高圧域的逻辑电平转换电路结构示意图。
图2是图1中各节点的时序示意图。图2中包括低压域逻辑输入信号IN的波形，第一至第四节点N1～N4的波形，高圧域逻辑输出信号OUT的波形。图2波形中的VDD_LV指低压域电源电压端或低压域电源电压，VSS_LV指低压域接地端，VDD_HV指高圧域电源电压端或高圧域电源电压，VSS_HV指高圧域接地端。N1与IN波形反相，N2与IN波形同相，N3在N1的上升沿出现向下脉冲，N4在N2的上升沿出现向下脉冲。OUT与IN波形逻辑一致。
附图标记列示如下：VDD_LV-低压域电源电压端或低压域电源电压；VSS_LV-低压域接地端；IN-低压域逻辑输入信号或低压域逻辑输入信号端；VDD_HV-高圧域电源电压端或高圧域电源电压；VSS_HV-高圧域接地端；OUT-高圧域逻辑输出信号或高圧域逻辑输出信号端；N1～N4-第一至第四节点；I1～I2-第一至第二反相器(I1也称为输入端反相器)；I3～I4-第三至第四与非门电路；I5-第五反相器或输出端反相器；C1～C4-第一至第四电容；M1～M4-第一至第四NMOS管(在现有逻辑电平转换电路中的M1～M4均为高压器件，但是在本发明中M3～M4为低压器件，M1～M2为高压器件)；R1～R2-第一至第二电阻；D1～D2-第一至第二二极管。
具体实施方式
下面结合附图(图1-图2)对本发明进行说明。
图1是实施本发明一种从低压域到高圧域的逻辑电平转换电路结构示意图。图2是图1中各节点的时序示意图。如图1至图2所示，一种从低压域到高圧域的逻辑电平转换电路，包括输入端反相器I1和输出端反相器I5，所述输入端反相器I1的输入端连接低压域逻辑输入信号端IN，所述输入端反相器I1的电源接点连接低压域电源电压端VDD_LV，所述输入端反相器I1的接地点连接低压域接地端VSS_LV，所述输入端反相器I1的输出端一路连接第二NMOS管M2的栅极，另一路通过第二反相器I2连接第一NMOS管M1的栅极，所述第一NMOS管M1的漏极连接第四节点N4，所述第二NMOS管M2的漏极连接第三节点N3，所述第三节点N3通过第一RC并联电路连接高圧域电源电压端VDD_HV，所述第四节点N4通过第二RC并联电路连接高圧域电源电压端VDD_HV，所述第四节点N4连接RS锁存器的复位输入端(即R端，Reset)，所述第三节点N3连接所述RS锁存器的置位输入端(即S端，Set)，所述RS锁存器的状态输出端(即Q端)通过所述输出端反相器I5连接高圧域逻辑输出信号端OUT。所述RS锁存器包括第三与非门电路I3和第四与非门电路I4，所述第三与非门电路I3的第一输入端为所述复位输入端，所述第四与非门电路I4的第二输入端为所述置位输入端，所述第三与非门电路I3的第二输入端连接所述第四与非门电路I4的输出端，所述第四与非门电路I4的第一输入端连接所述第三与非门电路I3的输出端，所述第四与非门电路I4的输出端为所述RS锁存器的状态输出端。
所述第三与非门电路I3的电源接点和所述第四与非门电路I4的电源接点均连接高圧域电源电压端VDD_HV，所述第三与非门电路I3的接地点和所述第四与非门电路I4的接地点均连接高圧域接地端VSS_HV，所述输出端反相器I5的电源接点连接高压域电源电压端VDD_HV，所述输出端反相器I5的接地点连接高压域接地端VSS_HV。所述高圧域接地端VSS_HV通过第一二极管D1连接所述第四节点N4，所述高圧域接地端VSS_HV通过第二二极管D2连接所述第三节点N3。所述第一RC并联电路包括第一电阻R1和与所述第一电阻R1并联的第三电容C3，所述第二RC并联电路包括第二电阻R2和与所述第二电阻R2并联的第四电容C4。所述第二反相器I2的电源接点连接低压域电源电压端VDD_LV，所述第二反相器I2的接地点连接低压域接地端VSS_LV，所述第二反相器I2的输出端连接第四NMOS管M4的栅极，所述第四NMOS管M4的源极连接低压域接地端VSS_LV，所述第四NMOS管M4的漏极通过第一节点N1连接所述第二NMOS管M2的源极，所述第一节点N1通过第一电容C1连接低压域接地端VSS_LV，所述第一反相器I1的输出端连接第三NMOS管M3的栅极，所述第三NMOS管M3的源极连接低压域接地端VSS_LV，所述第三NMOS管M3的漏极通过第二节点N2连接所述第一NMOS管M1的源极，所述第二节点N2通过第二电容C2连接低压域接地端VSS_LV。
如图1至图2所示，VDD_LV和VSS_LV为低压域电源地，VDD_HV和VSS_HV为高压域电源地，此电路将低压域的逻辑输入信号IN转换为高压域的逻辑输出信号OUT。M1，M2为高压器件。M3，M4为低压器件。输入信号IN发生逻辑变换的时候，将对N1或N2节点充电，直到M2或M1截止关闭，此时会对N3或N4节点放电，当M2或M1截止后，R1或R2再对N3或N4节点充电，因此在N3或N4节点产生向下的脉冲，并改变I3和I4组成的RS锁存器的状态，最终产生与输入信号逻辑一致的输出信号OUT。基于同样的技术构思，此电路结构也可衍生出从高压域到低压域的逻辑电平转换电路。
在此指明，以上叙述有助于本领域技术人员理解本发明创造，但并非限制本发明创造的保护范围。任何没有脱离本发明创造实质内容的对以上叙述的等同替换、修饰改进和/或删繁从简而进行的实施，均落入本发明创造的保护范围。

Claims (6)

1.一种从低压域到高圧域的逻辑电平转换电路，其特征在于，包括输入端反相器和输出端反相器，所述输入端反相器的输入端连接低压域逻辑输入信号端，所述输入端反相器的电源接点连接低压域电源电压端，所述输入端反相器的接地点连接低压域接地端，所述输入端反相器的输出端一路连接第二NMOS管的栅极，另一路通过第二反相器连接第一NMOS管的栅极，所述第一NMOS管的漏极连接第四节点，所述第二NMOS管的漏极连接第三节点，所述第三节点通过第一RC并联电路连接高圧域电源电压端，所述第四节点通过第二RC并联电路连接高圧域电源电压端，所述第四节点连接RS锁存器的复位输入端，所述第三节点连接所述RS锁存器的置位输入端，所述RS锁存器的状态输出端通过所述输出端反相器连接高圧域逻辑输出信号端。
2.根据权利要求1所述的从低压域到高圧域的逻辑电平转换电路，其特征在于，所述RS锁存器包括第三与非门电路和第四与非门电路，所述第三与非门电路的第一输入端为所述复位输入端，所述第四与非门电路的第二输入端为所述置位输入端，所述第三与非门电路的第二输入端连接所述第四与非门电路的输出端，所述第四与非门电路的第一输入端连接所述第三与非门电路的输出端，所述第四与非门电路的输出端为所述RS锁存器的状态输出端。
3.根据权利要求2所述的从低压域到高圧域的逻辑电平转换电路，其特征在于，所述第三与非门电路的电源接点和所述第四与非门电路的电源接点均连接高圧域电源电压端，所述第三与非门电路的接地点和所述第四与非门电路的接地点均连接高圧域接地端，所述输出端反相器的电源接点连接高压域电源电压端，所述输出端反相器的接地点连接高压域接地端。
4.根据权利要求3所述的从低压域到高圧域的逻辑电平转换电路，其特征在于，所述高圧域接地端通过第一二极管连接所述第四节点，所述高圧域接地端通过第二二极管连接所述第三节点。
5.根据权利要求1所述的从低压域到高圧域的逻辑电平转换电路，其特征在于，所述第一RC并联电路包括第一电阻和与所述第一电阻并联的第三电容，所述第二RC并联电路包括第二电阻和与所述第二电阻并联的第四电容。
6.根据权利要求1所述的从低压域到高圧域的逻辑电平转换电路，其特征在于，所述第二反相器的电源接点连接低压域电源电压端，所述第二反相器的接地点连接低压域接地端，所述第二反相器的输出端连接第四NMOS管的栅极，所述第四NMOS管的源极连接低压域接地端，所述第四NMOS管的漏极通过第一节点连接所述第二NMOS管的源极，所述第一节点通过第一电容连接低压域接地端，所述输入端反相器的输出端连接第三NMOS管的栅极，所述第三NMOS管的源极连接低压域接地端，所述第三NMOS管的漏极通过第二节点连接所述第一NMOS管的源极，所述第二节点通过第二电容连接低压域接地端。
CN201911152119.XA 2019-11-22 2019-11-22 一种从低压域到高圧域的逻辑电平转换电路 Active CN112838854B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911152119.XA CN112838854B (zh) 2019-11-22 2019-11-22 一种从低压域到高圧域的逻辑电平转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911152119.XA CN112838854B (zh) 2019-11-22 2019-11-22 一种从低压域到高圧域的逻辑电平转换电路

Publications (2)

Publication Number Publication Date
CN112838854A CN112838854A (zh) 2021-05-25
CN112838854B true CN112838854B (zh) 2022-10-21

Family

ID=75921477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911152119.XA Active CN112838854B (zh) 2019-11-22 2019-11-22 一种从低压域到高圧域的逻辑电平转换电路

Country Status (1)

Country Link
CN (1) CN112838854B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818278A (en) * 1996-09-06 1998-10-06 Mitsubishi Denki Kabushiki Kaisha Level shift circuit
CN104901681A (zh) * 2015-06-12 2015-09-09 长沙景嘉微电子股份有限公司 一种vdd耐压cmos的2vdd电平转换电路
US9806698B1 (en) * 2016-12-13 2017-10-31 Dialog Semiconductor (Uk) Limited Circuit and method for a zero static current level shifter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545173B2 (en) * 2005-12-23 2009-06-09 Linear Technology Corporation Level shift delay equalization circuit and methodology
TWI446713B (zh) * 2011-03-11 2014-07-21 Richtek Technology Corp 改良抗雜訊的浮接閘驅動器電路結構及其方法
CN103856205B (zh) * 2012-12-05 2016-04-20 艾尔瓦特集成电路科技（天津）有限公司 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818278A (en) * 1996-09-06 1998-10-06 Mitsubishi Denki Kabushiki Kaisha Level shift circuit
CN104901681A (zh) * 2015-06-12 2015-09-09 长沙景嘉微电子股份有限公司 一种vdd耐压cmos的2vdd电平转换电路
US9806698B1 (en) * 2016-12-13 2017-10-31 Dialog Semiconductor (Uk) Limited Circuit and method for a zero static current level shifter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
快速数字电平转换电路IP核设计;邹雪城等;《华中科技大学学报(自然科学版)》;20070715(第07期);全文 *

Also Published As

Publication number Publication date
CN112838854A (zh) 2021-05-25

Similar Documents

Publication Publication Date Title
CN102170118B (zh) 一种电源箝位esd保护电路
Sawada et al. An on-chip high-voltage generator circuit for EEPROMs with a power supply voltage below 2 V
US8879222B2 (en) Trigger circuit and method of using same
Larsen et al. High-voltage pulse-triggered SR latch level-shifter design considerations
CN102437836B (zh) 一种低功耗脉冲型d触发器
CN103187869B (zh) 负电荷泵电路和相关方法
CN104362606B (zh) 用于集成电路的静电放电电源钳制电路及其控制方法
CN102255304B (zh) Esd电源箝位电路
JP2014132717A (ja) 静電気放電保護回路及び半導体回路装置
CN110994574B (zh) 耐高压的电源钳位电路
Lutz et al. A 50V, 1.45 ns, 4.1 pJ high-speed low-power level shifter for high-voltage DCDC converters
Romli et al. Design of a low power dissipation and low input voltage range level shifter in CEDEC 0.18-µm CMOS process
US9397557B2 (en) Charge pump with wide operating range
Rana et al. Stress relaxed multiple output high-voltage level shifter
US9385718B1 (en) Input-output buffer circuit with a gate bias generator
CN112838854B (zh) 一种从低压域到高圧域的逻辑电平转换电路
CN104901681A (zh) 一种vdd耐压cmos的2vdd电平转换电路
CN107786195B (zh) 一种利用低压器件实现耐高压的高速io电路
CN103825599B (zh) 电平转换电路
CN104332976A (zh) 集成电路高压兼容静电放电的电源钳制电路
US7834657B1 (en) Inverter circuit with compensation for threshold voltage variations
CN113285706A (zh) 一种电压电平转换电路
CN110391809A (zh) 堆叠晶体管电路的应力降低
CN113258920B (zh) 一种信号电平转换电路
JPWO2018193724A1 (ja) 出力回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant