CN104332976A - 集成电路高压兼容静电放电的电源钳制电路 - Google Patents
集成电路高压兼容静电放电的电源钳制电路 Download PDFInfo
- Publication number
- CN104332976A CN104332976A CN201410663954.0A CN201410663954A CN104332976A CN 104332976 A CN104332976 A CN 104332976A CN 201410663954 A CN201410663954 A CN 201410663954A CN 104332976 A CN104332976 A CN 104332976A
- Authority
- CN
- China
- Prior art keywords
- nmos pass
- diode
- pass transistor
- inverter
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明公开了集成电路高压兼容静电放电的电源钳制电路,采用PMOS晶体管、NMOS晶体管、电阻与二极管相结合的设计电路,在能够有效的释放静电放电(ESD)电流的同时,避免了使用比较大的电阻和电容而带来的浪费芯片面积的问题。本发明通过使用薄栅低压NMOS晶体管作为电容器,代替了传统的电容器,大大减小了设计版面,节约了芯片面积,在电路中应用二极管,使电路适应2.5V的电源电压,保证薄栅低压NMOS晶体管作为电容器使用时充、放电通路顺畅,确保能够有效的泄放静电放电(ESD)电流。
Description
技术领域
本发明涉及一种电源钳制电路,尤其是一种用于集成电路高压兼容静电放电的电源钳制电路。
背景技术
目前,一般的RC触发的电源钳制电路,为了能够有效的泄放静电放电(ESD)电流,RC时间常数需要设计为0.5us-1us,如此大的RC时间常数需要比较大的电容和电阻,所以在集成电路版图设计时,电阻和电容需要比较大版图面积,造成了芯片面积的浪费。
发明内容
为了解决上述技术问题,本发明提供了用于集成电路高压兼容静电放电的电源钳制电路,通过在电路中设置由NOMS晶体管和PMOS晶体管组成的反相器、BigFET晶体管、NMOS晶体管、二极管以及电阻,解决了现有技术中存在的浪费芯片面积的技术问题。
为了实现上述目的,本发明采用的技术方案是:用于集成电路高压兼容静电放电的电源钳制电路,包括有二极管、电阻、PMOS晶体管、NMOS晶体管以及由PMOS晶体管与NMOS晶体管组成的反相器,其特征在于:
电阻 的一端连接在电源上,另一端连接在二极管的阳极,二极管的阴极连接在二极管的阳极,二极管的阴极连接在二极管的阳极,二极管的阴极连接在二极管的阳极,NMOS晶体管的栅极连接在二极管阴极上,NMOS晶体管的漏极与源极接地;
PMOS晶体管与NMOS晶体管组成反相器,PMOS晶体管与NMOS晶体管组成反相器,PMOS晶体管与NMOS晶体管组成反相器,PMOS晶体管、PMOS晶体管与PMOS晶体管的漏极连接电源,NMOS晶体管、NMOS晶体管与NMOS晶体管的源极接地,反相器输入端接二极管的阳极,反相器输出端连接反相器的输入端,反相器的输出端连接反相器的输入端;
NMOS晶体管的栅极连接反相器的输出端,漏极连接电源,源极接地;
电阻的一端连接NMOS晶体管的栅极,另一端接地。
NMOS晶体管为BigFET晶体管。
本发明的有益效果在于:本发明采用上述结构,通过使用NMOS晶体管作为电容器,代替了传统的电容器,大大减小了设计版面,节约了芯片面积,在电路中应用二极管,使电路适应2.5V的电源电压,保证NMOS晶体管作为电容器使用时充、放电通路顺畅,确保能够有效的泄放静电放电(ESD)电流。
附图说明
图1:为本发明的结构示意图。
图2:为本发明的使用效果仿真图。
具体实施方式
下面结合附图对本发明作详细描述。
如图1所示的用于集成电路高压兼容静电放电的电源钳制电路,包括有二极管、电阻、PMOS晶体管、NMOS晶体管以及由PMOS晶体管与NMOS晶体管组成的反相器,其特征在于:
电阻4的一端连接在电源上,另一端连接在二极管2的阳极,二极管2的阴极连接在二极管3的阳极,二极管3的阴极连接在二极管1的阳极,二极管1的阴极连接在二极管2的阳极,NMOS晶体管16的栅极连接在二极管3阴极上,NMOS晶体管16的漏极与源极接地;
PMOS晶体管10与NMOS晶体管5组成反相器13,PMOS晶体管11与NMOS晶体管6组成反相器14,PMOS晶体管12与NMOS晶体管7组成反相器15,PMOS晶体管10、PMOS晶体管11与PMOS晶体管12的漏极连接电源,NMOS晶体管5、NMOS晶体管6与NMOS晶体管7的源极接地,反相器13输入端接二极管2的阳极,反相器13输出端连接反相器14的输入端,反相器14的输出端连接反相器15的输入端;
NMOS晶体管8为BigFET晶体管,其栅极连接反相器15的输出端,漏极连接电源,源极接地;
电阻9的一端连接NMOS晶体管8的栅极,另一端接地。
静电放电(ESD)脉冲施加在VDD和GND之间,反相器13输入端为低电压,反相器13的输出端为高电压,反相器14的输出端为低电压,NMOS晶体管8栅节点为高电压,NMOS晶体管8开启导通ESD电流。
本发明的RC触发电路采用1.2V栅氧的NMOS晶体管16作为电容器使用,其氧化层比较薄,单位面积电容比较大,电路中的其他MOS管采用2.5V栅氧化层MOS管,以适应2.5V的电源电压。RC触发电路串联的二极管2和二极管3用于提高RC触发电路的耐受电压,使电路可以做到2.5V高压兼容,以适应2.5V的电源电压,同时可以保持NMOS晶体管16作为电容器使用时充电通路顺畅。二极管1用于保持NMOS晶体管16作为电容器使用时放电通路顺畅。采用此设计,RC 时间常数仍然需要0.5us-1us,但是电容面积可以大大减小,从而大大减小芯片面积。
如图2所示,采用Cadence spectre仿真所得的HBM1.3A脉冲下各个节点的电压和电流情况。在HBM脉冲下,从仿真结果可以发现,NMOS晶体管8栅节点泄放的静电放电(ESD)电流从1.25A开始随着平稳下降,到达750us之后电流为趋于平缓,近乎为0,可以看出,NMOS晶体管8泄放了全部静电放电(ESD)电流。
Claims (2)
1.集成电路高压兼容静电放电的电源钳制电路,包括有二极管、电阻、PMOS晶体管、NMOS晶体管以及由PMOS晶体管与NMOS晶体管组成的反相器,其特征在于:
电阻 (4)的一端连接在电源上,另一端连接在二极管(2)的阳极,二极管(2)的阴极连接在二极管(3)的阳极,二极管(3)的阴极连接在二极管(1)的阳极,二极管(1)的阴极连接在二极管(2)的阳极,NMOS晶体管(16)的栅极连接在二极管(3)阴极上,NMOS晶体管(16)的漏极与源极接地;
PMOS晶体管(10)与NMOS晶体管(5)组成反相器(13),PMOS晶体管(11)与NMOS晶体管(6)组成反相器(14),PMOS晶体管(12)与NMOS晶体管(7)组成反相器(15),PMOS晶体管(10)、PMOS晶体管(11)与PMOS晶体管(12)的漏极连接电源,NMOS晶体管(5)、NMOS晶体管(6)与NMOS晶体管(7)的源极接地,反相器(13)输入端接二极管(2)的阳极,反相器(13)输出端连接反相器(14)的输入端,反相器(14)的输出端连接反相器(15)的输入端;
NMOS晶体管(8)的栅极连接反相器(15)的输出端,漏极连接电源,源极接地;
电阻(9)的一端连接NMOS晶体管(8)的栅极,另一端接地。
2.根据权利要求1所述的集成电路高压兼容静电放电的电源钳制电路,其特征在于:所述的NMOS晶体管(8)为BigFET晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410663954.0A CN104332976B (zh) | 2014-11-20 | 2014-11-20 | 集成电路高压兼容静电放电的电源钳制电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410663954.0A CN104332976B (zh) | 2014-11-20 | 2014-11-20 | 集成电路高压兼容静电放电的电源钳制电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104332976A true CN104332976A (zh) | 2015-02-04 |
CN104332976B CN104332976B (zh) | 2017-05-17 |
Family
ID=52407653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410663954.0A Active CN104332976B (zh) | 2014-11-20 | 2014-11-20 | 集成电路高压兼容静电放电的电源钳制电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104332976B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108075460A (zh) * | 2016-11-15 | 2018-05-25 | 恩智浦有限公司 | 具有反馈控制的浪涌保护电路 |
CN110518561A (zh) * | 2019-07-26 | 2019-11-29 | 北京大学 | 一种电源钳位esd保护电路及集成电路结构 |
CN114242715A (zh) * | 2021-12-01 | 2022-03-25 | 杭州傲芯科技有限公司 | 一种双向静电放电保护模块 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030043523A1 (en) * | 2001-09-06 | 2003-03-06 | Kei-Kang Hung | Effective gate-driven or gate-coupled ESD protection circuit |
CN101442869A (zh) * | 2007-11-23 | 2009-05-27 | 上海华虹Nec电子有限公司 | 动态侦测静电保护电路 |
CN103107528A (zh) * | 2012-12-26 | 2013-05-15 | 北京大学 | 一种电源钳位静电放电保护电路 |
CN103219720A (zh) * | 2012-08-29 | 2013-07-24 | 晶焱科技股份有限公司 | 电源箝制静电放电防护电路 |
CN103515944A (zh) * | 2013-10-14 | 2014-01-15 | 辽宁大学 | 采用双通道技术的用于电源和地之间ESD保护的Power Clamp |
-
2014
- 2014-11-20 CN CN201410663954.0A patent/CN104332976B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030043523A1 (en) * | 2001-09-06 | 2003-03-06 | Kei-Kang Hung | Effective gate-driven or gate-coupled ESD protection circuit |
CN101442869A (zh) * | 2007-11-23 | 2009-05-27 | 上海华虹Nec电子有限公司 | 动态侦测静电保护电路 |
CN103219720A (zh) * | 2012-08-29 | 2013-07-24 | 晶焱科技股份有限公司 | 电源箝制静电放电防护电路 |
CN103107528A (zh) * | 2012-12-26 | 2013-05-15 | 北京大学 | 一种电源钳位静电放电保护电路 |
CN103515944A (zh) * | 2013-10-14 | 2014-01-15 | 辽宁大学 | 采用双通道技术的用于电源和地之间ESD保护的Power Clamp |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108075460A (zh) * | 2016-11-15 | 2018-05-25 | 恩智浦有限公司 | 具有反馈控制的浪涌保护电路 |
CN110518561A (zh) * | 2019-07-26 | 2019-11-29 | 北京大学 | 一种电源钳位esd保护电路及集成电路结构 |
WO2021018040A1 (zh) * | 2019-07-26 | 2021-02-04 | 北京大学 | 一种电源钳位esd保护电路及集成电路结构 |
CN114242715A (zh) * | 2021-12-01 | 2022-03-25 | 杭州傲芯科技有限公司 | 一种双向静电放电保护模块 |
Also Published As
Publication number | Publication date |
---|---|
CN104332976B (zh) | 2017-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5955924B2 (ja) | 静電放電保護回路 | |
US9876003B2 (en) | Electrostatic discharge protection circuit and configuration method | |
TWI668834B (zh) | 靜電放電保護電路 | |
CN104362606B (zh) | 用于集成电路的静电放电电源钳制电路及其控制方法 | |
US8373956B2 (en) | Low leakage electrostatic discharge protection circuit | |
US9263884B2 (en) | Electrostatic protection circuit | |
US20160149403A1 (en) | Electrostatic protection circuit and semiconductor integrated circuit apparatus | |
JP2014132717A (ja) | 静電気放電保護回路及び半導体回路装置 | |
TWI415246B (zh) | 一種切換式調整器之靜電放電保護電路 | |
CN101060754A (zh) | 具有反馈技术的静电放电防护电路 | |
CN110994574B (zh) | 耐高压的电源钳位电路 | |
CN103151350B (zh) | 集成电路电源轨抗静电保护的触发电路结构 | |
WO2016088482A1 (ja) | 半導体集積回路 | |
US8059376B2 (en) | ESD clamp for high voltage operation | |
CN107894933B (zh) | 支持冷备份应用的cmos输出缓冲电路 | |
TW201203509A (en) | Semiconductor integrated circuit device | |
CN104332976A (zh) | 集成电路高压兼容静电放电的电源钳制电路 | |
JP2015103689A (ja) | 静電保護回路 | |
US9166585B2 (en) | Low power inverter circuit | |
CN102723702A (zh) | 一种用于片上静电释放保护的双反馈的电源钳位 | |
JP2016035958A (ja) | 保護素子、保護回路及び半導体集積回路 | |
CN204180038U (zh) | 用于集成电路的静电放电触发电路 | |
CN107579064A (zh) | 一种堆叠式静电放电保护电路 | |
CN204651318U (zh) | 一种新型esd保护电路 | |
CN107786195B (zh) | 一种利用低压器件实现耐高压的高速io电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |