CN108075460A

CN108075460A - 具有反馈控制的浪涌保护电路

Info

Publication number: CN108075460A
Application number: CN201611009766.1A
Authority: CN
Inventors: 唐圣兰; 卿健; 段新东
Original assignee: NXP BV
Current assignee: NXP BV
Priority date: 2016-11-15
Filing date: 2016-11-15
Publication date: 2018-05-25
Anticipated expiration: 2036-11-15
Also published as: US20180138696A1; CN108075460B; US10693292B2

Abstract

本公开涉及具有反馈控制的浪涌保护电路。浪涌保护电路包括DC触发电路和连接到DC触发电路的浪涌保护装置，其中当发生浪涌脉冲时，DC触发电路生成触发信号，并且浪涌保护装置响应于触发信号生成作为浪涌保护电路的输出电压的钳位电压，并且将浪涌电流传导到地。反馈电路设在浪涌保护装置和DC触发电路之间。反馈电路使钳位电压降低以使得它不超过浪涌保护装置的故障电压。

Description

具有反馈控制的浪涌保护电路

技术领域

本发明涉及保护电路，并且更具体地，涉及片上浪涌保护电路。

背景技术

电流和电压尖峰(spike)(即，能量尖峰)会损坏电子电路。能量尖峰在电气电路中的电压(电压尖峰)、电流(电流尖峰)或传输的能量(能量尖峰)中很快、短持续时间内电瞬变。这种尖峰可能由例如静电放电(ESD)事件引起。通常持续大约50uSec的不间断电压增加称为“电压浪涌”而不是尖峰。由于电压尖峰和浪涌会损坏敏感电子器件，所以许多电路包括ESD和浪涌保护电路系统。

图1是常规ESD保护电路10的示意性电路图，其包括AC触发电路12和ESD保护装置14。AC触发电路12包括第一电阻器和第二电阻器R1和R2、电容器C1和P型晶体管MP1，而ESD保护装置14包括大的N型晶体管MN1。当发生ESD脉冲时，电流对电容器C1充电，从而使晶体管MP1导通。接着晶体管MP1和电阻器R2使晶体管MN1偏置，并且然后晶体管MN1将ESD生成的电流传导到地。

然而，ESD保护装置14仅仅在非常短的时间(数百纳秒或更少)内有效，这可能比浪涌事件的时间段小得多，浪涌事件通常具有大约50μs或更长的脉冲持续时间。因此，常规ESD保护电路10不能充分处理浪涌事件。

因此，具有还可以防护浪涌事件的ESD保护电路将是有利的。

发明内容

本发明提供了浪涌保护电路。浪涌保护电路包括DC触发电路和耦接到DC触发电路的浪涌保护装置，DC触发电路当发生浪涌脉冲时生成触发信号，并且浪涌保护装置响应于触发信号生成钳位电压并将浪涌电流传导到地。反馈电路连接在浪涌保护装置和DC触发电路之间。反馈电路使钳位电压降低以使得其不超过浪涌保护装置的故障电压。

附图说明

通过示例的方式示出本发明，并且本发明不限于附图中示出的实施例，在附图中相同的附图标记指示相同的元件。为了简单和清楚来示出附图中的元件，并且附图中的元件不一定按比例绘制。

图1是常规ESD保护电路的示意性电路图；

图2是浪涌保护电路的示意性电路图；

图3是根据本发明的实施例的片上浪涌保护电路的示意性框图；

图4是图3的浪涌保护电路的实施例的示意性电路图；

图5是图4所示的浪涌保护电路的更详细的示意性电路图；

图6A和6B分别是针对标准浪涌电压以及针对图2的电路的Vsurge随时间的图示；以及

图7A和7B分别是针对标准浪涌电压以及针对图5的电路的Vsurge随时间的图示。

具体实施方式

图2是浪涌保护电路20的示意性电路图。浪涌保护电路20包括DC触发电路22和浪涌保护装置24。DC触发电路22包括第一电阻器和第二电阻器R1和R2、P型晶体管MP1和DC参考26。浪涌保护电路20还包括AC触发电路，与图1的AC触发电路12类似，AC触发电路包括第一电阻器和第二电阻器R1和R2、第一电容器C1以及P型晶体管MP1。

如图2所示，第一电阻器R1和第一电容器C1串联连接在节点Vsurge和地之间。晶体管MP1和第二电阻器R2彼此串联连接并且与第一电阻器R1和第一电容器C1并联连接。DC参考26连接在第一节点N1和地之间。第一节点N1是第一电阻器R1和第一电容器C1之间以及第一电阻器R1与晶体管MP1的栅极之间的点。浪涌保护装置24包括N型晶体管MN1，并且使其栅极连接到第二节点N2，使其源极接地，以及使其漏极接收浪涌电压。第二节点N2位于晶体管MP1的漏极和第二电阻器R2之间的点处。DC参考26可以包括各种元件，只要这些元件可以显示在特定电压电平处电流的突然增大。例如，DC电压检测电路26可以包括一个或多个二极管和晶体管。二极管可以包括正向二极管、结二极管、齐纳二极管等，并且晶体管可以包括NMOS晶体管、PMOS晶体管、双极型晶体管、扩展漏极晶体管等。

DC参考26检测浪涌事件的DC电压，并且利用DC触发电路22生成用于晶体管MP1的Vgs，使得MN1被MP1和R2触发。AC触发电路针对ESD事件触发浪涌保护装置24。此处，ESD事件包括HBM(人体模型)和按照IEC(国际电工委员会)标准(即，IEC 61000-4)的IEC事件。晶体管MP1放大触发信号(AC和DC两者)，这减小了针对不同浪涌电流的浪涌电压(Vsurge)钳位电平的差异。晶体管MP1和第二电阻器R2充当放大电路，其用于当发生ESD脉冲时触发浪涌保护装置24以将ESD和浪涌电流传导到地，并生成钳位电压(Vclamp)。

由于浪涌保护电路20包括DC触发电路22和AC触发电路两者，因此浪涌保护电路20可以既提供浪涌电流保护又提供ESD保护。

图3是根据本发明的实施例的浪涌保护电路30的示意性框图。浪涌保护电路20包括AC触发电路32、DC触发电路34、浪涌保护装置36和连接在浪涌保护装置36与DC触发电路34之间的反馈电路38。DC触发电路34还连接到参考电压发生器并接收参考电压(Vref)，这将关于图5进行更详细地讨论。

当发生浪涌脉冲或ESD事件时，AC和DC触发电路32和34生成触发信号。浪涌保护装置36耦接到AC触发电路和DC触发电路32和34，并且响应于触发信号生成钳位电压并将浪涌电流传导到地。反馈电路38连接在浪涌保护装置36与AC触发电路和DC触发电路32和34之间。反馈电路38使钳位电压降低以使得钳位电压不超过故障电压。在这种情况下，故障电压是N型晶体管MN1的击穿电压。例如，在一个实施例中，MN1具有7.5V的击穿电压，而钳位电压为6.5V。

图4是根据本发明的当前优选实施例的浪涌保护电路30的示意性电路图。浪涌保护电路30包括AC触发电路32、DC触发电路34、浪涌保护装置36和反馈电路38。在该实施例中，与AC触发电路12(图1)类似，AC触发电路32包括第一电阻器和第二电阻器R1和R2、第一电容器C1以及P型晶体管MP1。与DC触发电路22(图2)类似，DC触发电路34包括第一电阻器和第二电阻器R1和R2、P型晶体管MP1以及DC参考26。由于已经在以上参考图2讨论了这些电路元件以及它们连接的方式，因此在此将不再重复。

如以上参考图3讨论的，虽然浪涌保护电路30与浪涌保护电路20类似，但是一个不同在于DC触发电路34连接到电压参考发生器，并且从电压参考发生器接收参考电压(Vref)。将DC触发电路34连接到电压发生器改善了钳位电压(Vclamp)的精确度。参考电压发生器电路对本领域技术人员而言是众所周知的，因此，不需要为了完整理解本发明的详细描述和附图。例如，参考电压发生器可以包括一对双极型晶体管，使它们的基极和集电极连接到地并且它们的发射极连接到电流镜，并且参考电压设在连接到双极型晶体管中一个的发射极的电阻器与电流镜之间的节点处。电压发生器还可以包括比率调整电路以设置参考电压的电平。

反馈电路38连接在第二电阻器R2和DC参考26之间，并且如之前讨论的，反馈电路38用于将浪涌电压钳位在较低电平。

在操作中，在AC或DC触发电路32或34被浪涌电压(Vsurge)触发(导通)后，浪涌保护装置36将浪涌电压钳位在低于浪涌保护装置36的故障电压的电平，其中浪涌电压是高于最大操作电压的电压。反馈电路38还使钳位电压降低以改善电压顶部空间(head room)，从而使电压顶部空间比故障电压低得多。

更具体地，当AC触发电路32或DC触发电路34响应于浪涌脉冲导通时，MP1导通以生成触发信号。例如，如果DC电压检测电路34检测到浪涌事件的DC电压，那么检测电路34生成MP1的Vgs，这使得MP1导通。DC电压检测电路34可以在浪涌脉冲的长度是导通的。晶体管MP1和电阻器R1触发浪涌保护装置36(MN1)为导通，以使得MN1生成作为浪涌保护电路30的输出电压Vout的钳位电压Vclamp，并且将浪涌电流传导到地。晶体管MN1保持导通直到浪涌事件结束。

图5是根据本发明的另一个优选实施例的电压浪涌保护电路40的示意性电路图。浪涌保护电路40包括AC触发电路、DC触发电路、浪涌保护装置36以及反馈电路38。在该实施例中，AC触发电路与图1所示的AC触发电路12类似，并且包括第一电阻器R1、第一电容器C1、第一P型晶体管MP1以及两个第二电阻器R2_1和R2_2。两个第二电阻器R2_1和R2_2串联连接在第一P型晶体管MP1的漏极和地之间。DC触发电路与图2所示的DC触发电路22类似，并且包括第一电阻器R1、两个第二电阻器R2_1和R2_2、P型晶体管MP1以及DC参考26。

DC参考电路26包括正向二极管D1，正向二极管D1具有连接到第一节点N1的输入和连接到第二P型晶体管MP2的源极的输出。第二P型晶体管MP2具有连接到地的漏极和接收参考电压(Vref)的栅极。反馈电路38包括第三P型晶体管MP3和第二N型晶体管MN2。第三P型晶体管MP3具有连接到第一节点N1的源极、连接到第二P型晶体管MP2的栅极的栅极以及连接到第二N型晶体管MN2的漏极的漏极。第二N型晶体管MN2具有连接到地的源极和连接到两个第二电阻器R2_1和R2_2之间的节点的栅极。

在该实施例中，R1、D1、MP1和MP2检测浪涌电压。当浪涌电压高于MP1的阈值、D1两端的电压、MP2的阈值以及参考电压(Vref)的总和时，分支R1、D1和MP1为MP1提供偏置，这使得MP1导通，接着使得MN1导通从而使得浪涌电流旁路并钳位浪涌电压。同时，MN2导通，那么MP3导通以使得钳位电压降低。

该结构的优势在于使用精确的参考电压(Vref)，钳位电压更精确并且存在更少的PVT(处理、电压、温度)变化。此外，通过反馈电路38，钳位电压低于故障电压。对于浪涌保护电路40，触发电压可以计算为

V_trigger＝Vref+V_{SG_MP2}+V_D1+V_{SG_MP1} (1)

并且浪涌事件期间的钳位电压可以计算为：

V_clamp＝Vref+V_{SG_MP3}+V_{SG_MP1} (2)

图6A和6B是示出根据IEC61000-4-5的开路模式中的理想浪涌脉冲(图6A)和由图2所示的浪涌保护电路20进行钳位的浪涌波形(图6B)的图示。如可以在图6A中看到的，在时间段T1期间，存在电压浪涌，并且在时间T1的结束处，浪涌电压到达峰值(单位值1.0)。浪涌一直持续到时间段T2的结束，在时间段T2的结束处浪涌电压降低到预定值(例如，单位值0.5)以下。从图6B，当浪涌电压到达预定触发电压(单位值0.5)时，电路20触发浪涌保护装置MN1，其中电压在浪涌的持续时间(T1+T2)被钳位，并且然后电压降到预定值以下。在电路20中，钳位电压等于触发电压。

图7A和7B是示出根据IEC61000-4-5的开路模式中的理想浪涌脉冲(图7A)和被图5所示的浪涌保护电路40进行钳位的浪涌波形(图7B)的图示。图7A所示的波形与图6A的波形相同，但是再次示出以与图7B中示出的波形进行并排比较。

从图7B，当浪涌电压到达预定触发电压(在该情况中，单位值0.5)时，电路40触发浪涌保护装置MN1。然而，并不是将电压钳位在触发电压处，电路40将电压钳位在更低电压值处。触发电压由参考电压电平(Vref)和DC触发分支中的其它装置确定。钳位电压低于触发电压，并且由反馈电路38来确定。电路40将浪涌脉冲钳位在比触发电压更安全的电压处。注意，当浪涌电压接近触发电压时，电压轻微增大。这是因为在浪涌事件结束处，随着浪涌能量减小，通过晶体管MP1的电流也减小，并且然后第二电阻器R2_2两端的电压减小直到晶体管MN2关断，从而触发分支(MP2和D1)占优，使得钳位电压上升到触发电压。

在以上的示例性实施例中，AC触发电路不限于仅具有一个放大级(MP1、R2)，并且它可以包括用于触发浪涌保护装置36(MN1)的多个放大级。此外，DC触发电路和AC触发电路两者都可以使用相同或不同的放大电路。

N型晶体管MN1可以是M型MOS装置或NPN装置。还可以将P型晶体管(诸如MOS装置或PNP装置)使用作为浪涌保护装置36。然而，由于P型MOS装置的更低迁移率/更高电阻，利用P型MOS装置作为浪涌保护装置36的实现方式通常较不可取。

本发明的浪涌保护电路可以处理移动应用中从数十伏到大于一百伏的浪涌。对于高电压应用，扩展漏极NMOST装置可以用作电流传导单元。此外，本发明的浪涌保护电路可以容易地与电源管理集成电路(PMIC)、连接器IC、负载开关以及其它接口芯片集成。此外，由于本发明的浪涌保护电路包括AC触发电路，因此它还可以处理ESD事件。

在前面的说明书中，已经参考本发明的实施例的具体示例描述了本发明。然而，显而易见的是，在不脱离所附权利要求阐述的本发明的宽泛精神和范围的情况下，可以对其作出各种修改和改变。

在权利要求中，词“包括”、“包含”和“具有”并不排除存在权利要求中所列出的元件或步骤以外的其它元件或步骤。如本文中使用的，术语“一”或“一个”定义为一个或多于一个。此外，权利要求中诸如“至少一个”和“一个或多个”的介绍性短语的使用不应解释为暗示由不定冠词“一”或“一个”介绍的另一个权利要求元件将包括这样介绍的权利要求元件的任何具体权利要求限制为仅包含一个这样元件的发明，即使相同的权利要求包括介绍性短语“一个或多个”或“至少一个”以及不定冠词诸如“一”或“一个”。这些对定冠词的使用也适用。除非另有称述，否则诸如“第一”和“第二”的术语用于任意地区分用这种术语描述的元件。因此，这些术语不一定意在指示这些元件的时间上或其它优先顺序。在相互不同的权利要求中记载了某些测量的事实并不指示这些测量的组合不能用于优势。

Claims

1.一种浪涌保护电路，包括：

DC触发电路，所述DC触发电路连接在浪涌电压节点和地之间，其中当发生浪涌脉冲时，所述DC触发电路生成触发信号；

浪涌保护装置，所述浪涌保护装置耦接在所述浪涌电压节点和地之间，并且耦接到所述DC触发电路以接收所述触发信号，其中所述浪涌保护装置响应于所述触发信号生成钳位电压，并将浪涌电流传导到地；以及

反馈电路，所述反馈电路连接在所述浪涌保护装置和所述DC触发电路之间，其中所述反馈电路使由所述浪涌保护装置生成的所述钳位电压降低。

2.根据权利要求1所述的浪涌保护电路，其中所述浪涌保护装置包括第一晶体管(MN1)，所述第一晶体管(MN1)具有连接到所述DC触发电路以接收所述触发信号的栅极，并且其中所述反馈电路使所述钳位电压降低以使得所述钳位电压不超过所述晶体管的故障电压。

3.根据权利要求2所述的浪涌保护装置，其中所述DC触发电路包括：

第一电阻器，所述第一电阻器具有连接到所述浪涌电压节点的第一端子；

DC参考，所述DC参考连接在所述第一电阻器的第二端子与地之间；

第二晶体管(MP1)，所述第二晶体管(MP1)连接在所述浪涌电压节点和地之间，并且具有连接到位于所述第一电阻器和所述DC参考之间的第一节点的栅极；以及

第二电阻器，所述第二电阻器连接在所述第二晶体管和地之间，其中在位于所述第二晶体管和所述第二电阻器之间的第二节点处生成所述触发信号，并且其中所述反馈电路连接在所述第二电阻器和所述DC参考之间。

4.根据权利要求3所述的浪涌保护电路，其中所述DC参考连接到参考电压发生器以从所述参考电压发生器接收参考电压。

5.根据权利要求4所述的浪涌保护电路，其中所述第二电阻器包括串联连接在所述第二节点和地之间的一对电阻器，并且所述反馈电路包括：

第三晶体管(MN2)，所述第三晶体管(MN2)具有连接到所述一对电阻器之间的节点的栅极；以及

第四晶体管(MP3)，所述第四晶体管(MP3)连接在所述第二晶体管和所述第一节点之间，并且具有连接到所述DC参考的栅极。

6.根据权利要求5所述的浪涌保护电路，其中所述DC参考包括：

二极管，所述二极管具有连接到所述第一节点的输入；以及

第五晶体管(MP2)，所述第五晶体管(MP2)连接在所述二极管的输出和地之间，并且具有连接到所述第四晶体管(MP3)的栅极并连接到所述参考电压发生器的栅极。

7.根据权利要求4所述的浪涌保护电路，还包括：

AC触发电路，所述AC触发电路连接到所述DC触发电路，其中所述AC触发电路包括所述第一电阻器和所述第二电阻器、所述第一晶体管以及电容器，其中所述电容器连接在所述第一节点和地之间。

8.一种浪涌保护电路，包括：

DC触发电路，所述DC触发电路连接在浪涌电压节点和地之间，其中所述DC触发电路包括：

DC参考，所述DC参考连接在所述第一电阻器的第二端子和地之间，并且还连接到参考电压发生器以从所述参考电压发生器接收参考电压；

第一晶体管(MP1)，所述第一晶体管(MP1)连接在所述浪涌电压节点和地之间，并且具有连接到位于所述第一电阻器和所述DC参考之间的第一节点的栅极；以及

第二电阻器，所述第二电阻器连接在所述第一晶体管和地之间，其中当发生浪涌脉冲时，DC触发电路在位于所述第一晶体管和所述第二电阻器之间的第二节点处生成触发信号；

AC触发电路，所述AC触发电路连接到所述DC触发电路，其中所述AC触发电路包括所述第一电阻器和所述第二电阻器、所述第一晶体管以及电容器，其中所述电容器连接在所述第一节点和地之间；

浪涌保护装置，所述浪涌保护装置包括耦接在所述浪涌电压节点和地之间的第二晶体管(MN1)，并且所述第二晶体管(MN1)具有耦接到所述DC触发电路以接收所述触发信号的栅极，其中所述浪涌保护装置响应于所述触发信号生成钳位电压，并且将浪涌电流传导到地；以及

反馈电路，所述反馈电路连接在所述第二电阻器和所述DC参考之间，其中所述反馈电路使由所述浪涌保护装置生成的所述钳位电压降低。

9.根据权利要求8所述的浪涌保护电路，其中所述第二电阻器包括串联连接在所述第二节点和地之间的一对电阻器，并且所述反馈电路包括：

第四晶体管(MP3)，所述第四晶体管(MP3)连接在所述第三晶体管和所述第一节点之间，并且具有连接到所述DC参考的栅极。

10.根据权利要求9所述的浪涌保护电路，其中所述DC参考包括：

二极管，所述二极管具有连接到所述第一节点的输入；和

第五晶体管(MP2)，所述第五晶体管(MP2)连接在所述二极管的输出和地之间，并且具有连接到所述第四晶体管的栅极并连接到所述参考电压发生器的栅极。