TWI710193B - 用於靜電保護電路的控制電路 - Google Patents
用於靜電保護電路的控制電路 Download PDFInfo
- Publication number
- TWI710193B TWI710193B TW108115725A TW108115725A TWI710193B TW I710193 B TWI710193 B TW I710193B TW 108115725 A TW108115725 A TW 108115725A TW 108115725 A TW108115725 A TW 108115725A TW I710193 B TWI710193 B TW I710193B
- Authority
- TW
- Taiwan
- Prior art keywords
- unit
- voltage
- node
- terminal
- control unit
- Prior art date
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本發明揭露一種用於靜電保護電路的控制電路,包括一電阻單元及一電壓控制單元。當第一節點的電壓小於電壓控制單元的一閥值時,電壓控制單元關閉,且將一第一電壓做為一控制訊號輸出至第二節點,以令靜電保護電路不動作;當第一節點的電壓大於或等於電壓控制單元的閥值時,電壓控制單元導通,且一第二電壓做為控制訊號輸出至第二節點,以令靜電保護電路正常運作。
Description
本發明是有關於一種控制電路,特別是用於靜電保護電路的控制電路。
電子裝置內部有時會有靜電放電(electrical static discharge,ESD)事件的發生,而靜電放電事件發生時所產生的突波可能會對電子裝置內部元件造成損害。因此,為了避免靜電放電事件對電子裝置造成的損害,一般會在電子裝置中配置靜電保護電路,以提供靜電放電事件發生所產生的電流一條安全的放電路徑。
本發明一實施例揭露一種用於靜電保護電路的控制電路,包括一電阻單元及一電壓控制單元。電阻單元包括一第一端及一第二端。電阻單元的第一端耦接至一靜電保護電路的一第一節點。電阻單元的第二端耦接至靜電保護電路的一第二節點。電壓控制單元包括一第一端及一第二端。電壓控制單元的第一端耦接至電阻單元的第二端及靜電保護電路的第二節點。電壓控制單元的第二端耦接至一參考電壓。當第一節點的電壓小於電壓控制單元的一閥值時,電壓控制單元關閉,且將一第一電壓做為一
控制訊號輸出至第二節點,以令靜電保護電路不動作;當第一節點的電壓大於或等於電壓控制單元的閥值時,電壓控制單元導通,且一第二電壓做為控制訊號輸出至第二節點,以令靜電保護電路正常運作。
本發明另一實施例揭露一種用於靜電保護電路的控制電路,包括一電阻單元、一電壓控制單元、一反向單元及一輸出單元。電阻單元包括一第一端及一第二端。電阻單元的第一端耦接至一靜電保護電路的一第一節點。電壓控制單元包括一第一端及一第二端。電壓控制單元的第一端耦接至電阻單元的第二端。電壓控制單元的一第二端耦接至一參考電壓。反向單元包括一第一端、一第二端、一第三端及一第四端。反向單元的第一端耦接至電阻單元的第二端。反向單元的第三端耦接至第一節點。反向單元的第四端耦接至參考電壓。輸出單元包括一第一端、一第二端及一第三端。輸出單元的第一端耦接至反向單元的第二端。輸出單元的第二端耦接至第一節點或參考電壓。輸出單元的第三端耦接至靜電保護電路的一第二節點。當第一節點的電壓小於電壓控制單元的一閥值時,電壓控制單元關閉,且一第一電壓做為一控制訊號輸出至第二節點,以令靜電保護電路不動作;當第一節點的電壓大於或等於電壓控制單元的閥值時,電壓控制單元導通,輸出單元關閉,以令靜電保護電路正常運作。
本發明又一實施例揭露一種用於靜電保護電路的控制電路,包括一電阻單元及一電壓控制單元。電阻單元包括一第一端及一第二端。電阻單元的第二端耦接至一參考電壓。電壓控制單元包括
一第一端及一第二端。電壓控制單元的第一端耦接至一靜電保護電路的一第一節點。電壓控制單元的第二端耦接至電阻單元的第一端及靜電保護電路的一第二節點。當第一節點的電壓小於電壓控制單元的一閥值時,電壓控制單元關閉,且將一第一電壓做為一控制訊號輸出至第二節點,以令靜電保護電路不動作;當第一節點的電壓大於或等於電壓控制單元的閥值時,電壓控制單元導通,且一第二電壓做為控制訊號輸出至第二節點,以令靜電保護電路正常運作。
本發明再一實施例揭露一種用於靜電保護電路的控制電路,包括一電阻單元、一電壓控制單元、一反向單元及一輸出單元。電阻單元包括一第一端及一第二端。電阻單元的第二端耦接至一參考電壓。電壓控制單元,包括一第一端及一第二端,該電壓控制單元的第一端耦接至一靜電保護電路的一第一節點,電壓控制單元的第二端耦接至電阻單元的第一端。反向單元包括一第一端、一第二端、一第三端及一第四端。反向單元的第一端耦接至電阻單元的第一端及電壓控制單元的第二端。反向單元的第三端耦接至第一節點。反向單元的第四端耦接至參考電壓。輸出單元包括一第一端、一第二端及一第三端。輸出單元的第一端耦接至反向單元的第二端。輸出單元的第二端耦接至第一節點或參考電壓。輸出單元的第三端耦接至靜電保護電路的一第二節點。當第一節點的電壓小於電壓控制單元的一閥值時,電壓控制單元關閉,且一第一電壓做為一控制訊號輸出至第二節點,以令靜電保護電路不動作;當第一節點的電壓大於或等於電壓控制單元的閥值時,電壓控制單元導通,輸出單元關閉,以令靜電保護電路正常運作。
為了對本發明之上述及其他方面有更佳的瞭解,下文特舉實施例,並配合所附圖式詳細說明如下:
90:靜電保護電路
91:RC單元
93:驅動單元
95:開關單元
R1:電阻器
C1:電容器
20、30、40、50、60、70:控制電路
21、31、41、51、61、71:電阻單元
23、33、43、53、63、73:電壓控制單元
35、55、65、75:反向單元
37、47、57、67、77:輸出單元
231-233、331-333、431-433、531-533、631-633、731-733、351-353、551-553、651-657、751-757、371、571、671、771、M1:電晶體
CTL:控制訊號
第1圖繪示一種靜電保護電路的方塊圖。
第2圖繪示依據本發明一實施例的控制電路的方塊圖。
第3圖繪示依據本發明另一實施例的控制電路的方塊圖。
第4圖繪示繪示依據本發明又一實施例的控制電路的方塊圖。
第5圖繪示繪示依據本發明又一實施例的控制電路的方塊圖。
第6圖繪示繪示依據本發明又一實施例的控制電路的方塊圖。
第7圖繪示繪示依據本發明又一實施例的控制電路的方塊圖。
請參照第1圖,第1圖繪示一種靜電保護電路的方塊圖。靜電保護電路90可設置於一電子裝置,例如記憶體裝置中,用以保護電子裝置的內部元件免於受到靜電放電的損害。靜電保護電路90包括一電阻-電容(RC)單元91、一驅動單元93、一開關單元95以及一閂鎖單元97。RC單元91可包括一電阻器R1以及一電容器C1,其中電阻器R1與電容器C1串聯連接。驅動單元93可包括多個串聯連接的反向器N1~N3。開關單元95可包括一電晶體M1,其中在此例中電晶體M1是NMOS電晶體。閂鎖單元97可有多種實現方式,例如藉由電晶體或反向器來實現。驅動單元93的一第一端耦接至RC單元91的一第二端,驅動單元93的一第二端耦
接至開關單元95的一第二端。閂鎖單元97的一第一端耦接至驅動單元93的第一端,閂鎖單元97的一第二端耦接至驅動單元93的第二端。開關單元95的一第一端耦接至RC單元91的一第一端,開關單元95的一第三端耦接至RC單元91的一第三端。當有靜電放電事件發生而在節點n1產生一突波時,節點n5會在此時變為低電壓準位,節點n4轉為高電壓準位,節點n3轉為低電壓準位,節點n2轉為高電壓準位,使得開關單元95開啟,進而令突波的電流可通過開關單元95洩掉。在靜電放電事件發生時,閂鎖單元97依據節點n2的電壓將節點n5的電壓鎖在低電壓準位的狀態,以令開關單元95保持開啟維持至少RC單元91的一個時間常數的時間。然而,當有其他雜訊(例如非肇因於靜電放電事件,其他雜訊的電流/電壓可能較低,不會造成電子裝置的正常操作)發生在節點n1上時,靜電保護電路90可能會因誤判發生靜電放電事件而開啟開關單元95。於是,本應關閉的開關單元95變成漏電流的路徑,而閂鎖單元97將節點n5的電壓鎖住而使開關單元95維持開啟使得電流不斷地從開關單元95處漏掉。上述問題會影響到電子裝置的功率消耗,使得電子裝置的耗電量增加。為解決上述問題,本發明提出一種控制電路,用於控制靜電保護電路。控制電路可以在靜電保護電路因雜訊誤動作時,送出一控制訊號令靜電保護電路解除漏電流的狀態,且在靜電放電事件發生時,控制電路不會影響靜電保護電路的正常運作。
請參照第2圖,第2圖繪示依據本發明一實施例的用於靜電保護電路的控制電路的方塊圖。控制電路20包括一電阻單元21以及一電壓控制單元23。電阻單元21的一第一端耦接至靜電保護電路90的節點n1,電阻單元21的一第二端耦接至靜電保護電路90的節點n5以及電壓控制單元23的一第一端。電壓控制單元23的一第二端耦接至一參考電壓(例如接地)。電壓控制單元23可包括多個電晶體231~233,其中電晶體231~233串聯連接,且各電晶體231~233皆為PMOS電晶體,且各電晶體231~233採用二極體接法(diode-connected),即閘極(gate)耦接至汲極(drain),也就是說,各電晶體231~233等效於二極體(diode)。接著,說明控制電路20的原理。假設各個電晶體231~233的導通電壓為Vd1、Vd2、Vd3。當節點n1的電壓小於一閥值Vt(其中Vt=Vd1+Vd2+Vd3)時,節點n1的電壓將無法將電晶體231~233全部導通,於是節點p1的電壓會與節點n1的電壓實質相同或接近。在此種情況下從節點p1輸出至節點n5的控制訊號CTL將能夠令節點n5的電壓維持在與節點n1實質相同或接近的準位,進而使得開關單元95維持關閉,避免漏電流的產生。當節點n1的電壓大於或等於閥值Vt時,電壓控制單元23會導通,使得節點p1的電壓被拉低而低於節點n1的電壓。在這種情況下從節點p1輸出至節點n5的控制訊號CTL會令節點n5的電壓低於節點n1的電壓,進而使得開關單元95導通。
簡而言之,節點n1的電壓低於閥值Vt的情況被視為是未發生靜電放電事件的狀況,即靜電保護電路90的開關單元95不需導通;反之節點n1的電壓大於或等於閥值Vt的情況被視為是發生靜電放
電事件的狀況,即靜電保護電路90的開關單元95需導通以令靜電電流能夠被排除。藉由配置電壓控制單元23中串接的電晶體的數量可以決定閥值Vt的值。換言之,當出現在節點n1上雜訊電壓小於閥值Vt,或者出現在節點n1上雜訊電壓大於或等於閥值Vt誤開啟開關單元95,而雜訊結束後節點n1上的電壓小於閥值Vt時,控制電路20可以送出控制訊號CTL至靜電保護電路90,禁能靜電保護電路90,以避免漏電流的產生。而當有靜電放電事件發生時,控制電路20不會影響靜電保護電路正常運作,而能夠將靜電電流排除。
值得一提的是,在另一實施例中,節點p1也可以耦接至節點n3,而不是耦接至節點n5。
請參照第3圖,第3圖繪示依據本發明另一實施例的用於靜電保護電路的控制電路的方塊圖。控制電路30包括一電阻單元31、一電壓控制單元33、一反向單元35以及一輸出單元37。電阻單元31的一第一端耦接至靜電保護電路90的節點n1,電阻單元31的一第二端耦接至電壓控制單元33(電壓控制單元33非3)的一第一端以及反向單元35的一第一端。電壓控制單元33的一第二端耦接至參考電壓(例如接地)。反向單元35的一第二端耦接至輸出單元37的一第一端。反向單元35的一第三端耦接至靜電保護電路90的節點n1以及電阻單元31的第一端。反向單元35的一第四端耦接至參考電壓(例如接地)。輸出單元37的一第二端耦接至靜電保護電路90的節點n1以及電阻單元31的第一端。輸出單元37的一第三端耦接至靜電保護電路90的節點n5(或節點n3)。電壓控制單元33的電路結構與電壓控制單元23相似,故不再贅
述。反向單元35可包括一PMOS電晶體351及一NMOS電晶體353,其中PMOS電晶體351及NMOS電晶體353可採用為人所熟知的連接方式以構成一反向器(invertor)。輸出單元37可包括一PMOS電晶體371,其閘極做為輸出單元37的第一端,源極做為輸出單元37的第二端,汲極做為輸出單元37的第三端。
接著說明控制電路30的原理。假設各個電晶體331~333的導通電壓為Vd1’、Vd2’、Vd3’。當節點n1的電壓小於一閥值Vt’(其中Vt’=Vd1’+Vd2’+Vd3’)時,節點n1的電壓將無法將電晶體331~333全部導通,於是節點p2的電壓會與節點n1的電壓實質相同或接近。於是,反向單元35的PMOS電晶體351會關閉,NMOS電晶體353會導通,而將節點p3的電壓下拉至參考電壓(例如接地電壓),進而使得輸出單元37(即PMOS電晶體371)導通。在此種情況下從節點p4輸出至節點n5(或節點3)的控制訊號CTL將能夠令節點n5(或節點n3)的電壓維持在與節點n1實質相同或接近的準位,進而使得開關單元95維持關閉,避免漏電流的產生。當節點n1的電壓大於或等於閥值Vt’時,電壓控制單元33會導通,使得節點p2的電壓被下拉而低於節點n1的電壓(例如接近於參考電壓的電壓)。反向單元35的PMOS電晶體351會導通,NMOS電晶體353會關閉,而將節點p3的電壓被上拉至與節點n1的電壓相同,進而使得輸出單元37(即PMOS電晶體371)關閉。在這種情況下節點p4將不會輸出控制訊號CTL至節點n5,使得開關單元95可正常因靜電放電事件發生而導通。
請參照第4圖,第4圖繪示依據本發明又一實施例的用於靜電保護電路的控制電路的方塊圖。控制電路40包括一電阻單元41以及一電壓控制單元43。電壓控制單元43的一第一端耦接至靜電保護電路90的節點n1。電阻單元41的一第一端耦接至電壓控制單元43的一第二端以及靜電保護電路90的節點n4(或節點n2)。電阻單元41的一第二端耦接至參考電壓(例如接地)。電壓控制單元43的電路結構與電壓控制單元23類似,故不再贅述。
接著說明控制電路40的原理。假設各個電晶體431~433的導通電壓為Vd1”、Vd2”、Vd3”。當節點n1的電壓小於一閥值Vt”(其中Vt”=Vd1”+Vd2”+Vd3”)時,節點n1的電壓將無法將電晶體431~433全部導通,於是節點p5的電壓會與參考電壓實質相同或接近。在此種情況下從節點p5輸出至節點n4(或節點n2)的控制訊號CTL將能夠令節點n4(或節點n2)的電壓維持在與參考電壓實質相同或接近的準位,進而使得開關單元95維持關閉,避免漏電流的產生。當節點n1的電壓大於或等於閥值Vt”時,電壓控制單元43會導通,使得節點p5的電壓被拉高而與節點n1的電壓接近。在這種情況下從節點p5輸出至節點n4(或節點n2)的控制訊號CTL會令節點n4(或節點n2)的電壓與節點n1的電壓接近,進而使得開關單元95導通。
請參照第5圖,第5圖繪示依據本發明又一實施例的用於靜電保護電路的控制電路的方塊圖。控制電路50包括一電阻單元51、一電壓控制單元53、一反向單元55以及一輸出單元57。在本實施例中,電阻單元51與電壓控制單元53的連接方式與第4圖的實施例類似。反向
單元55的連接方式與第3圖的實施例類似,差別在於反向單元55的一第一端耦接至電阻單元51的第一端及電壓控制單元53的第二端。輸出單元57包括一NMOS電晶體571,其中NMOS電晶體571閘極做為輸出單元57的一第一端耦接至反向單元55的一第二端,NMOS電晶體571汲極做為輸出單元57的一第二端耦接至參考電壓(例如接地),NMOS電晶體571源極做為輸出單元57的一第三端耦接至靜電保護電路90的節點n4或節點n2。
接著說明控制電路50的原理。當節點n1的電壓小於電壓控制單元53的閥值時,節點n1的電壓將無法將電壓控制單元53導通,於是節點p6的電壓會與參考電壓實質相同或接近。於是,反向單元55的PMOS電晶體551會導通,NMOS電晶體353會關閉,而將節點p7的電壓上拉至與節點n1的電壓實質相同或接近,進而使得輸出單元57(即NMOS電晶體571)導通,進而使得節點p8的電壓被下拉至與參考電壓實質相同或接近。在此種情況下節點p8將參考電壓做為控制訊號CTL輸出至節點n4(或n2),使得開關單元95關閉。當節點n1的電壓大於或等於電壓控制單元53的閥值時,電壓控制單元53會導通,使得節點p6的電壓被上拉至與節點n1的電壓接近。反向單元55的PMOS電晶體551會關閉,NMOS電晶體553會導通,而將節點p7的電壓被下拉至與參考電壓實質相同或接近,進而使得輸出單元57(即NMOS電晶體571)關閉。在這種情況下節點p8將不會輸出控制訊號CTL至靜電保護電路90的節點n4(或節點n2)。
請參照第6圖,第6圖繪示依據本發明又一實施例的用於靜電保護電路的控制電路的方塊圖。控制電路60包括一電阻單元61、一電壓控制單元63、一反向單元65以及一輸出單元67。在本實施例中,電阻單元61與電壓控制單元63的連接方式與第2圖的實施例類似。反向單元65包括一第一反向器及一第二反向器,第一反向器包括一PMOS電晶體651及一NMOS電晶體653,第二反向器包括一PMOS電晶體655及一NMOS電晶體657。反向單元65與電阻單元61、電壓控制單元63的連接方式類似於第3圖的實施例。輸出單元67包括一NMOS電晶體671,其中NMOS電晶體671的閘極做為輸出單元67的一第一端耦接至反向單元65的一第二端,NMOS電晶體671的汲極做為輸出單元67的一第二端耦接至參考電壓(例如接地),NMOS電晶體671的源極做為輸出單元67的一第三端耦接至靜電保護電路90的節點n4或節點n2。
接著說明控制電路60的原理。當節點n1的電壓小於電壓控制單元63的閥值時,節點n1的電壓將無法將電壓控制單元63導通,於是節點p9的電壓會與節點n1的電壓實質相同或接近。於是,反向單元65的PMOS電晶體651會關閉,NMOS電晶體653會導通,PMOS電晶體655會導通,NMOS電晶體657會關閉,而將節點p10的電壓上拉至與節點n1的電壓實質相同或接近,進而使得輸出單元67(即NMOS電晶體671)導通,進而使得節點p11的電壓被下拉至與參考電壓實質相同或接近。在此種情況下節點p11將參考電壓做為控制訊號CTL輸出至節點n4(或n2),使得開關單元95關閉。當節點n1的電壓大於或等於電壓控制單元63的閥值時,電壓控制單元63會導通,使得節點p9的電壓被下
拉至與參考電壓接近。反向單元65的PMOS電晶體651會導通,NMOS電晶體653會關閉,PMOS電晶體655會關閉,NMOS電晶體657會導通,而將節點p10的電壓被下拉至與參考電壓實質相同或接近,進而使得輸出單元67(即NMOS電晶體671)關閉。在這種情況下節點p11將不會輸出控制訊號CTL至靜電保護電路90的節點n4(或節點n2)。
請參照第7圖,第7圖繪示依據本發明又一實施例的用於靜電保護電路的控制電路的方塊圖。控制電路70包括一電阻單元71、一電壓控制單元73、一反向單元75以及一輸出單元77。在本實施例中,電阻單元71與電壓控制單元73的連接方式與第4圖的實施例類似。反向單元75包括一第一反向器及一第二反向器,第一反向器包括一PMOS電晶體751及一NMOS電晶體753,第二反向器包括一PMOS電晶體755及一NMOS電晶體757。反向單元75與電阻單元71、電壓控制單元73的連接方式類似於第5圖的實施例。輸出單元77包括一PMOS電晶體771,其中PMOS電晶體771的閘極做為輸出單元77的一第一端耦接至反向單元75的一第二端,PMOS電晶體771的源極做為輸出單元77的一第二端耦接至靜電保護電路90的節點n1及電壓控制單元71的第一端,PMOS電晶體771的汲極做為輸出單元77的一第三端耦接至靜電保護電路90的節點n5或節點n3。
接著說明控制電路70的原理。當節點n1的電壓小於電壓控制單元73的閥值時,節點n1的電壓將無法將電壓控制單元73導通,於是節點p12的電壓會與參考電壓實質相同或接近。於是,反向單元75的PMOS電晶體751會導通,NMOS電晶體753會關閉,PMOS電晶體
755會關閉,NMOS電晶體757會導通,而將節點p13的電壓下拉至與參考電壓實質相同或接近,進而使得輸出單元77(即PMOS電晶體771)導通,進而使得節點p14的電壓被上拉至與節點n1的電壓實質相同或接近。在此種情況下節點p14將節點n1的電壓做為控制訊號CTL輸出至節點n5(或n3),使得開關單元95關閉。當節點n1的電壓大於或等於電壓控制單元73的閥值時,電壓控制單元73會導通,使得節點p12的電壓被上拉至與節點n1的電壓接近。反向單元75的PMOS電晶體751會關閉,NMOS電晶體753會導通,PMOS電晶體755會導通,NMOS電晶體757會關閉,而將節點p13的電壓被上拉至與節點n1的電壓實質相同或接近,進而使得輸出單元77(即PMOS電晶體771)關閉。在這種情況下節點p14將不會輸出控制訊號CTL至靜電保護電路90的節點n5(或節點n3)。
上述的實施例僅適用於說明而已。在其他的實施例中,電阻單元可藉由電晶體或寄生電阻來實現;電壓控制單元可藉由串接一或多個二極體,或者藉由串接一或多個以二極體方式連接的NMOS電晶體來實現;電壓控制單元的閥值可藉由調整串接的二極體或電晶體的數量來決定;反向單元可包括一或多個反向器,反向器的數量可根據驅動輸出單元所需要的電流大小來決定。
當靜電保護電路不應動作時,特別是當靜電放電事件未發生但有其他雜訊產生時,本發明的控制電路可送出一控制訊號,以令靜電保護電路維持在不動作的狀態,進而避免漏電流的產生。而在
靜電放電事件發生,靜電保護電路應動作時,控制電路不會影響靜電保護電路的正常運作,而使得靜電電流可被排除。
綜上所述,雖然本發明已以實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
20:控制電路
21:電阻單元
23:電壓控制單元
231~233:電晶體
CTL:控制訊號
Claims (6)
- 一種用於靜電保護電路的控制電路,包括:一電阻單元,包括一第一端及一第二端,該電阻單元的該第一端耦接至一靜電保護電路的一第一節點,該電阻單元的該第二端耦接至該靜電保護電路的一第二節點;以及一電壓控制單元,包括一第一端及一第二端,該電壓控制單元的該第一端耦接至該電阻單元的該第二端及該靜電保護電路的該第二節點,該電壓控制單元的該第二端耦接至一參考電壓,其中當該第一節點的電壓小於該電壓控制單元的一閥值時,該電壓控制單元關閉,且將一第一電壓做為一控制訊號輸出至該第二節點,以令該靜電保護電路不動作;當該第一節點的電壓大於或等於該電壓控制單元的該閥值時,該電壓控制單元導通,且一第二電壓做為該控制訊號輸出至該第二節點,以令該靜電保護電路正常運作;以及其中該電壓控制單元包括一或多個電晶體,該一或多個電晶體串聯連接,且各該電晶體以二極體的方式連接(diode connected)。
- 一種用於靜電保護電路的控制電路,包括:一電阻單元,包括一第一端及一第二端,該電阻單元的該第一端耦接至一靜電保護電路的一第一節點; 一電壓控制單元,包括一第一端及一第二端,該電壓控制單元的該第一端耦接至該電阻單元的該第二端,該電壓控制單元的一第二端耦接至一參考電壓;一反向單元,包括一第一端、一第二端、一第三端及一第四端,該反向單元的該第一端耦接至該電阻單元的該第二端,該反向單元的該第三端耦接至該第一節點,該反向單元的該第四端耦接至該參考電壓;以及一輸出單元,包括一第一端、一第二端及一第三端,該輸出單元的該第一端耦接至該反向單元的該第二端,該輸出單元的該第二端耦接至該第一節點或該參考電壓,該輸出單元的該第三端耦接至該靜電保護電路的一第二節點,其中當該第一節點的電壓小於該電壓控制單元的一閥值時,該電壓控制單元關閉,該輸出單元導通,且一第一電壓做為一控制訊號輸出至該第二節點,以令該靜電保護電路不動作;當該第一節點的電壓大於或等於該電壓控制單元的該閥值時,該電壓控制單元導通,該輸出單元關閉,以令該靜電保護電路正常運作;以及其中該電壓控制單元包括一或多個電晶體,該一或多個電晶體串聯連接,且各該電晶體以二極體的方式連接。
- 如申請專利範圍第2項所述之控制電路,其中該反向單元包括一或多個反向器。
- 一種用於靜電保護電路的控制電路,包括:一電阻單元,包括一第一端及一第二端,該電阻單元的該第二端耦接至一參考電壓;以及一電壓控制單元,包括一第一端及一第二端,該電壓控制單元的該第一端耦接至一靜電保護電路的一第一節點,該電壓控制單元的該第二端耦接至該電阻單元的該第一端及該靜電保護電路的一第二節點,其中當該第一節點的電壓小於該電壓控制單元的一閥值時,該電壓控制單元關閉,且將一第一電壓做為一控制訊號輸出至該第二節點,以令該靜電保護電路不動作;當該第一節點的電壓大於或等於該電壓控制單元的該閥值時,該電壓控制單元導通,且一第二電壓做為該控制訊號輸出至該第二節點,以令該靜電保護電路正常運作;以及其中該電壓控制單元包括一或多個電晶體,該一或多個電晶體串聯連接,且各該電晶體以二極體的方式連接。
- 一種用於靜電保護電路的控制電路,包括:一電阻單元,包括一第一端及一第二端,該電阻單元的該第二端耦接至一參考電壓; 一電壓控制單元,包括一第一端及一第二端,該電壓控制單元的該第一端耦接至一靜電保護電路的一第一節點,該電壓控制單元的該第二端耦接至該電阻單元的該第一端;一反向單元,包括一第一端、一第二端、一第三端及一第四端,該反向單元的該第一端耦接至該電阻單元的該第一端及該電壓控制單元的該第二端,該反向單元的該第三端耦接至該第一節點,該反向單元的該第四端耦接至該參考電壓;以及一輸出單元,包括一第一端、一第二端及一第三端,該輸出單元的該第一端耦接至該反向單元的該第二端,該輸出單元的該第二端耦接至該第一節點或該參考電壓,該輸出單元的該第三端耦接至該靜電保護電路的一第二節點,其中當該第一節點的電壓小於該電壓控制單元的一閥值時,該電壓控制單元關閉,該輸出單元導通,且一第一電壓做為一控制訊號輸出至該第二節點,以令該靜電保護電路不動作;當該第一節點的電壓大於或等於該電壓控制單元的該閥值時,該電壓控制單元導通,該輸出單元關閉,以令該靜電保護電路正常運作;以及其中該電壓控制單元包括一或多個電晶體,該一或多個電晶體串聯連接,且各該電晶體以二極體的方式連接。
- 如申請專利範圍第5項所述之控制電路,其中該反向單元包括一或多個反向器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108115725A TWI710193B (zh) | 2019-05-07 | 2019-05-07 | 用於靜電保護電路的控制電路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108115725A TWI710193B (zh) | 2019-05-07 | 2019-05-07 | 用於靜電保護電路的控制電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI710193B true TWI710193B (zh) | 2020-11-11 |
TW202042470A TW202042470A (zh) | 2020-11-16 |
Family
ID=74201398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108115725A TWI710193B (zh) | 2019-05-07 | 2019-05-07 | 用於靜電保護電路的控制電路 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI710193B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201324741A (zh) * | 2011-12-14 | 2013-06-16 | Macronix Int Co Ltd | 靜電放電保護裝置 |
TW201405761A (zh) * | 2012-06-27 | 2014-02-01 | Globalfoundries Sg Pte Ltd | 免於閂鎖之靜電放電保護 |
TW201608793A (zh) * | 2014-08-20 | 2016-03-01 | 瑞昱半導體股份有限公司 | 靜電放電防護電路 |
US9583938B2 (en) * | 2015-05-01 | 2017-02-28 | International Business Machines Corporation | Electrostatic discharge protection device with power management |
US9679891B2 (en) * | 2014-03-20 | 2017-06-13 | Apple Inc. | Optimized ESD clamp circuitry |
CN108075460A (zh) * | 2016-11-15 | 2018-05-25 | 恩智浦有限公司 | 具有反馈控制的浪涌保护电路 |
-
2019
- 2019-05-07 TW TW108115725A patent/TWI710193B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201324741A (zh) * | 2011-12-14 | 2013-06-16 | Macronix Int Co Ltd | 靜電放電保護裝置 |
TW201405761A (zh) * | 2012-06-27 | 2014-02-01 | Globalfoundries Sg Pte Ltd | 免於閂鎖之靜電放電保護 |
US9679891B2 (en) * | 2014-03-20 | 2017-06-13 | Apple Inc. | Optimized ESD clamp circuitry |
TW201608793A (zh) * | 2014-08-20 | 2016-03-01 | 瑞昱半導體股份有限公司 | 靜電放電防護電路 |
US9583938B2 (en) * | 2015-05-01 | 2017-02-28 | International Business Machines Corporation | Electrostatic discharge protection device with power management |
CN108075460A (zh) * | 2016-11-15 | 2018-05-25 | 恩智浦有限公司 | 具有反馈控制的浪涌保护电路 |
Also Published As
Publication number | Publication date |
---|---|
TW202042470A (zh) | 2020-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9013212B2 (en) | Stress reduced cascoded CMOS output driver circuit | |
KR100651579B1 (ko) | 이에스디 보호회로 | |
US9466972B2 (en) | Active ESD protection circuit | |
US8243403B2 (en) | Electrostatic discharge clamp circuit | |
US20070247772A1 (en) | Esd clamp control by detection of power state | |
US20050017787A1 (en) | Gate driving circuit and semiconductor device | |
US8395870B2 (en) | Input/output circuit | |
JP5220240B2 (ja) | カップリング回路、このカップリング回路を含むドライバ回路、およびこのカップリング回路の制御方法 | |
US20090316316A1 (en) | Electrical circuit | |
CN111313878B (zh) | 一种模拟开关电路 | |
JP2019012753A (ja) | 電源保護回路 | |
US20070146950A1 (en) | Active Protection Circuit Arrangement | |
US6844771B1 (en) | Self-leakage detection circuit of decoupling capacitor in MOS technology | |
US20210343702A1 (en) | Electrostatic discharge protection circuit | |
KR20080076411A (ko) | 정전기 보호 회로 | |
TWI710193B (zh) | 用於靜電保護電路的控制電路 | |
US6700431B1 (en) | I/O pad overvoltage protection circuitry | |
KR100671861B1 (ko) | 입력 보호 회로 | |
US10867989B2 (en) | Driving circuit having electrostatic discharge protection | |
CN111913517A (zh) | 用于静电保护电路的控制电路 | |
KR20220108490A (ko) | 정전기 보호 회로 | |
US8902554B1 (en) | Over-voltage tolerant circuit and method | |
KR20110130811A (ko) | 정전기 방전 회로 | |
JP2009076664A (ja) | 静電気放電保護回路 | |
JP7047229B2 (ja) | 容量性負荷バイアス回路 |