TW201405761A - 免於閂鎖之靜電放電保護 - Google Patents

免於閂鎖之靜電放電保護 Download PDF

Info

Publication number
TW201405761A
TW201405761A TW102119721A TW102119721A TW201405761A TW 201405761 A TW201405761 A TW 201405761A TW 102119721 A TW102119721 A TW 102119721A TW 102119721 A TW102119721 A TW 102119721A TW 201405761 A TW201405761 A TW 201405761A
Authority
TW
Taiwan
Prior art keywords
electrostatic discharge
latch
coupled
circuit
mode
Prior art date
Application number
TW102119721A
Other languages
English (en)
Other versions
TWI520298B (zh
Inventor
Da-Wei Lai
Mahadeva Iyer Natarajan
Original Assignee
Globalfoundries Sg Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Sg Pte Ltd filed Critical Globalfoundries Sg Pte Ltd
Publication of TW201405761A publication Critical patent/TW201405761A/zh
Application granted granted Critical
Publication of TWI520298B publication Critical patent/TWI520298B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

本發明涉及一種無受閂鎖影響的ESD保護。靜電放電模組包括：靜電放電電路及閂鎖控制電路；該靜電放電電路，具有接墊端及低電位電源端；該閂鎖控制電路，包括耦接於高電位電源的第一閂鎖端以及耦接於ESD電路的閂鎖輸出端；第一操作模式與第二操作模式；其中，在該第一操作模式中，閂鎖控制電路為去啟動的並且該靜電放電電路具有小於100 mA的第一觸發電流It1，並且在該第二操作模式中，閂鎖控制電路為啟動的，並且該靜電放電電路具有大於100 mA的第二觸發電流It2。

Description

免於閂鎖之靜電放電保護
本發明係關於一種免於閂鎖之靜電放電保護。
由靜電產生的靜電放電(ESD)，其特徵通常在於快速瞬間的高電壓放電。ESD事件可出現在電性及電子電路中，如積體電路(IC)。其可產生足以對連接於例如為積體電路輸入及/或輸出的裝置造成破壞性擊穿的高電壓。
使ICs免於ESD的方式是使用矽控整流器(SCR)。然而，習知的SCR電路在正常IC操作期間受制於閂鎖。閂鎖影響IC的操作而造成缺陷。
因此，能夠快速觸發以避免破壞內部電路並且在正常操作期間不受閂鎖影響的ESD保護電路是想要的。
所呈現的是靜電放電模組。該靜電放電模組包括：靜電放電電路，該靜電放電電路具有接墊端及低電位電源端；閂鎖控制電路，該閂鎖控制電路包括耦接於 高電位電源的第一閂鎖端以及耦接於該靜電放電電路的閂鎖輸出端；以及第一操作模式與第二操作模式；其中，在該第一操作模式中，閂鎖控制電路為去啟動的並且該靜電放電電路具有小於100mA的第一觸發電流It1，並且在該第二操作模式中，閂鎖控制電路為啟動的，並且該靜電放電電路具有大於100mA的第二觸發電流It2。
在另一具體實施例中，所揭露的是靜電放電模組。該靜電放電模組包括：靜電放電電路，具有接墊端及低電位電源端；閂鎖控制電路，包括耦接於高電位電源的第一閂鎖輸入端、耦接於低電位電源的第二閂鎖輸入端以及耦接於該靜電放電電路的閂鎖輸出端；以及第一操作模式與第二操作模式；其中，在該第一操作模式中，閂鎖控制電路為去啟動的並且該靜電放電電路具有小於100mA的第一觸發電流It1，而在該第二操作模式中，該閂鎖控制電路為啟動的，並且該靜電放電電路具有大於100mA的第二觸發電流It2。
在又一具體實施例中，所呈現的是形成裝置的方法。本方法包括：設置具有靜電放電模組的基板，其中該靜電放電模組包括具有接墊端及低電位電源端的靜電放電電路、包括耦接於高電位電源的第一閂鎖輸入端以及耦接於該靜電放電電路的閂鎖輸出端的閂鎖控制電路、以及用於該靜電放電模組的第一操作模式與第二操作模式；其中，在該第一操作模式中，該閂鎖控制電路為去啟動的並且該靜電放電電路具有小於100mA的第一觸發電 流It1，而在第二操作模式中，閂鎖控制電路為啟動的，並且該靜電放電電路具有大於100mA的第二觸發電流It2。
本文所揭露具體實施例的這些及其它優點及特徵透過參照底下說明及附加圖式將變得清楚明白。另外，要理解的是，本文所述各種具體實施例的特徵是不互斥的並且可有各種組合及排列。
100‧‧‧裝置
110‧‧‧靜電放電模組
112‧‧‧第一接端、接墊
116‧‧‧第二接端、低電位電源
118‧‧‧高電位電源
120‧‧‧靜電放電電路
124‧‧‧第一部位
128‧‧‧第二部位
130‧‧‧第一部位阱區
134‧‧‧第一個第一部位接觸區域
136‧‧‧第二個第一部位接觸區域
140‧‧‧第二部位阱區
144‧‧‧第一個第二部位接觸區域
146‧‧‧第二個第二部位接觸區域
160‧‧‧閂鎖控制電路
162‧‧‧第一閂鎖控制輸入接端
164‧‧‧第二閂鎖控制輸入接端
168‧‧‧閂鎖控制輸出端
170‧‧‧內部電路
192‧‧‧閂鎖電流路徑
220‧‧‧寄生電路
292‧‧‧電流路徑
361‧‧‧閂鎖控制輸入(LUi)
364‧‧‧閂鎖輸出(LUo)部位
366‧‧‧LUi輸出端
371‧‧‧LUo輸入端
372‧‧‧第一LUo接端
374‧‧‧第二LUo接端
396‧‧‧第二閂鎖電流路徑
B1‧‧‧第一基極端
B2‧‧‧第二基極端
C1‧‧‧第一集極端
C2‧‧‧第二集極端
D1‧‧‧第一寄生二極體
D2‧‧‧第二寄生二極體
E1‧‧‧第一射極
E2‧‧‧第二射極
Inv1‧‧‧第一反向器
Inv2‧‧‧第二反向器
Ncon1、Ncon2、Ncon3‧‧‧節點
Q1‧‧‧第一雙極接面型電晶體(BJT)、第一寄生電晶體
Q2‧‧‧第二雙極接面型電晶體(BJT)、第二寄生電晶體
RC‧‧‧電阻器
Rp‧‧‧第二電阻器
在圖式中，相同的元件符號在各圖示中普遍意指相同的部件。還有，圖式未必依比例繪製，在描述本發明的原理時通常加強重點。在底下的說明中，本發明的各種具體實施例是引用底下圖式予以說明，其中：第1圖表示具有靜電放電模組的裝置的一部份的具體實施例；第2圖表示具有寄生電路的靜電放電模組的具體實施例；第3圖表示閂鎖控制電路的具體實施例；第4a至4b圖表示靜電放電模組在靜電放電和閂鎖模式中的具體實施例；以及第5a至5b圖表示靜電放電模組在靜電放電模式和閂鎖模式中的具體實施例的電流-電壓(I-V)曲線。
具體實施例普遍與半導體裝置有關。在一具體實施例中，裝置包括ESD電路。舉例而言，ESD電路是在ESD事件期間啟動以耗散(dissipate)傳輸線的脈衝 (TLP)電流。裝置舉例可為任何半導體裝置類型，如積體電路(ICs)。ICs可與例如電子產品、電腦、顯示器、行動電話、以及個人數位助理器(PDAs)合併或搭配使用。第1圖表示裝置100的一部份的具體實施例。本裝置是在半導體基板105中形成的。在一具體實施例中，基板為矽基板。其他類型的半導體基板也可有作用，包括絕緣體上半導體基板。在一具體實施例中，基板為輕摻雜的p型矽基板。例如，輕摻雜的p型基板具有大約1.7e15cm-3的摻質濃度。其他摻雜濃度也可有作用。在其他具體實施例中，基板可摻有n型摻質及/或其他摻質濃度。例如，包括硼(B)、鋁(Al)、銦(In)或其組合的P型摻質，而n型摻質可包括磷(P)、砷(As)、銻(Sb)或其組合。
本裝置包括ESD模組110。在一具體實施例中，ESD模組包括ESD電路120及閂鎖(閂鎖)控制電路160。如圖所示，ESD電路是置於基板中。ESD電路可包括用以隔離ESD電路的隔離區域(圖中未示)。舉例來說，ESD隔離區域可圍繞ESD電路。ESD隔離區域可為溝槽隔離區域。ESD隔離區域例如為淺溝槽隔離(STI)區域。ESD隔離區域可與那些用於隔離裝置主動區域的區域一樣。其他類型的隔離區域配置也可有作用。在其他具體實施例中，未設置ESD隔離區域。
在一具體實施例中，ESD電路為矽控整流器(SCR)ESD電路。ESD電路包括第一部位(第一部位)124及第二部位(第二部位)128。此等部位是作用為ESD電路的接 端。例如，第一接端112與第二接端116是耦接於第一部位與第二部位。在一具體實施例中，第一接端是耦接於接墊。例如，接墊為裝置的I/O接墊。第二接端是耦接於低電位電源。低電位電源舉例為接地或公共接地端電壓(VSS)。其他類接端耦接配置也可有作用。
內部電路170是耦接於接墊。例如，內部電路為I/O電路，如反向器。也可使其他類內部電路耦接於接墊。內部電路是耦接於高電位電源118與低電位電源116間。例如，高電位電源舉例可為VDD並且低電位電源可為公共接地端電壓。其他類高與低電位電源也可有作用。
在一具體實施例中，第一部位包括第一部位阱區130。第一部位阱區摻有第二極性類型摻質。第二部位包括第二部位阱區140。第二部位阱區摻有第一極性類型摻質。在一具體實施例中，第一極性為p型並且第二極性類型為n型。其他極性類型配置也可有作用。在某具體實施例中，阱區中的一個可由基板設置。基板在適當摻雜的情況下，其可當作ESD部位的一個的阱區。例如，若基板適當地摻有第一極性類型摻質，則其可充當為第二部位阱區。其他阱區配置也可有作用。
可通過中間隔離區域(圖中未示)分離第一部位與第二部位。中間隔離區域舉例可為ESD隔離區域的一部份。其他隔離區域配置也可有作用。
第一部位包括第一接觸區域134與第二個第一部位接觸區域136。第一個第一部位接觸區域為第一 極性類型接觸區域，而第二個第一部位接觸區域為第二極性類型接觸區域。第一個與第二個第一部位接觸區域作用為第一接端的接觸區域。例如，第一個與第二個第一部位接觸區域共同耦接於接墊。在一具體實施例中，可設置用以分離第一部位接觸區域的第一部位隔離區域(圖中未示)。在其他具體實施例中，未設置用以分離第一部位接觸區域的第一部位隔離區域。例如，第一部位接觸區域為對接接觸區域。第二部位包括第一接觸區域144與第二個第二部位接觸區域146。第一個第二部位接觸區域為第一極性類型接觸區域，而第二個第二部位接觸區域為第二極性類型接觸區域。第一個與第二個第二部位接觸區域作用為第二接端的接觸區域。例如，第一個與第二個第二部位接觸區域是耦接於低電位電源，如公共接地端電壓。可設置用以分離第一個與第二個第二部位接觸區域的第二部位隔離區域(圖中未示)。在其他具體實施例中，未設置用以分離第一個與第二個第二部位接觸區域的第二部位隔離區域。例如，第一個與第二個第二部位接觸區域為對接接觸區域。
在一具體實施例中，接觸區域為重摻雜區域。設置其他摻質濃、度的接觸區域也可有作用。另外，可在接觸區域的表面上設置金屬矽化物接觸部。舉例來說，矽化物接觸部可降低接觸電阻。如圖所示，第一部位與第二部位的第一與第二接觸區域是經佈局以致第二接觸區域彼此鄰近。要理解的是，第一與第二接觸區域的其他 配置也可有作用。例如，第一接觸區域可彼此鄰近或一部分的第一接觸區域與另一部位的第二接觸區域是彼此鄰近。
ESD電路在ESD狀況下從接墊到接地產生用以耗散ESD電流的電流路徑。例如，充足的ESD電流通過ESD電路時得以啟動或觸發ESD電路以產生電流路徑。啟動ESD電路的電流值稱為觸發電流It。
在一具體實施例中，設置閂鎖(LU)控制電路160。如圖所示，閂鎖控制電路包括第一閂鎖控制輸入接端162與第二閂鎖控制輸入接端164及閂鎖控制輸出端168。第一閂鎖控制輸入端是耦接於高電位電源118以及第二閂鎖控制輸入端是耦接於低電位電源116。例如，高電位電源為VDD，而低電位電源為公共接地端電壓。設置其他高及/或低電位電源也可有作用。在一具體實施例中，控制輸出端是耦接於第二個第一部位接觸區域。
ESD模組具有第一及第二操作模式。其中一操作模式為ESD模式，而另一操作模式為閂鎖模式。例如，第一模式為ESD模式；第二模式為閂鎖(閂鎖)模式。閂鎖控制電路在ESD模式中遭到去啟動並且在閂鎖模式中遭到啟動。在閂鎖模式中，電源供應(例如VDD)是在裝置上或供應至裝置。如此，裝置是正在正常狀況下操作，但具有用以將電流驅向接墊的較高正或負直流(DC)電壓。電源供應對於ESD模式而言是浮接的。
在一具體實施例中，ESD電路在第一操作模 式中具有第一觸發電流It1，而在第二操作模式中具有第二觸發電流It2。舉例來說，ESD電路在ESD模式中具有It1，而在閂鎖模式中具有It2。在一具體實施例中，It1<It2。在一具體實施例中，It1小於觸發電流閥值Itt並且It2大於Itt。觸發電流閥值Itt為100mA。根據固態技術協會JEDEC，It大於100mA時得以避免出現閂鎖。較佳的是，It1是低到能快速觸發ESD電路以避免破壞內部電路。
ESD電路產生寄生電路。第2圖表示第1圖的ESD電路120的寄生電路220。請參閱第1至2圖，寄生電路包括介於接墊112與低電位電源116間的第一雙極接面型電晶體(BJT)Q1與第二雙極接面型電晶體(BJT)Q2。在一具體實施例中，Q1為pnp型電晶體以及Q2為npn型電晶體。
第一電晶體Q1包括第一射極端E1、第一基極端B1以及第一集極端C1。類似地，Q2包括第二射極端E2、第二基極端B2以及第二集極端C2。在一具體實施例中，Q1為pnp電晶體而Q2為npn電晶體。
在一具體實施例中，第一射極端E1由第一個第一部位接觸區域所形成。例如，第一射極端E1為重摻雜p型第一個第一部位接觸區域。P型基板形成第一集極C1而第一基極端B1是由n型摻雜第一部位阱區所形成。這產生第一垂直pnp電晶體。例如，垂直pnp電晶體是沿著垂直於基板表面的方向形成。接墊是耦接於第一射極端E1，而第一集極端C1則通過p型摻雜第二部位阱區 所形成的第二電阻器Rp來耦接於低電位電源。第一集極端C1與第二電阻器Rp的連接形成第二節點N2。Q1的基極是耦接於第二個第一部位接觸區域及控制電路的輸出端。介於第一基極端B1與第二個第一部位接觸區域間的連接形成第一節點N1。
如圖所示，第二雙極接面型電晶體Q2是耦接於第一節點N1與低電位電源間。例如，第二集極端C2是耦接於第一節點N1而第二射極端E2是耦接於低電位電源。第二雙極接面型電晶體Q2的基極是耦接於第二節點N2。例如，第二雙極接面型電晶體Q2是在第二節點N2處耦接於第一集極端C1及低電位電源。這形成第二橫向npn電晶體。例如，第二橫向電晶體是平行於基板表面。第二集極端C2由n型摻雜第一部位阱區所形成，第二基極端B2由p型摻雜第二部位阱區所形成，而第二射極端E2則由n型摻雜第二個第二部位接觸區域所形成。當ESD電路觸發時，在接墊與如公共接地端電壓的低電位電源，間產生電流路徑292。如圖所示，介於接墊與公共接地端電壓間的電流路徑流經第一射極端E1、第一基極端B1、第二集極端C2、第二基極端B2及第二射極端E2。此電流路徑稱為ESD電路的閂鎖電流路徑。當充足的基板電流，如It，經由第一基極端B1及第一集極端C1導通時，ESD電路遭到觸發以產生閂鎖電流路徑。在一具體實施例中，在ESD模式中，It等於It1。
第3圖表示閂鎖控制電路160的具體實施 例，閂鎖控制電路可包括如第1圖所示的共同組件。如此，共同元件可不說明或不予以詳述。閂鎖控制電路包括閂鎖控制輸入(LUi)部位361及輸出(LUo)部位364。LUi部位具有LUi輸出端366並且是耦接於閂鎖控制電路的輸入端162與164。LUo部位包括LUo輸入端371以及第一LUo接端372與第二LUo接端374。LUo輸入端是耦接於LUi輸出端，而第一LUo接端是耦接於高電位電源，並且第二LUo接端是作用為耦接於ESD電路的閂鎖控制輸出端168。例如，閂鎖控制輸出端是耦接於ESD電路的第一節點N1。
在一具體實施例中，若無電力供應至裝置，則LUi部位於LUi輸出端產生不動作LUi輸出信號。另一方面，若電力供應至裝置，則LUi部位於LUi輸出端產生有動作LUi輸出信號。例如，LUi在VDD=0V時產生不動作LUi輸出信號，而LUi在VDD=VDD時產生有動作LUi輸出信號。在一具體實施例中，不動作LUi輸出信號將LUo部位去啟動，致使ESD模組在ESD模式中操作；有動作LUi輸出信號啟動LUo部位，致使ESD模組在閂鎖模式中操作。
第二閂鎖電流路徑396是在LUo部位遭到啟動時產生的。第二閂鎖電流路徑是通過N1而從接墊到高電位電源。LUo不動作時，則不產生第二閂鎖電流路徑。例如，第二電流路徑在閂鎖模式中產生，但在ESD模式中則無電流路徑。在一具體實施例中，第二電流路徑包括介於接墊與第一節點N1間的第一雙極接面型電晶體D1，以及從第一節點N1至高電位電源的第二雙極接面型電晶體 D2。二極體呈串連耦接，其中第一雙極接面型電晶體D1的第一正極耦接於接墊，第一雙極接面型電晶體D1的第一負極耦接於第一節點N1，第二雙極接面型電晶體D2的第二正極耦接於第一節點N1，而第二雙極接面型電晶體D2的第二負極耦接於高電位電源。
在一具體實施例中，LUo部位包括LUo電晶體。LUo電晶體在一具體實施例中為p型金屬氧化物半導體場效電晶體(pFET)。LUo電晶體包括第一與第二源/汲極(S/D)端與閘極端。源/汲極端為p型摻雜區域。由n型電晶體阱區所形成的電晶體的本體(body)是耦接於第一源/汲極端。
有動作LUi信號在一具體實施例中為邏輯1信號，而不動作LUi信號為邏輯0信號。有動作及不動作LUi信號的其他配置也可有作用。有動作LUi信號在一具體實施例中關閉LUo電晶體。這導致包括包含有第一雙極接面型電晶體D1與第二雙極接面型電晶體D2的第二電流路徑的形成。第一二極體D1是由第一部位接觸區域與第一部位阱區所形成，而D2則由電晶體阱區與LUo電晶體的第一源/汲極端所形成。不動作LUi信號開通LUo電晶體而在第一與第二源/汲極端間產生路徑。這可使ESD電路在ESD模式中操作。
在一具體實施例中，LUi部位包括串連耦接的第一與第二反向器Inv1與Inv2。電阻器RC是耦接於Inv1的第一反向器輸入端。在一具體實施例中，電阻器RC為多 晶電阻器(poly resistor)。電阻器舉例可為非矽化物電阻器。其在VDD有高電流時可防止反向器的閘極氧化物崩潰。Inv1的第一反向器輸出端是耦接於Inv2的第二反向器輸入端。第二反向器輸出端作用為耦接於LUo輸入端的LUi輸出端。當電力供應至裝置時，節點Ncon1等於邏輯1、Ncon2等於邏輯0以及Ncon3等於邏輯1。這產生有動作LUi輸出信號，導致LUo部位有動作以產生第二電流路徑。當電力未供應至裝置時，VDD是浮接的(零電位)。如此，節點Ncon1等於邏輯0、Ncon2等於邏輯1以及Ncon3等於邏輯0。這產生不動作LUi輸出信號，導致LUo部位不動作。
通過在閂鎖模式中設置第二電流路徑，用以觸發ESD電路所需的電流(例如，It2)是除以2。在此種狀況下，需要較高電流用以維持啟動ESD電路所需的基板電位。在一具體實施例中，It2大於閥值，而在閂鎖模式中防止閂鎖。另一方面，觸發電流(例如，It1)小於閥值，致使在ESD模式中快速觸發ESD電路以避免破壞內部電路。
第4a至4b圖表示ESD模組在ESD及閂鎖模式中操作的具體實施例。ESD模組包括耦接於ESD電路120的閂鎖控制電路160。ESD模組可包括如第1至3圖所述的共同組件。例如，閂鎖控制電路及ESD電路與第1至3圖所述類似。如此，共同元件可不予以說明或詳述。
請參閱第4a至4b圖，ESD電路形成第一雙極接面型電晶體Q1與第二雙極接面型電晶體Q2。第一雙極接面型電晶體Q1為pnp電晶體以及第二雙極接面型電 晶體Q2為npn電晶體。至於閂鎖控制電路，第一閂鎖接端162與第二閂鎖接端164是耦接於高電位電源118與低電位電源116。高電位電源是舉例為VDD並且低電位電源可為公共接地端電壓。閂鎖輸出端是耦接於ESD電路的第一節點N1。
請參閱第4a圖，當VDD未供應至裝置或IC時，高電位電源是浮接的或處於零電位。如此，閂鎖控制電路遭到去啟動，導致ESD電路在ESD模式中操作。在ESD狀況下，例如，ESD打上(zap)接墊，電流經由基板Rp穿過第一雙極接面型電晶體Q1至接地。當有足夠的電流穿過第二電阻器Rp時，第二雙極接面型電晶體Q2得以開通，在ESD電路中產生閂鎖電流路徑192。例如，閂鎖電流路徑是在流經第二電阻器Rp的電流達到觸發電流It1時產生。
第5a圖表示ESD模組在ESD模式中的I-V曲線。觸發電流It1遠小於100mA。這致使ESD電路快速觸發以產生閂鎖電流路徑而避免其正在保護的內部電路損壞。
請參閱第4b圖，當電力供應至裝置時，高電位電源等於VDD。如此，閂鎖控制電路遭到啟動，致使ESD電路在閂鎖模式中操作。在閂鎖模式中，ESD電路沿著閂鎖電流路徑292而具有第二電流路徑396。第二電流路徑是從接墊至第一節點N1再到高電位電源。第二電流路徑是由第一與第二雙極接面型電晶體D1與D2所形成。 由於具有兩條電流路徑的ESD電路，閂鎖模式中的觸發電流It2大於100mA，如第5b圖所示。這防止ESD電路在閂鎖模式中出現閂鎖。
本發明可用其他特定形式予以具體實施而不脫離其精神或重要特徵。因此，前述具體實施例是全面視為描述性質而非使本發明受限於本文所述。本發明的範疇因而是通過附加的申請專利範圍予以指示，而非前述說明，並且申請專利範圍均等意義及範圍內的所有變更都意欲含括在本文中。
100‧‧‧裝置
110‧‧‧靜電放電模組
112‧‧‧第一接端、接墊
116‧‧‧第二接端、低電位電源
118‧‧‧高電位電源
120‧‧‧靜電放電電路
124‧‧‧第一部位
128‧‧‧第二部位
130‧‧‧第一部位阱區
134‧‧‧第一個第一部位接觸區域
136‧‧‧第二個第一部位接觸區域
140‧‧‧第二部位阱區
144‧‧‧第一個第二部位接觸區域
146‧‧‧第二個第二部位接觸區域
160‧‧‧閂鎖控制電路
162‧‧‧第一閂鎖控制輸入接端
164‧‧‧第二閂鎖控制輸入接端
168‧‧‧閂鎖控制輸出端
170‧‧‧內部電路

Claims (20)

  1. 一種靜電放電模組，包含：靜電放電電路，該靜電放電電路具有接墊端和低電位電源端；閂鎖控制電路，該閂鎖控制電路包括耦接於高電位電源的第一閂鎖輸入端和耦接於該靜電放電電路的閂鎖輸出端；以及第一操作模式與第二操作模式，用於該靜電放電模組；其中，在該第一操作模式中，該閂鎖控制電路為去啟動的，且該靜電放電電路具有小於100mA的第一觸發電流It1，以及在該第二操作模式中，該閂鎖控制電路為啟動的，且該靜電放電電路具有大於100mA的第二觸發電流It2。
  2. 如申請專利範圍第1項所述之靜電放電模組，其中，該接墊為裝置的輸入/輸出接墊。
  3. 如申請專利範圍第2項所述之靜電放電模組，其中，該靜電放電電路包含第一部位與第二部位，其中，該第一部位包含摻有第二極性類型摻質的第一部位阱區，以及該第二部位包含摻有第一極性類型摻質的第二部位阱區。
  4. 如申請專利範圍第3項所述之靜電放電模組，其中，該第一部位包含摻有第一類型極性摻質的第一個第一 部位接觸區域以及摻有第二類型極性摻質的第二個第一部位接觸區域，該第一個第一部位接觸區域與該第二個第一部位接觸區域係共同耦接於該接墊。
  5. 如申請專利範圍第4項所述之靜電放電模組，其中，該第二部位包含摻有第一類型極性摻質的第一個第二部位接觸區域以及摻有第二類型極性摻質的第二個第二部位接觸區域，該第一個第二部位接觸區域與該第二個第二部位接觸區域係共同耦接於該低電位電源。
  6. 如申請專利範圍第5項所述之靜電放電模組，其中，該第二個第一部位接觸區域及該第二個第二部位接觸區域係彼此相鄰。
  7. 如申請專利範圍第6項所述之靜電放電模組，其中，該等接觸區域為重摻雜。
  8. 如申請專利範圍第7項所述之靜電放電模組，其中，該靜電放電電路產生由該接墊至該低電位電源端的電流路徑，以在靜電放電狀況下消散靜電放電電流。
  9. 如申請專利範圍第1項所述之靜電放電模組，其中，該靜電放電電路包含基於矽控整流器的靜電放電電路。
  10. 如申請專利範圍第1項所述之靜電放電模組，其中，該閂鎖控制電路包含耦接於該低電位電源的第二閂鎖輸入端。
  11. 如申請專利範圍第1項所述之靜電放電模組，其中，該靜電放電電路包含第一雙極接面型電晶體與第二雙 極接面型電晶體，其中該第一雙極接面型電晶體為pnp電晶體以及該第二雙極接面型電晶體為npn電晶體。
  12. 如申請專利範圍第11項所述之靜電放電模組，其中，該第一雙極接面型電晶體包含：第一射極，耦接於該接墊；第一基極，耦接於該閂鎖輸出端；以及第一集極，耦接於該低電位電源。
  13. 如申請專利範圍第12項所述之靜電放電模組，其中，該第一射極由該第一個第一部位接觸區域所形成，該第一基極由該第一部位阱區所形成，以及該第一集極由該基板所形成，該第一基極與該第二個第一部位接觸區域係經連接而形成第一節點，以及由該第二部位阱區所形成的該第一集極與電阻器係經連接而形成第二節點。
  14. 如申請專利範圍第13項所述之靜電放電模組，其中，該第二雙極接面型電晶體包含：第二射極，耦接於該低電位電源；第二基極，耦接於該第二節點；以及第二集極，耦接於該第一節點。
  15. 如申請專利範圍第14項所述之靜電放電模組，其中，該第二射極由該第二個第二部位接觸區域所形成，該第二基極由該第二部位阱區所形成，以及該第二集極由該第一部位阱區所形成。
  16. 一種靜電放電模組，包含： 靜電放電電路，該靜電放電電路具有接墊端和低電位電源端；閂鎖控制電路，該閂鎖控制電路包括耦接於高電位電源的第一閂鎖輸入端、耦接於該低電位電源的第二閂鎖輸入端以及耦接於該靜電放電電路的閂鎖輸出端；以及第一操作模式與第二操作模式，用於該靜電放電模組；其中，在該第一操作模式中，該閂鎖控制電路為去啟動的，且該靜電放電電路具有小於100mA的第一觸發電流It1，以及在該第二操作模式中，該閂鎖控制電路為啟動的，且該靜電放電電路具有大於100mA的第二觸發電流It2。
  17. 如申請專利範圍第16項所述之靜電放電模組，其中，該靜電放電電路包含第一部位和第二部位，其中，該第一部位包含摻有第二極性類型摻質的第一部位阱區，以及該第二部位包含摻有第一極性類型摻質的第二部位阱區。
  18. 如申請專利範圍第17項所述之靜電放電模組，其中，該第一部位包含摻有第一類型極性摻質的第一個第一部位接觸區域以及摻有第二類型極性摻質的第二個第一部位接觸區域，該第一個第一部位接觸區域與該第二個第一部位接觸區域係共同耦接於該接墊。
  19. 如申請專利範圍第18項所述之靜電放電模組，其中，該第二部位包含摻有第一類型極性摻質的第一個第二部位接觸區域以及摻有第二類型極性摻質的第二個第二部位接觸區域，該第一個第二部位接觸區域與該第二個第二部位接觸區域係共同耦接於該低電位電源。
  20. 一種形成裝置的方法，包含：設置製備有靜電放電模組的基板，其中，該靜電放電模組包含：靜電放電電路，該靜電放電電路具有接墊端和低電位電源端的靜電放電電路，閂鎖控制電路，該閂鎖控制電路包括耦接於高電位電源的第一閂鎖輸入端和耦接於該靜電放電電路的閂鎖輸出端，以及第一操作模式與第二操作模式，用於該靜電放電模組；其中，在該第一操作模式中，該閂鎖控制電路為去啟動的，且該靜電放電電路具有小於100mA的第一觸發電流It1，以及在該第二操作模式中，該閂鎖控制電路為啟動的，且該靜電放電電路具有大於100mA的第二觸發電流It2。
TW102119721A 2012-06-27 2013-06-04 免於閂鎖之靜電放電保護 TWI520298B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/535,314 US8913358B2 (en) 2012-06-27 2012-06-27 Latch-up immune ESD protection

Publications (2)

Publication Number Publication Date
TW201405761A true TW201405761A (zh) 2014-02-01
TWI520298B TWI520298B (zh) 2016-02-01

Family

ID=49777886

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102119721A TWI520298B (zh) 2012-06-27 2013-06-04 免於閂鎖之靜電放電保護

Country Status (3)

Country Link
US (1) US8913358B2 (zh)
CN (1) CN103515379B (zh)
TW (1) TWI520298B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI710193B (zh) * 2019-05-07 2020-11-11 旺宏電子股份有限公司 用於靜電保護電路的控制電路
CN112764448A (zh) * 2019-11-05 2021-05-07 台达电子工业股份有限公司 过温度补偿控制电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10366974B2 (en) * 2017-05-15 2019-07-30 Nxp B.V. Electrostatic discharge (ESD) protection device and method for operating an ESD protection device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803633B2 (en) * 2001-03-16 2004-10-12 Sarnoff Corporation Electrostatic discharge protection structures having high holding current for latch-up immunity
CN1175490C (zh) * 2001-04-02 2004-11-10 华邦电子股份有限公司 输出缓冲器和静电防护电器
TW493265B (en) * 2001-08-16 2002-07-01 Winbond Electronics Corp ESD protection circuit with high trigger current
KR100725361B1 (ko) * 2005-02-24 2007-06-07 삼성전자주식회사 이에스디 보호 소자 및 파워 클램프를 구비하는 멀티 파워블록형 집적 회로 장치
US20090268359A1 (en) * 2008-04-25 2009-10-29 International Business Machines Corporation Electrostatic discharge power clamp with improved electrical overstress robustness

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI710193B (zh) * 2019-05-07 2020-11-11 旺宏電子股份有限公司 用於靜電保護電路的控制電路
CN112764448A (zh) * 2019-11-05 2021-05-07 台达电子工业股份有限公司 过温度补偿控制电路

Also Published As

Publication number Publication date
TWI520298B (zh) 2016-02-01
US20140002934A1 (en) 2014-01-02
CN103515379B (zh) 2016-08-24
CN103515379A (zh) 2014-01-15
US8913358B2 (en) 2014-12-16

Similar Documents

Publication Publication Date Title
TWI541974B (zh) 高電壓應用之靜電放電保護
TWI295101B (en) Low voltage triggering silicon controlled rectifier and circuit thereof
US20140167099A1 (en) Integrated circuit including silicon controlled rectifier
US10930641B2 (en) Series connected ESD protection circuit
TW201618272A (zh) 靜電放電保護電路、結構及其製造方法
US10600776B2 (en) Device and method for electrostatic discharge (ESD) protection
US20060125054A1 (en) Electrostatic discharge protection circuit using zener triggered silicon controlled rectifier
EP3451379A1 (en) Electrostatic discharge protection circuit with a bi-directional silicon controlled rectifier (scr)
TWI511262B (zh) 無閂鎖靜電放電保護
US6323523B1 (en) N-type structure for n-type pull-up and down I/O protection circuit
TWI520298B (zh) 免於閂鎖之靜電放電保護
TWI532146B (zh) 靜電放電保護裝置
US7023676B2 (en) Low-voltage triggered PNP for ESD protection in mixed voltage I/O interface
JP2006313880A (ja) 静電気放電回路及びこれを有する集積回路
KR101304051B1 (ko) Esd 보호회로
US10446539B2 (en) Electrostatic discharge (ESD) protection device and method for operating an ESD protection device
US9166401B2 (en) Electrostatic discharge protection device
CN114649326A (zh) 具有集成肖特基势垒的绝缘栅双极晶体管
KR101349998B1 (ko) 정전기 방전 보호 장치
CN112447703A (zh) 静电放电防护元件
KR102139088B1 (ko) 높은 홀딩 전류를 갖는 정전기 방전 보호소자
KR102215312B1 (ko) 정전기 방전 보호 회로
Koo et al. Electrical characteristics of novel ESD protection devices for I/O and power clamp
CN111106109A (zh) 正负压接口的静电放电钳位保护元件
CN111009511A (zh) 正负压接口的esd防护装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees