TWI541974B - 高電壓應用之靜電放電保護 - Google Patents
高電壓應用之靜電放電保護 Download PDFInfo
- Publication number
- TWI541974B TWI541974B TW102115575A TW102115575A TWI541974B TW I541974 B TWI541974 B TW I541974B TW 102115575 A TW102115575 A TW 102115575A TW 102115575 A TW102115575 A TW 102115575A TW I541974 B TWI541974 B TW I541974B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrostatic discharge
- circuit
- trigger
- source
- coupled
- Prior art date
Links
- 230000015556 catabolic process Effects 0.000 claims description 24
- 230000002441 reversible effect Effects 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 22
- 230000003071 parasitic effect Effects 0.000 claims description 14
- 230000001960 triggered effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 229910052691 Erbium Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
本發明一般關於一種靜電放電電路。更詳細地，本發明是關於可用於高電壓應用的靜電放電保護。
由靜電荷所產生的靜電放電通常具有快速瞬態高壓放電的特色。靜電放電事件可發生在電氣及電子電路中，例如積體電路。靜電放電事件可製造足夠的高電壓而對其所連接的裝置造成破壞性的損害，例如該積體電路的輸入及/或輸出。
因此，一種整合於積體電路中的靜電放電保護電路，以在靜電放電事件中有效保護敏感的輸入及/或輸出電路是想要的。
本發明呈現一種靜電放電模組。該靜電放電模組包含靜電放電電路，耦合於第一源極以及第二源極之間；觸發電路，用於啟動該靜電放電電路，以在該第一及第二源極間提供低電阻電流路徑，該觸發電路包括：反向二極體，位於該第一源極以及該靜電放電電路之間，或是位於該第二源極以及主要靜電放電電路之間；以及其中，該觸發電路提供低觸發電壓，以啟動該靜電放電電路。
在其他實施例中揭露一種裝置。該裝置包含基板，製作有靜電放電區域於其中，該靜電放電區域包括靜電放電模組，其中，該靜電放電模組包括：靜電放電電路，其耦合於第一源極以及第二源極之間；以及觸發電路，用於啟動該靜電放電電路，以於該第一及第二源極間提供低電阻電流路徑，該觸發電路包括：反向二極體，位於該第一源極以及該靜電放電電路之間，或是該第二源極以及主要靜電放電電路之間；以及其中，該觸發電路提供低觸發電壓，以啟動該靜電放電電路。
本發明提供一種製造裝置的方法。該方法包含提供基板；形成靜電放電區域於該基板中，該靜電放電區域包括靜電放電模組，其中，該靜電放電模組包括：靜電放電電路，耦合於第一源極以及第二源極之間；以及觸發電路，用於啟動該靜電放電電路，以於該第一及第二源極間提供低電阻電流路徑，該觸發電路包括：反向二極體，位於該第一源極以及該靜電放電電路之間，或是該第二源極以及主要靜電放電電路之間；並且其中，該觸發電路提供低觸發電壓，以啟動該靜電放電電路。
本發明的其他態樣，其優點以及新穎特徵，將在以下內容中闡述，並在本領域具有通常知識者經由閱覽以下內容或經實作本發明而理解後變得清楚明白。此外，須明白的是在此所述各種實施例的特徵並非互相排除，並可存在各種組合與排列中。
100‧‧‧裝置
104‧‧‧第一源極
108‧‧‧第二源極/低電力源/低電源軌
110‧‧‧靜電放電模組
120‧‧‧靜電放電電路
124‧‧‧第一靜電放電端子
128‧‧‧第二靜電放電端子
130‧‧‧觸發電路
134‧‧‧第一觸發器
138‧‧‧第二觸發器
180‧‧‧內部電路
200‧‧‧裝置
201‧‧‧半導體基板
220‧‧‧靜電放電電路
234‧‧‧第一觸發器
238‧‧‧第二觸發器
240‧‧‧第一部分
242‧‧‧第一部分(第一部份)阱
252‧‧‧第一第一部份接觸區域
254‧‧‧第二第一部份接觸區域
256‧‧‧第三第一部份接觸區域
260‧‧‧第二部份
262‧‧‧第二部份(第二部份)阱
272‧‧‧第一第二部份接觸區域
274‧‧‧第二第二部份接觸區域
276‧‧‧第三第二部份接觸區域
300‧‧‧寄生電路
303‧‧‧低電阻電流路徑
在圖式中，相同的元件符號通常在不同圖式中用來表示相同部份。而且，該圖式並不一定是按照比例所繪製，反之通常在繪製時會強調本發明的概念。本發明之各種態樣將藉由以
下本發明不同實施例的參考附圖配合詳細說明變得清楚明白，其中：第1圖表示裝置的實施例中的部份簡化方塊圖；第2圖表示靜電放電電路的實施例；以及第3圖表示靜電放電電路實施例的電路圖。
本發明的實施例一般關於半導體裝置。在一個實施例中，該裝置包含靜電放電(ESD)電路。該靜電放電電路，舉例而言，可在靜電放電事件期間啟動從而對靜電放電電流進行放電。該裝置可以是任何一種半導體裝置，例如積體電路。在一個實施例中，該裝置是記憶體積體電路(IC)。舉例而言，記憶體積體電路可以是非易失性(NVM)記憶體積體電路。在其他實施例中，該裝置可包含非易失性模組以及其他模組。也可使用其他種積體電路。該積體電路可合併或用於電子產品，例如電腦、手機以及個人數碼助理(PDA)。該裝置也可合併至其他種產品中。
第1圖表示裝置100實施例的部份的方塊圖。該部份包含靜電放電方塊或模組110。該靜電放電模組包含主要靜電放電電路120以及觸發電路130。在一個實施例中，該靜電放電電路是以矽控整流器(SCR)為基礎的靜電放電電路。提供其他種的靜電放電電路也是可使用的。該以矽控整流器為基礎的靜電放電電路包含第一及第二靜電放電端子124以及128。該第一端子可耦合至第一源極104以及該第二端子可耦合至第二源極。在一個實施例中，該第一源極是該裝置的焊墊而該第二源極是低電力源或低電源軌108。該低電力源在一個實施例中可以是電路公共接地端
電壓(Vss)或接地。該焊墊舉例而言可以是該裝置的輸入/輸出焊墊。在一個實施例中，該焊墊可以耦合至高電壓訊號。該高壓訊號高於該裝置正常電源供應的電壓，如裝置工作電壓(Vdd)。該高電壓訊號可以是峰值電壓(Vpp)。該高壓訊號，舉例而言，可使用作非易失性積體電路或模組的程式訊號。其他種電壓訊號也是可使用的。舉例而言，該焊墊可耦合至正常電壓訊號，如裝置工作電壓。
在諸如靜電放電轟炸或脈衝的靜電放電情況下，該靜電放電觸發電路可觸發或啟動該靜電放電電路從而產生該焊墊與接地之間的電流路徑以對該靜電放電電流進行放電。在一個實施例中，該靜電放電電路包含二極體。該二極體是反向二極體，其具有直接或間接耦合至該低電力源的正極，以及直接或間接耦合至該焊墊的負極。該二極體可裁改或調整成具有合適觸發機制從而能夠快速觸發該靜電放電電路。在一個實施例中，該二極體設計成具有高於在正常操作期間高於在該焊墊處所接收的任何電壓訊號的二極體崩潰電壓(Vdbd)。舉例而言，二極體崩潰電壓大於峰值電壓。如此可確保在正常操作期間的該靜電放電，不會在焊墊電壓訊號提供到該焊墊處時意外或不慎地觸發。該反向二極體可設計成在靜電放電情況下可具有足夠高的漏電流，以觸發該靜電放電電路。作為替代的，該反向二極體可設計成具有低第一崩潰電壓以及足夠的第二崩潰電流，以快速觸發該靜電放電電路。該低第一崩潰電壓應大於在正常操作期間該焊墊所接收的任何電壓訊號。舉例而言，在焊墊電壓訊號大約為12伏特的情況中，該第一崩潰電壓可大約大於15伏特，而該第二崩潰電流可在靜電放
電情況下大於大約200毫安培。具有大約大於200毫安培的第二崩潰電流能夠快速觸發該靜電放電電流而不鎖止。
在一個實施例中，該靜電放電觸發電路包含多重觸發器。舉例而言，該靜電放電觸發子電路包含第一及第二觸發器134以及138。在一個實施例中，該些觸發器是反向二極體。該第一觸發器如所示般，包含該經由靜電放電電路間接耦合至該低電力源的第一正極，以及直接耦合至該焊墊的第一負極。至於第二觸發器，其包含直接耦合至該低電力源的第二正極以及經由該靜電放電電路間接耦合至該焊墊的第二負極。
該些觸發器設計成具有高於在該焊墊處所接收的任何焊墊訊號的二極體崩潰電壓。在一個實施例中，該觸發器可設計成具有高於焊墊電壓訊號的低二極體崩潰電壓s以及在靜電放電情況下足夠高的第二崩潰電流。舉例而言，在焊墊電壓訊號大約為12伏特的情況中，該第一崩潰電壓可大約大於15伏特，而該第二崩潰電流可在靜電放電情況下大於大約200毫安培。該高漏電流可在靜電放電情況下通過該二極體流動並致能該靜電放電電路的快速啟動而不鎖止。更進一步地，提供多重觸發器可提高該靜電放電電路的表現。舉例而言，該靜電放電電路即使在高電壓應用中也可在靜電放電情況下快速觸發。在一個實施例中，該第一及第二觸發器是設計成具有相同的特性。舉例而言，該第一及第二觸發器的二極體是一樣的。提供具有不同特性的第一及第二觸發器也是可使用的。
內部電路180可耦合至該第一及第二源極。舉例而言，該內部電路可耦合至該焊墊以及該低電源軌。在一個實施例
中，該內部電路是輸入/輸出電路。該內部電路舉例而言可以是輸入接收器。其他種內部電路，例如輸出驅動器，也是可使用的。該靜電放電電路可保護該內部電路不受靜電放電事件的損害。第2圖表示裝置200實施例的簡化等角投影圖。該裝置包含該裝置形成於其中/上的半導體基板201。在一個實施例中，該基板是矽基板。也可以使用其他種半導體基板，包含絕緣體上半導體基板。該基板可些微摻雜入P型摻雜物。其他種摻雜濃度也是可使用的。在其他實施例中，該基板可摻雜入N型摻雜物。P型摻雜物，舉例而言，包含硼(B)、鋁(Al)、銦(In)或其組合，而N型摻雜物可包含磷(P)、砷(As)、銻(Sb)或其組合。該裝置包含靜電放電模組，其包含靜電放電電路220。該靜電放電電路可形成在基板中。舉例而言，該靜電放電電路可形成在該裝置的靜電放電區域中。如圖所示，該靜電放電區域是具有第一或x方向以及第二或y方向的矩形。該x方向可代表長度方向，而該y方向可代表寬度方向。提供其他形狀的靜電放電區域也是可使用的。該靜電放電區域，舉例而言，可藉由靜電放電隔離區域(未圖示)從其他區域隔離。該靜電放電隔離區域舉例而言可環繞該靜電放電區域。在一個實施例中，該隔離區域是溝槽隔離區域。該隔離區域舉例而言可以是淺溝槽隔離(STI)區域。其他種隔離區域也是可使用的。在一個實施例中，該靜電放電電路220是以矽控整流器為基礎的靜電放電電路。根據一個實施例，該以矽控整流器為基礎的靜電放電電路可包含設置在該靜電放電區域中的第一及第二部份240及260。該第一及第二部分，如圖所示，可以沿著該靜電放電區域的長度方向設置。舉例而言，隨著兩個部分可佔據該靜電放電區域
的完整長度，一該部份可佔據該靜電放電區域的完整寬度。該些部分可作為該靜電放電電路的端子部分。舉例而言，該第一部份可作為第一端子而該第二部份可作為第二端子。在一個實施例中，該第一端子可提供至焊墊104的耦合而該第二端子可提供至該低電力源的耦合。在一個實施例中，該焊墊是耦合至高電壓訊號(例如峰值電壓)的輸入/輸出焊墊。該些部份的其他組態也是可使用的。該第一部份包含形成於該基板中的第一部份(FP)阱242。該第一部份阱242包含第一極性種類摻雜物。在一個實施例中，該第一部份阱242些微摻雜第一極性種類摻雜物。提供其他摻雜濃度的該第一部份阱242也是可使用的。在一個實施例中，該第一極性種類是P型。舉例而言，該第一部份阱242是些微摻雜的P型阱。該第二部份包含形成於該基板中的第二部份(SP)阱262。該第二部份阱262包含第二極性種類摻雜物。在一個實施例中，該第二部份阱262些微摻雜第二極性種類摻雜物。其他摻雜濃度的該第二部份阱262也是可使用的。該第二極性種類，舉例而言，和該第一極性種類相反。在一個實施例中，該第二部份阱262是些微摻雜的N型阱。雖然描述了阱，須明白的是該第一部份阱242或第二部份阱262可由該基板所提供。在一些實例中，例如假設該基板是適當的摻雜，則該第一部份阱242或第二部份阱262可由該基板所提供。舉例而言，在適當P型摻雑的基板的情況下，則該第一部份阱242可由該基板所提供。該第一部份包含第一、第二及第三第一部份接觸區域252、254及256；該第二部份包含第一、第二及第三第二部份接觸區域272、274及276。該接觸區域舉例而言可以設置在該靜電放電區域的對應部份，並沿著該寬
度方向延伸。舉例而言，接觸區域可延伸到該靜電放電區域的完整寬度。鄰近的接觸區域可沿長度方向設置在該靜電放電區域中。在一個實施例中，子部分的第一及第三接觸區域具有和其相對應子部分摻雑阱相同的極性種類，而該第二接觸區域則和其相對應子部分阱的極性種類相反。舉例而言，該第一部份阱中的該第一及第三接觸區域是第一極性種類接觸區域(同第一部份阱)’而該第一部份阱中的該第二接觸區域是該第二極性種類；該第二部份阱中的該第一及第三接觸區域是第二極性種類接觸區域(同第二部份阱)，而該第二部份阱的該第二接觸區域是該第一極性種類。其他組態的第一及第二接觸區域也是可使用的。作為說明，該第一及第二接觸區域可延伸到該靜電放電區域的完整寬度。至於該第三接觸區域，其可自該靜電放電區域的相對端在該寬度方向上延伸。在一個實施例中，該第三接觸區域彼此並不重疊。在其他實施例中，該第三接觸區域可重疊接觸區域而不沿伸到該靜電放電區域的完整寬度。在又一實施例中，如同第一及第二接觸區域般，該第三接觸區域可延伸到該靜電放電區域的完整寬度，。其他組態的接觸區域也是可使用的。該接觸區域可作為該焊墊，以及該低電力源，或電路公共接地端電壓的接觸區域。在一個實施例中，該一部份的該第一及第二接觸區域以及另一部分的該第三接觸區域可作為該靜電放電電路的共同端子。在一個實施例中，該第一部分的第一及第二接觸區域以及該第二部份的第三接觸區域可作為該低電力源的共同端子，而該第二部份的第一及第二接觸區域以及該第一部分的第三接觸區域可作為該焊墊的共同端子。該焊墊源極的該共同端子可形成用於該靜電放電電路的觸
發電路的第一觸發器234。舉例而言，第一反向二極體可形成在該第三第一部份接觸區域以及該第二第二部份接觸區域間的連結之間。該第一反向二極體的正極可藉由到該第三第一部份接觸區域的連結間接地耦合至電路公共接地端電壓，而該負極可直接耦合至該焊墊。
該低電力源的共同端子可形成第二觸發器238。舉例而言，第二反向二極體可形成在該第三第二部份接觸區域以及該第二第一部份接觸區域間的連結之間。該第二反向二極體的正極可直接耦合至電路公共接地端電壓，而該負極可藉由到該第三第二部份接觸區域的連結間接地耦合至該焊墊。在一個實施例中，該接觸區域是重度摻雑區。該接觸區域也可以使用其他摻雑濃度。在一個實施例中，該接觸區域可如先前所述般選擇適當的摻雑濃度，以達到想要的二極體特性。由於在形成裝置或積體電路中可以採用數種植入程式，該二極體的裁修可藉由現有工序而輕易達成。舉例而言，該靜電放電電路可在不需要額外工序或遮罩步驟下所形成。第3圖表示第2圖所述的靜電放電電路實施例所形成的簡化寄生電路300。如圖所示，該寄生是以p型-n型-p型-n型(pnpn)為基礎的結構。該寄生電路，如圖所示，包含一對寄生雙極性電晶體Q1以及Q2。該第一電晶體Q1是具有第一射極端子E1、第一集極C1以及第一基極B1的PNP型電晶體。至於該Q2，其包含第二射極端子E2、第二集極C2以及第二基極B2。該寄生電路也包含第一電阻Rp，其為該第一部份阱(即P型阱或靜電放電本體)的寄生電阻，以及由該第二部份阱(即n型阱)的寄生電阻所形成的第二電阻Rn。在一個實施例中，寄生雙極性電
晶體Q1的該第一射極端子E1可耦合至該焊墊，而第一集極C1可藉由第一電阻Rp耦合至該低電力源或電路公共接地端電壓。寄生雙極性電晶體Q2的該第二射極E2可耦合至電路公共接地端電壓，而第二集極C2可經由第二電阻Rn耦合至該焊墊。該第一基極B1可耦合至節點N1，其為第二電阻Rn以及第二集極C2的共同端子，而第二基極B2可耦合至節點N2，該節點N2為第一電阻Rp以及第一集極C1之間的共同端子。該電晶體的各種端子以及接點可如第2圖所述的對應至各種接觸區域，以及該靜電放電電路的阱。舉例而言，表1表示該寄生電路以及靜電放電電路相對應元件的實施例。
觸發電路由於該焊墊以及電路公共接地端電壓的外部連接而形成。在一個實施例中，該觸發電路包含第一觸發器234及第二觸發器238。該第一觸發器234及第二觸發器238包含第一反向二極體D1及第二反向二極體D2。該第一二極體包含第一正極以及第一負極，而第二反向二極體D2包含第二正極以及第二負極。第一反向二極體D1的該第一正極可耦合至節點N3，其舉
例而言可對應至該第三第一部份接觸區域，而該第一負極可耦合至該焊墊；第二反向二極體D2的該第二正極可耦合至電路公共接地端電壓且該第二負極可耦合至節點N4，其舉例而言可對應至該第三第二部份接觸區域。在靜電放電情況下，例如在該焊墊處靜電放電轟炸，該觸發器可啟動該靜電放電電路而形成低電阻電流路徑303。該低電阻電流路徑可將靜電放電電流從焊墊放電至電路公共接地端電壓。作為替代地，當靜電放電轟炸是在該電路公共接地端電壓處時，該觸發器可啟動該靜電放電電路並形成低電阻電流路徑，其可將靜電放電電流從該電路公共接地端電壓放電至該焊墊。藉由裁修該接觸區域以及阱的摻雑濃度，該觸發器可具有隨同足夠高的二極體崩潰電壓的低觸發電壓，以避免在該靜電放電電路的意外接通。在一個實施例中，兩個反向二極體在靜電放電脈衝下都具有高漏電流。靜電放電轟炸可導致足夠的漏電流，以流經該第二部份阱、二極體以及第一部份阱而使該PNP的射極/基極接面以及NPN的射極/基極接面正向偏壓，以觸發矽控整流器。在另一實施例中，兩個反向二極體都具有低第一崩潰電壓以及足夠的第二崩潰電流。靜電放電轟炸可導致該反向二極體崩潰。如此可造成足夠的靜電放電電流，以流經該第一部份阱、二極體以及第二部份阱而使該PNP的射極/基極接面以及NPN的基極/射極接面正向偏壓，以觸發矽控整流器。本發明可在不背離其精神以及基本特性下以其他特定形式所實現。因此，上述實施例在各方面皆應視為說明用途而非限縮在此所述之發明。本發明的範圍可藉由所附申請專利範圍所表現，而非藉由前述內容，且該申請專利範圍同等的範圍及意義內的所有改變皆意包含於其
中。
100‧‧‧裝置
104‧‧‧第一源極
108‧‧‧第二源極/低電力源/低電源軌
110‧‧‧靜電放電模組
120‧‧‧靜電放電電路
124‧‧‧第一靜電放電端子
128‧‧‧第二靜電放電端子
130‧‧‧觸發電路
134‧‧‧第一觸發器
138‧‧‧第二觸發器
180‧‧‧內部電路
Claims (18)
- 一種靜電放電模組，包括：靜電放電電路，係耦合於第一源極以及第二源極之間，其中，該第一源極係為焊墊；觸發電路，係用於啟動該靜電放電電路，以在該第一及第二源極間提供低電阻電流路徑，該觸發電路包括：第一觸發器，係於該第一源極以及藉由該靜電放電形成的寄生電路之第一電晶體的第一集極之間，以及第二觸發器係於該第二源極以及藉由靜電放電形成的寄生電路之第二電晶體的第二集極之間；以及其中，該觸發電路提供低觸發電壓，以啟動該靜電放電電路。
- 如申請專利範圍第1項所述之靜電放電模組，其中，該第一源極包括耦合至高電壓訊號峰值電壓的焊墊。
- 如申請專利範圍第2項所述之靜電放電模組，其中，該第二源極包括低電力源。
- 如申請專利範圍第1項所述之靜電放電模組，其中，該第一觸發器與該第二觸發器係包括反向二極體在正向靜電放電脈衝下具有足夠高的漏電流，以觸發該靜電放電電路。
- 如申請專利範圍第1項所述之靜電放電模組，其中，該第一觸發器與該第二觸發器係包括反向二極體具有低第一崩潰電壓，以及足夠的第二崩潰電流，以觸發該靜電放電電路。
- 如申請專利範圍第3項所述之靜電放電模組，其中，該第一觸發器係直接地耦合節點，該節點係對應第三第一部分接觸區 域。
- 如申請專利範圍第6項所述之靜電放電模組，其中，該第二觸發器係直接地耦合節點，該節點係對應第三第二部分接觸區域。
- 如申請專利範圍第5項所述之靜電放電模組，其中，該反向二極體具有大於峰值電壓的二極體崩潰電壓Vdbd。
- 如申請專利範圍第6項所述之靜電放電模組，其中，該第一觸發器與該第二觸發器包括第一及第二反向二極體，其中，該第一二極體包括經由該靜電放電電路間接耦合至該低電力源的第一正極，以及直接耦合至該焊墊的第一負極；以及該第二二極體包括直接耦合至該低電力源的第二正極，以及經由該靜電放電電路間接耦合至該焊墊的第二負極。
- 如申請專利範圍第1項所述之靜電放電模組，其中，該靜電放電電路包括以矽控整流(SCR)為基礎的靜電放電電路。
- 一種靜電放電裝置，包括：基板，係製作有靜電放電區域於其中，該靜電放電區域包括靜電放電模組，其中，該靜電放電模組包括：靜電放電電路，係耦合於第一源極以及第二源極之間，其中，該第一源極係為焊墊；以及觸發電路，係用於啟動該靜電放電電路，以於該第一及第二源極間提供低電阻電流路徑，該觸發電路包括：第一觸發器，係於該第一源極以及藉由該靜電放電形成的寄生電路之第一電晶體的第一集極之間，以及第二觸發器係於該第二源極以及藉由靜電放電形成的寄生電路之第二電晶體 的第二集極之間；其中，該第一觸發器與該第二觸發器係包括反向二極體，該反向二極體具有在正向靜電放電脈衝下具有足夠高的漏電流，以觸發該靜電放電電路，以及具有低第一崩潰電壓與足夠的第二崩潰電流，以觸發該靜電放電電路，其中，在焊墊電壓訊號大約為12伏特，該第一崩潰電壓大於大約15伏特，而該第二崩潰電流在靜電放電情況下大於大約200毫安培，以及其中，該觸發電路提供低觸發電壓，以啟動該靜電放電電路。
- 如申請專利範圍第11項所述之靜電放電裝置，其中，該第一源極包括耦合至高電壓訊號峰值電壓的焊墊。
- 如申請專利範圍第12項所述之靜電放電裝置，其中，該第二源極包括低電力源。
- 如申請專利範圍第11項所述之靜電放電裝置，其中，該第一觸發器係直接地耦合節點，該節點係對應第三第一部分接觸區域。
- 如申請專利範圍第11項所述之靜電放電裝置，其中，該第二觸發器係直接地耦合節點，該節點係對應第三第二部分接觸區域。
- 如申請專利範圍第11項所述之靜電放電裝置，其中，該反向二極體具有大於在正常操作期間於該焊墊所接收的任何電壓訊號的二極體崩潰電壓Vdbd。
- 如申請專利範圍第13項所述之靜電放電裝置，其中，該第一 觸發器與該第二觸發器包括第一及第二反向二極體，其中，該第一二極體包括經由該靜電放電電路間接耦合至該低電力源的第一正極，以及直接耦合至該焊墊的第一負極；以及該第二二極體包括直接耦合至該低電力源的第二正極，以及經由該靜電放電電路間接耦合至該焊墊的第二負極。
- 一種製造靜電放電裝置的方法，包括：提供基板；形成靜電放電區域於該基板中，該靜電放電區域包括靜電放電模組，其中，該靜電放電模組包括：靜電放電電路，係耦合於第一源極以及第二源極之間，其中，該第一源極係為焊墊；以及觸發電路，係用於啟動該靜電放電電路，以於該第一及第二源極間提供低電阻電流路徑，該觸發電路包括：第一觸發器，係於該第一源極以及藉由該靜電放電形成的寄生電路之第一電晶體的第一集極之間，以及第二觸發器係於該第二源極以及藉由靜電放電形成的寄生電路之第二電晶體的第二集極之間；以及其中，該觸發電路提供低觸發電壓，以啟動該靜電放電電路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/474,738 US9343413B2 (en) | 2012-05-18 | 2012-05-18 | ESD protection for high voltage applications |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201409655A TW201409655A (zh) | 2014-03-01 |
| TWI541974B true TWI541974B (zh) | 2016-07-11 |
Family
ID=49511177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102115575A TWI541974B (zh) | 2012-05-18 | 2013-05-01 | 高電壓應用之靜電放電保護 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9343413B2 (zh) |
| KR (1) | KR20130129144A (zh) |
| CN (1) | CN103427408B (zh) |
| DE (1) | DE102013209222B4 (zh) |
| SG (2) | SG10201509075QA (zh) |
| TW (1) | TWI541974B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2515428B1 (en) * | 2011-04-21 | 2015-10-07 | Sandeep Taneja | High efficiency switching apparatus for dynamically connecting or disconnecting mutually coupled inductive coils |
| US9921596B2 (en) * | 2013-12-23 | 2018-03-20 | Marvell Israel (M.I.S.L) Ltd | Power supply noise reduction circuit and power supply noise reduction method |
| TWI591793B (zh) | 2015-03-26 | 2017-07-11 | 立積電子股份有限公司 | 靜電放電保護電路 |
| CN106158844B (zh) * | 2015-03-26 | 2019-09-17 | 立积电子股份有限公司 | 静电放电保护电路 |
| WO2017052553A1 (en) * | 2015-09-24 | 2017-03-30 | Intel Corporation | Silicon controlled rectifier with reverse breakdown trigger |
| CN107039961A (zh) * | 2016-02-04 | 2017-08-11 | 上海新微技术研发中心有限公司 | 一种能工作于高电源电压下的静电释放电路和电路单元 |
| CN106682331A (zh) * | 2016-12-30 | 2017-05-17 | 北京厚德微电技术有限公司 | 集成电路版图的静电保护结构的提取和智能设计验证方法 |
| US10347622B2 (en) * | 2017-01-05 | 2019-07-09 | Globalfoundries Inc. | Silicon-controlled rectifiers having a cathode coupled by a contact with a diode trigger |
| CN108878417B (zh) * | 2018-07-05 | 2020-10-30 | 江南大学 | 一种高维持mos辅助触发scr结构的瞬态电压抑制器 |
| KR102440203B1 (ko) * | 2021-05-28 | 2022-09-05 | (주)아트로닉스 | Esd 보호용 반도체 소자 및 그의 제조 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100220385B1 (ko) * | 1996-11-02 | 1999-09-15 | 윤종용 | 정전기 보호 소자 |
| TW463442B (en) | 1999-09-13 | 2001-11-11 | United Microelectronics Corp | Electrostatic discharge protection circuit having common discharge line |
| US6873505B2 (en) * | 1999-09-14 | 2005-03-29 | United Microelectronics Corp. | Electrostatic discharge protective circuitry equipped with a common discharge line |
| JP4008744B2 (ja) * | 2002-04-19 | 2007-11-14 | 株式会社東芝 | 半導体装置 |
| US7471493B1 (en) | 2002-11-14 | 2008-12-30 | Altera Corporation | Fast and compact SCR ESD protection device for high-speed pins |
| GB0324498D0 (en) | 2003-07-21 | 2003-11-26 | Aventis Pharma Inc | Heterocyclic compounds as P2X7 ion channel blockers |
| DE102004009981B4 (de) | 2004-03-01 | 2005-12-29 | Infineon Technologies Ag | ESD-Schutzschaltkreis mit Kollektorstrom-gesteuerter Zündung für eine monolithisch integrierte Schaltung |
| KR20060116545A (ko) * | 2005-05-10 | 2006-11-15 | 삼성전자주식회사 | 정전기 방전 보호 장치 |
| KR100835282B1 (ko) | 2007-01-23 | 2008-06-05 | 삼성전자주식회사 | 정전기 방전 보호 장치 |
| WO2011096031A1 (ja) * | 2010-02-04 | 2011-08-11 | パナソニック株式会社 | 静電気保護装置 |
| US8456785B2 (en) | 2010-10-25 | 2013-06-04 | Infineon Technologies Ag | Semiconductor ESD device and method |
-
2012
- 2012-05-18 US US13/474,738 patent/US9343413B2/en not_active Expired - Fee Related
-
2013
- 2013-05-01 TW TW102115575A patent/TWI541974B/zh not_active IP Right Cessation
- 2013-05-03 SG SG10201509075QA patent/SG10201509075QA/en unknown
- 2013-05-03 SG SG2013034061A patent/SG195461A1/en unknown
- 2013-05-16 KR KR1020130055953A patent/KR20130129144A/ko not_active Application Discontinuation
- 2013-05-17 DE DE102013209222.9A patent/DE102013209222B4/de active Active
- 2013-05-20 CN CN201310186668.5A patent/CN103427408B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US9343413B2 (en) | 2016-05-17 |
| DE102013209222A1 (de) | 2013-11-21 |
| KR20130129144A (ko) | 2013-11-27 |
| SG195461A1 (en) | 2013-12-30 |
| US20130308231A1 (en) | 2013-11-21 |
| SG10201509075QA (en) | 2015-12-30 |
| TW201409655A (zh) | 2014-03-01 |
| CN103427408B (zh) | 2017-04-26 |
| DE102013209222B4 (de) | 2019-05-29 |
| CN103427408A (zh) | 2013-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI541974B (zh) | 高電壓應用之靜電放電保護 | |
| US10134724B2 (en) | Electro-static discharge protection devices having a low trigger voltage | |
| US9171832B2 (en) | Analog switch with high bipolar blocking voltage in low voltage CMOS process | |
| TWI523197B (zh) | 靜電放電保護裝置 | |
| US8513737B2 (en) | ESD protection element | |
| US9685431B2 (en) | Semiconductor device for electrostatic discharge protection | |
| US10930641B2 (en) | Series connected ESD protection circuit | |
| CN109427770B (zh) | 具有双向硅控整流器（scr）的静电放电保护电路 | |
| CN112216690A (zh) | 具有低寄生电容的静电放电保护结构及其静电放电保护电路 | |
| US8710545B2 (en) | Latch-up free ESD protection | |
| US9633992B1 (en) | Electrostatic discharge protection device | |
| KR100750588B1 (ko) | 정전기 방전 보호회로 | |
| CN104766858A (zh) | 静电放电保护装置 | |
| CN109148438B (zh) | 高压静电保护器件及等效电路 | |
| US8913358B2 (en) | Latch-up immune ESD protection | |
| EP3503184A1 (en) | Device and method for electrostatic discharge (esd) protection | |
| KR20120068142A (ko) | 방전소자 | |
| KR101349998B1 (ko) | 정전기 방전 보호 장치 | |
| US20080121925A1 (en) | Low voltage triggered silicon controlled rectifier | |
| CN112447703A (zh) | 静电放电防护元件 | |
| KR102139088B1 (ko) | 높은 홀딩 전류를 갖는 정전기 방전 보호소자 | |
| Won et al. | SCR stacking structure with high holding voltage for high voltage power clamp | |
| CN111106109A (zh) | 正负压接口的静电放电钳位保护元件 | |
| CN114664811A (zh) | 静电保护结构、静电保护电路、芯片 | |
| KR20150086752A (ko) | 정전기 방전 보호 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |