CN103515379B - 无受闩锁影响的esd保护 - Google Patents
无受闩锁影响的esd保护 Download PDFInfo
- Publication number
- CN103515379B CN103515379B CN201310263009.7A CN201310263009A CN103515379B CN 103515379 B CN103515379 B CN 103515379B CN 201310263009 A CN201310263009 A CN 201310263009A CN 103515379 B CN103515379 B CN 103515379B
- Authority
- CN
- China
- Prior art keywords
- breech lock
- coupled
- potential power
- static discharge
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003068 static effect Effects 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims description 22
- 230000005611 electricity Effects 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 11
- 238000002955 isolation Methods 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000712 assembly Effects 0.000 description 3
- 238000000429 assembly Methods 0.000 description 3
- 239000000725 suspension Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003032 molecular docking Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 206010010144 Completed suicide Diseases 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000254 damaging effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种无受闩锁影响的ESD保护。静电放电模块包括：静电放电电路及闩锁控制电路；该静电放电电路，具有接垫端及低电位电源端；该闩锁控制电路，包括耦接于高电位电源的第一闩锁端以及耦接于ESD电路的闩锁输出端；第一操作模式与第二操作模式；其中，在该第一操作模式中，闩锁控制电路是去激活的并且该静电放电电路具有小于100mA的第一触发电流It1，并且在该第二操作模式中，闩锁控制电路是激活的并且该静电放电电路具有大于100mA的第二触发电流It2。
Description
背景技术
由静电产生的静电放电(ESD)，其特征通常在于快速瞬间的高电压放电。ESD事件可出现在电性及电子电路中，如集成电路(IC)。其可产生足以对连接于例如为集成电路输入及/或输出的器件造成破坏性击穿的高电压。
使ICs免于ESD的方式是使用硅控整流器(SCR)。然而，习知的SCR电路在正常IC操作期间受制于闩锁。闩锁影响IC的操作而造成缺陷。
因此，能够快速触发以避免破坏内部电路并且在正常操作期间不受闩锁影响的ESD保护电路是想要的。
发明内容
所呈现的是静电放电模块。该静电放电模块包括：静电放电电路，具有接垫端及低电位电源端；闩锁控制电路，包括耦接于高电位电源的第一闩锁端以及耦接于该静电放电电路的闩锁输出端；以及第一操作模式与第二操作模式；其中，在该第一操作模式中，闩锁控制电路是去激活的并且该静电放电电路具有小于100mA的第一触发电流It1，并且在该第二操作模式中，闩锁控制电路是激活的并且该静电放电电路具有大于100mA的第二触发电流It2。
在另一具体实施例中，所揭露的是静电放电模块。该静电放电模块包括：静电放电电路，具有接垫端及低电位电源端；闩锁控制电路，包括耦接于高电位电源的第一闩锁输入端、耦接于低电位电源的第二闩锁输入端以及耦接于该静电放电电路的闩锁输出端；以及第一操作模式与第二操作模式；其中，在该第一操作模式中，闩锁控制电路是去激活的并且该静电放电电路具有小于100mA的第一触发电流It1，而在该第二操作模式中，该闩锁控制电路是激活的，并且该静电放电电路具有大于100mA的第二触发电流It2。
在又一具体实施例中，所呈现的是形成器件的方法。本方法包括： 设置具有静电放电模块的基板，其中该静电放电模块包括具有接垫端及低电位电源端的静电放电电路、包括耦接于高电位电源的第一闩锁输入端以及耦接于该静电放电电路的闩锁输出端的闩锁控制电路、以及用于该静电放电模块的第一操作模式与第二操作模式；其中，在该第一操作模式中，该闩锁控制电路是去激活的并且该静电放电电路具有小于100mA的第一触发电流It1，而在第二操作模式中，闩锁控制电路是激活的并且该静电放电电路具有大于100mA的第二触发电流It2。
本文所揭露具体实施例的这些及其它优点及特征透过参照底下说明及附加图式将变得清楚明白。另外，要理解的是，本文所述各种具体实施例的特征是不互斥的并且可有各种组合及排列。
附图说明
在图式中，相称的组件符号在各图标中普遍意指相同的部件。还有，图式未必依比例绘制，在描述本发明的原理时通常加强重点。在底下的说明中，本发明的各种具体实施例是引用底下图式予以说明，其中：
图1表示具有静电放电模块的器件的一部份的具体实施例；
图2表示具有寄生电路的静电放电模块的具体实施例；
图3表示闩锁控制电路的具体实施例；
图4a至4b表示静电放电模块在静电放电和闩锁模式中的具体实施例；以及
图5a至5b表示静电放电模块在静电放电模式和闩锁模式中的具体实施例的电流-电压(I-V)曲线。
符号说明
100 器件
110 静电放电模块
112 第一接端、接垫
116 第二接端、低电位电源
118 高电位电源
120 静电放电电路
124 第一部位
128 第二部位
130 第一部位阱区
134 第一第一部位接触区域
136 第二第一部位接触区域
140 第二部位阱区
144 第一第二部位接触区域
146 第二第二部位接触区域
160 闩锁控制电路
162 第一闩锁控制输入接端
164 第二闩锁控制输入接端
168 闩锁控制输出端
170 内部电路
192 闩锁电流路径
220 寄生电路
292 电流路径
361 闩锁控制输入(LUi)
364 闩锁输出(LUo)部位
366 LUi输出端
371 LUo输入端
372 第一LUo接端
374 第二LUo接端
396 第二闩锁电流路径
B1 第一基极端
B2 第二基极端
C1 第一集极端
C2 第二集极端
D1 第一寄生二极管
D2 第二寄生二极管
E1 第一射极
E2 第二射极
Inv1 第一反向器
Inv2 第二反向器
Ncon1、Ncon2、Ncon3 节点
Q1 第一双极型结型晶体管(BJT)、第一寄生晶体管
Q2 第二双极型结型晶体管(BJT)、第二寄生晶体管
RC 电阻器。
Rp 第二电阻器
具体实施方式
具体实施例普遍与半导体器件有关。在一具体实施例中，器件包括ESD电路。举例而言，ESD电路是在ESD事件期间激活以耗散(dissipate)传输线的脉冲(TLP)电流。器件举例可为任何半导体器件类型，如集成电路(ICs)。ICs可与例如电子产品、计算机、显示器、行动电话、以及个人数字助理器(PDAs)合并或搭配使用。图1表示器件100的一部份的具体实施例。本器件是在半导体基板105中形成的。在一具体实施例中，基板为硅基板。其它类型的半导体基板也可有作用，包括绝缘体上半导体基板。在一具体实施例中，基板为轻掺杂的p型硅基板。例如，轻掺杂的p型基板具有大约1.7e15 cm-3的掺质浓度。其它掺杂浓度也可有作用。在其它具体实施例中，基板可掺有n型掺质及/或其它掺质浓度。例如，包括硼(B)、铝(Al)、铟(In)或其组合的P型掺质，而n型掺质可包括磷(P)、砷(As)、锑(Sb)或其组合。
本器件包括ESD模块110。在一具体实施例中，ESD模块包括ESD电路120及闩锁(闩锁)控制电路160。如图所示，ESD电路是置于基板中。ESD电路可包括用以隔离ESD电路的隔离区域（图中未示）。举例来说，ESD隔离区域可围绕ESD电路。ESD隔离区域可为沟槽隔离区域。ESD隔离区域例如为浅沟槽隔离(STI)区域。ESD隔离区域可与那些用于隔离器件主动区域的区域一样。其它类型的隔离区域配置也可有作用。在其它具体实施例中，未设置ESD隔离区域。
在一具体实施例中，ESD电路为硅控整流器(SCR)ESD电路。ESD电路包括第一部位(第一部位)124及第二部位(第二部位)128。此等部位是作用为ESD电路的接端。例如，第一接端112与第二接端116是 耦接于第一部位与第二部位。在一具体实施例中，第一接端是耦接于接垫。例如，接垫为器件的I/O接垫。第二接端是耦接于低电位电源。低电位电源举例为接地或公共接地端电压(VSS)。其它类接端耦接配置也可有作用。
内部电路170是耦接于接垫。例如，内部电路为I/O电路，如反向器。也可使其它类内部电路耦接于接垫。内部电路是耦接于高电位电源118与低电位电源116间。例如，高电位电源举例可为VDD并且低电位电源可为公共接地端电压。其它类高与低电位电源也可有作用。
在一具体实施例中，第一部位包括第一部位阱区130。第一部位阱区掺有第二极性类型掺质。第二部位包括第二部位阱区140。第二部位阱区掺有第一极性类型掺质。在一具体实施例中，第一极性为p型并且第二极性类型为n型。其它极性类型配置也可有作用。在某具体实施例中，阱区中的一个可由基板设置。基板在适当掺杂的情况下，其可当作ESD部位的一个的阱区。例如，若基板适当地掺有第一极性类型掺质，则其可充当为第二部位阱区。其它阱区配置也可有作用。
可通过中间隔离区域（图中未示）分离第一部位与第二部位。中间隔离区域举例可为ESD隔离区域的一部份。其它隔离区域配置也可有作用。
第一部位包括第一接触区域134与第二第一部位接触区域136。第一第一部位接触区域为第一极性类型接触区域，而第二第一部位接触区域为第二极性类型接触区域。第一与第二第一部位接触区域作用为第一接端的接触区域。例如，第一与第二第一部位接触区域共同耦接于接垫。在一具体实施例中，可设置用以分离第一部位接触区域的第一部位隔离区域（图中未示）。在其它具体实施例中，未设置用以分离第一部位接触区域的第一部位隔离区域。例如，第一部位接触区域为对接接触区域。第二部位包括第一接触区域144与第二第二部位接触区域146。第一第二部位接触区域为第一极性类型接触区域，而第二第二部位接触区域为第二极性类型接触区域。第一与第二第二部位接触区域作用为第二接端的接触区域。例如，第一与第二第二部位接触区域是耦接于低电位电源，如公共接地端电压。可设置用以分离第一与第二第二部位接触区域的第二部位隔离区域（图中未示）。在其它具体实施例中，未设置用以分离第一与第二第二部位接触区域的第二部位隔离区域。例如，第一与第二第二部位接触区域为对接接触区域。
在一具体实施例中，接触区域为重掺杂区域。设置其它掺质浓、度的接触区域也可有作用。另外，可在接触区域的表面上设置金属硅化物接触部。举例来说，硅化物接触部可降低接触电阻。如图所示，第一部位与第二部位的第一与第二接触区域是经布局以致第二接触区域彼此邻近。要理解的是，第一与第二接触区域的其它配置也可有作用。例如，第一接触区域可彼此邻近或一部分的第一接触区域与另一部位的第二接触区域是彼此邻近。
ESD电路在ESD状况下从接垫到接地产生用以耗散ESD电流的电流路径。例如，充足的ESD电流通过ESD电路时得以激活或触发ESD电路以产生电流路径。激活ESD电路的电流值称为触发电流It。
在一具体实施例中，设置闩锁(LU)控制电路160。如图所示，闩锁控制电路包括第一闩锁控制输入接端162与第二闩锁控制输入接端164及闩锁控制输出端168。第一闩锁控制输入端是耦接于高电位电源118以及第二闩锁控制输入端是耦接于低电位电源116。例如，高电位电源为VDD，而低电位电源为公共接地端电压。设置其它高及/或低电位电源也可有作用。在一具体实施例中，控制输出端是耦接于第二第一部位接触区域。
ESD模块具有第一及第二操作模式。其中一操作模式为ESD模式，而另一操作模式为闩锁模式。例如，第一模式为ESD模式；第二模式为闩锁(闩锁)模式。闩锁控制电路在ESD模式中遭到去激活并且在闩锁模式中遭到激活。在闩锁模式中，电源供应（例如VDD）是在器件上或供应至器件。如此，器件是正在正常状况下操作，但具有用以将电流驱向接垫的较高正或负直流(DC)电压。电源供应对于ESD模式而言是浮接的。
在一具体实施例中，ESD电路在第一操作模式中具有第一触发电流It1，而在第二操作模式中具有第二触发电流It2。举例来说，ESD电路在ESD模式中具有It1，而在闩锁模式中具有It2。在一具体实施例中，It1<It2。在一具体实施例中，It1小于触发电流阀值Itt并且It2大于Itt。触发电流阀值Itt为100mA。根据固态技术协会JEDEC，It大于100mA 时得以避免出现闩锁。较佳的是，It1是低到能快速触发ESD电路以避免破坏内部电路。
ESD电路产生寄生电路。图2表示图1的ESD电路120的寄生电路220。请参阅图1至2，寄生电路包括介于接垫112与低电位电源116间的第一双极型结型晶体管(BJT)Q1与第二双极型结型晶体管(BJT)Q2。在一具体实施例中，Q1为pnp型晶体管以及Q2为npn型晶体管。
第一晶体管Q1包括第一射极端E1、第一基极端B1以及第一集极端C1。类似地，Q2包括第二射极端E2、第二基极端B2以及第二集极端C2。在一具体实施例中，Q1为pnp晶体管而Q2为npn晶体管。
在一具体实施例中，第一射极端E1由第一第一部位接触区域所形成。例如，第一射极端E1为重掺杂p型第一第一部位接触区域。P型基板形成第一集极C1而第一基极端B1是由n型掺杂第一部位阱区所形成。这产生第一垂直pnp晶体管。例如，垂直pnp晶体管是沿着垂直于基板表面的方向形成。接垫是耦接于第一射极端E1，而第一集极端C1则通过p型掺杂第二部位阱区所形成的第二电阻器Rp来耦接于低电位电源。第一集极端C1与第二电阻器Rp的连接形成第二节点N2。Q1的基极是耦接于第二第一部位接触区域及控制电路的输出端。介于第一基极端B1与第二第一部位接触区域间的连接形成第一节点N1。
如图所示，第二双极型结型晶体管Q2是耦接于第一节点N1与低电位电源间。例如，第二集极端C2是耦接于第一节点N1而第二射极端E2是耦接于低电位电源。第二双极型结型晶体管Q2的基极是耦接于第二节点N2。例如，第二双极型结型晶体管Q2是在第二节点N2处耦接于第一集极端C1及低电位电源。这形成第二横向npn晶体管。例如，第二横向晶体管是平行于基板表面。第二集极端C2由n型掺杂第一部位阱区所形成，第二基极端B2由p型掺杂第二部位阱区所形成，而第二射极端E2则由n型掺杂第二第二部位接触区域所形成。当ESD电路触发时，在接垫与如公共接地端电压的低电位电源，间产生电流路径292。如图所示，介于接垫与公共接地端电压间的电流路径流经第一射极端E1﹑第一基极端B1﹑第二集极端C2﹑第二基极端B2及第二射极端E2。此电流路径称为ESD电路的闩锁电流路径。当充足的基板电流，如It，经由第一基极端B1及第一集极端C1导通时，ESD电路遭到触发以产生闩锁电流路径。在一具体实施例中，在ESD模式中，It等于It1。
图3表示闩锁控制电路160的具体实施例，闩锁控制电路可包括如图1所示的共同组件。如此，共同组件可不说明或不予以详述。闩锁控制电路包括闩锁控制输入(LUi)部位361及输出(LUo)部位364。LUi部位具有LUi输出端366并且是耦接于闩锁控制电路的输入端162与164。LUo部位包括LUo输入端371以及第一LUo接端372与第二LUo接端374。LUo输入端是耦接于LUi输出端，而第一LUo接端是耦接于高电位电源，并且第二LUo接端是作用为耦接于ESD电路的闩锁控制输出端168。例如，闩锁控制输出端是耦接于ESD电路的第一节点N1。
在一具体实施例中，若无电力供应至器件，则LUi部位于LUi输出端产生不动作LUi输出信号。另一方面，若电力供应至器件，则LUi部位于LUi输出端产生有动作LUi输出信号。例如，LUi在VDD=0V时产生不动作LUi输出信号，而LUi在VDD=VDD时产生有动作LUi输出信号。在一具体实施例中，不动作LUi输出信号将LUo部位去激活，致使ESD模块在ESD模式中操作；有动作LUi输出信号激活LUo部位，致使ESD模块在闩锁模式中操作。
第二闩锁电流路径396是在LUo部位遭到激活时产生的。第二闩锁电流路径是通过N1而从接垫到高电位电源。LUo不动作时，则不产生第二闩锁电流路径。例如，第二电流路径在闩锁模式中产生，但在ESD模式中则无电流路径。在一具体实施例中，第二电流路径包括介于接垫与第一节点N1间的第一双极型结型晶体管D1，以及从第一节点N1至高电位电源的第二双极型结型晶体管D2。二极管呈串连耦接，其中第一双极型结型晶体管D1的第一正极耦接于接垫，第一双极型结型晶体管D1的第一负极耦接于第一节点N1，第二双极型结型晶体管D2的第二正极耦接于第一节点N1，而第二双极型结型晶体管D2的第二负极耦接于高电位电源。
在一具体实施例中，LUo部位包括LUo晶体管。LUo晶体管在一具体实施例中为p型金属氧化物半导体场效晶体管(pFET)。LUo晶体管包括第一与第二源/漏极(S/D)端与栅极端。源/漏极端为p型掺杂区域。由 n型晶体管阱区所形成的晶体管的本体(body)是耦接于第一源/漏极端。
有动作LUi信号在一具体实施例中为逻辑1信号，而不动作LUi信号为逻辑0信号。有动作及不动作LUi信号的其它配置也可有作用。有动作LUi信号在一具体实施例中关闭LUo晶体管。这导致包括包含有第一双极型结型晶体管D1与第二双极型结型晶体管D2的第二电流路径的形成。第一二极管D1是由第一部位接触区域与第一部位阱区所形成，而D2则由晶体管阱区与LUo晶体管的第一源/漏极端所形成。不动作LUi信号开通LUo晶体管而在第一与第二源/漏极端间产生路径。这可使ESD电路在ESD模式中操作。
在一具体实施例中，LUi部位包括串连耦接的第一与第二反向器Inv1与Inv2。电阻器RC是耦接于Inv1的第一反向器输入端。在一具体实施例中，电阻器RC为多晶电阻器(polyresistor)。电阻器举例可为非硅化物电阻器。其在VDD有高电流时可防止反向器的栅极氧化物崩溃。Inv1的第一反向器输出端是耦接于Inv2的第二反向器输入端。第二反向器输出端作用为耦接于LUo输入端的LUi输出端。当电力供应至器件时，节点Ncon1等于逻辑1、Ncon2等于逻辑0以及Ncon3等于逻辑1。这产生有动作LUi输出信号，导致LUo部位有动作以产生第二电流路径。当电力未供应至器件时，VDD是浮接的（零电位）。如此，节点Ncon1等于逻辑0、Ncon2等于逻辑1以及Ncon3等于逻辑0。这产生不动作LUi输出信号，导致LUo部位不动作。
通过在闩锁模式中设置第二电流路径，用以触发ESD电路所需的电流（例如，It2）是除以2。在此种状况下，需要较高电流用以维持激活ESD电路所需的基板电位。在一具体实施例中，It2大于阀值，而在闩锁模式中防止闩锁。另一方面，触发电流（例如，It1）小于阀值，致使在ESD模式中快速触发ESD电路以避免破坏内部电路。
图4a至4b表示ESD模块在ESD及闩锁模式中操作的具体实施例。ESD模块包括耦接于ESD电路120的闩锁控制电路160。ESD模块可包括如图1至3所述的共同组件。例如，闩锁控制电路及ESD电路与图1至3所述类似。如此，共同组件可不予以说明或详述。
请参阅图4a至4b，ESD电路形成第一双极型结型晶体管Q1与 第二双极型结型晶体管Q2。第一双极型结型晶体管Q1为pnp晶体管以及第二双极型结型晶体管Q2为npn晶体管。至于闩锁控制电路，第一闩锁接端162与第二闩锁接端164是耦接于高电位电源118与低电位电源116。高电位电源是举例为VDD并且低电位电源可为公共接地端电压。闩锁输出端是耦接于ESD电路的第一节点N1。
请参阅图4a，当VDD未供应至器件或IC时，高电位电源是浮接的或处于零电位。如此，闩锁控制电路遭到去激活，导致ESD电路在ESD模式中操作。在ESD状况下，例如，ESD打上(zap)接垫，电流经由基板Rp穿过第一双极型结型晶体管Q1至接地。当有足够的电流穿过第二电阻器Rp时，第二双极型结型晶体管Q2得以开通，在ESD电路中产生闩锁电流路径192。例如，闩锁电流路径是在流经第二电阻器Rp的电流达到触发电流It1时产生。
图5a表示ESD模块在ESD模式中的I-V曲线。触发电流It1远小于100mA。这致使ESD电路快速触发以产生闩锁电流路径而避免其正在保护的内部电路损坏。
请参阅图4b，当电力供应至器件时，高电位电源等于VDD。如此，闩锁控制电路遭到激活，致使ESD电路在闩锁模式中操作。在闩锁模式中，ESD电路沿着闩锁电流路径292而具有第二电流路径396。第二电流路径是从接垫至第一节点N1再到高电位电源。第二电流路径是由第一与第二双极型结型晶体管D1与D2所形成。由于具有两条电流路径的ESD电路，闩锁模式中的触发电流It2大于100mA，如图5b所示。这防止ESD电路在闩锁模式中出现闩锁。
本发明可用其它特定形式予以具体实施而不脱离其精神或重要特征。因此，前述具体实施例是全面视为描述性质而非使本发明受限于本文所述。本发明的范畴因而是通过附加的权利要求予以指示，而非前述说明，并且权利要求均等意义及范围内的所有变更都意欲含括在本文中。
Claims (20)
1.一种静电放电模块，其包含：
静电放电电路，具有接垫端和低电位电源端；
闩锁控制电路，包括耦接于高电位电源的第一闩锁输入端和耦接于该静电放电电路的闩锁输出端；以及
第一操作模式与第二操作模式，用于该静电放电模块；
其中，在该第一操作模式中，该闩锁控制电路是去激活的并且该静电放电电路具有小于100mA的第一触发电流It1，而在该第二操作模式中，该闩锁控制电路是激活的并且该静电放电电路具有大于100mA的第二触发电流It2，以避免闩锁，以及
其中，该闩锁控制电路包括：
具有串连耦接的第一与第二反向器的闩锁控制输入部位，该第二反向器输出作用为该闩锁控制输入部位的输出端；
闩锁控制输出部位，其具有一晶体管，以第一接端耦接于该高电位电源，以第二接端耦接于该闩锁输出端，以及以栅极端耦接于该闩锁控制输入部位的该输出端，以及
在该第二操作模式中，在该接垫端、该闩锁输出端和该高电位电源之间产生第二操作模式电流路径。
2.如权利要求1所述的静电放电模块，其中该接垫端为器件的输入/输出接垫。
3.如权利要求2所述的静电放电模块，其中该静电放电电路包含第一部位与第二部位，其中该第一部位包含掺有第二极性类型掺质的第一部位阱区以及该第二部位包含掺有第一极性类型掺质的第二部位阱区。
4.如权利要求3所述的静电放电模块，其中该第一部位包含掺有第一类型极性掺质的第一第一部位接触区域以及掺有第二类型极性掺质的第二第一部位接触区域，该第一第一部位接触区域与该第二第一部位接触区域是共同耦接于该接垫端。
5.如权利要求4所述的静电放电模块，其中该第二部位包含掺有第一类型极性掺质的第一第二部位接触区域以及掺有第二类型极性掺质的第二第二部位接触区域，该第一第二部位接触区域与该第二第二部位接触区域是共同耦接于该低电位电源。
6.如权利要求5所述的静电放电模块，其中该第二第一部位接触区域及该第二第二部位接触区域是彼此邻近。
7.如权利要求6所述的静电放电模块，其中该些接触区域属于重掺杂。
8.如权利要求7所述的静电放电模块，其中该静电放电电路在静电放电状况下产生由该接垫端至该低电位电源端用以消散静电放电电流的电流路径。
9.如权利要求1所述的静电放电模块，其中该静电放电电路包含基于硅控整流器的静电放电电路。
10.如权利要求1所述的静电放电模块，其中该闩锁控制电路包含耦接于该低电位电源的第二闩锁输入端。
11.如权利要求1所述的静电放电模块，其中该静电放电电路包含第一双极型结型晶体管与第二双极型结型晶体管，其中该第一双极型结型晶体管为pnp晶体管以及该第二双极型结型晶体管为npn晶体管。
12.如权利要求11所述的静电放电模块，其中该第一双极型结型晶体管包含：
第一射极，耦接于该接垫端；
第一基极，耦接于该闩锁输出端；以及
第一集极，耦接于该低电位电源。
13.如权利要求12所述的静电放电模块，其中该第一射极由第一第一部位接触区域所形成、该第一基极由第一部位阱区所形成、以及该第一集极由基板所形成，该第一基极与第二第一部位接触区域是经连接以形成第一节点，以及由第二部位阱区所形成的该第一集极与电阻器是经连接以形成第二节点。
14.如权利要求13所述的静电放电模块，其中该第二双极型结型晶体管包含：
第二射极，耦接于该低电位电源；
第二基极，耦接于该第二节点；以及
第二集极，耦接于该第一节点。
15.如权利要求14所述的静电放电模块，其中该第二射极由该第二第二部位接触区域所形成，该第二基极由该第二部位阱区所形成，以及该第二集极由该第一部位阱区所形成。
16.一种静电放电模块，其包含：
静电放电电路，具有接垫端和低电位电源端；
闩锁控制电路，包括耦接于高电位电源的第一闩锁输入端、耦接于该低电位电源的第二闩锁输入端以及耦接于该静电放电电路的闩锁输出端；以及
第一操作模式与第二操作模式，用于该静电放电模块；
其中，在该第一操作模式中，该闩锁控制电路是去激活的并且该静电放电电路具有小于100mA的第一触发电流It1，而在该第二操作模式中，该闩锁控制电路是激活的并且该静电放电电路具有大于100mA的第二触发电流It2，以避免闩锁，以及其中，该闩锁控制电路包括具有串连耦接的第一与第二反向器的闩锁控制输入部位，该第二反向器输出作用为该闩锁控制输入部位的输出端，
闩锁控制输出部位，其具有一晶体管，以第一接端耦接于该高电位电源，以第二接端耦接于该闩锁输出端，以及以栅极端耦接于该闩锁控制输入部位的该输出端，以及
在该第二操作模式中，在该接垫端、该闩锁输出端和该高电位电源之间产生第二操作模式电流路径。
17.如权利要求16所述的静电放电模块，其中该静电放电电路包含第一部位和第二部位，其中该第一部位包含掺有第二极性类型掺质的第一部位阱区，以及该第二部位包含掺有第一极性类型掺质的第二部位阱区。
18.如权利要求17所述的静电放电模块，其中该第一部位包含掺有第一类型极性掺质的第一第一部位接触区域以及掺有第二类型极性掺质的第二第一部位接触区域，该第一第一部位接触区域与该第二第一部位接触区域是共同耦接于该接垫端。
19.如权利要求18所述的静电放电模块，其中该第二部位包含掺有第一类型极性掺质的第一第二部位接触区域以及掺有第二类型极性掺质的第二第二部位接触区域，该第一第二部位接触区域与该第二第二部位接触区域是共同耦接于该低电位电源。
20.一种形成集成器件的方法，其包含：
设置制备有静电放电模块的基板，其中该静电放电模块包含：
具有接垫端和低电位电源端的静电放电电路；
闩锁控制电路，包括耦接于高电位电源的第一闩锁输入端，耦接于低电位电源的第二闩锁输入端及耦接于该静电放电电路的闩锁输出端；以及其中，该闩锁控制电路包括具有串连耦接的第一与第二反向器的闩锁控制输入部位，该第二反向器输出作用为该闩锁控制输入部位的输出端，
以及闩锁控制输出部位，其具有一晶体管，以第一接端耦接于该高电位电源，以第二接端耦接于该闩锁输出端，以及以栅极端耦接于该闩锁控制输入部位的该输出端，且本体耦接于该第一接端；以及
用于该静电放电模块的第一操作模式与第二操作模式；
其中，在该第一操作模式中，该闩锁控制电路是去激活的并且该静电放电电路具有小于100mA的第一触发电流It1，而在该第二操作模式中，该闩锁控制电路是激活的并且该静电放电电路具有大于100mA的第二触发电流It2，以避免闩锁，其中，在该接垫端、该闩锁输出端和该高电位电源之间产生第二操作模式电流路径。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/535,314 US8913358B2 (en) | 2012-06-27 | 2012-06-27 | Latch-up immune ESD protection |
| US13/535,314 | 2012-06-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103515379A CN103515379A (zh) | 2014-01-15 |
| CN103515379B true CN103515379B (zh) | 2016-08-24 |
Family
ID=49777886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310263009.7A Expired - Fee Related CN103515379B (zh) | 2012-06-27 | 2013-06-27 | 无受闩锁影响的esd保护 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8913358B2 (zh) |
| CN (1) | CN103515379B (zh) |
| TW (1) | TWI520298B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10366974B2 (en) * | 2017-05-15 | 2019-07-30 | Nxp B.V. | Electrostatic discharge (ESD) protection device and method for operating an ESD protection device |
| TWI710193B (zh) * | 2019-05-07 | 2020-11-11 | 旺宏電子股份有限公司 | 用於靜電保護電路的控制電路 |
| CN112764448B (zh) * | 2019-11-05 | 2022-05-24 | 台达电子工业股份有限公司 | 过温度补偿控制电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1378283A (zh) * | 2001-04-02 | 2002-11-06 | 华邦电子股份有限公司 | 具有优良静电放电防护效果的输出缓冲器 |
| CN1829411A (zh) * | 2005-02-24 | 2006-09-06 | 三星电子株式会社 | 静电放电电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002075892A1 (en) * | 2001-03-16 | 2002-09-26 | Sarnoff Corporation | Electrostatic discharge protection structures having high holding current for latch-up immunity |
| TW493265B (en) * | 2001-08-16 | 2002-07-01 | Winbond Electronics Corp | ESD protection circuit with high trigger current |
| US20090268359A1 (en) * | 2008-04-25 | 2009-10-29 | International Business Machines Corporation | Electrostatic discharge power clamp with improved electrical overstress robustness |
-
2012
- 2012-06-27 US US13/535,314 patent/US8913358B2/en active Active
-
2013
- 2013-06-04 TW TW102119721A patent/TWI520298B/zh not_active IP Right Cessation
- 2013-06-27 CN CN201310263009.7A patent/CN103515379B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1378283A (zh) * | 2001-04-02 | 2002-11-06 | 华邦电子股份有限公司 | 具有优良静电放电防护效果的输出缓冲器 |
| CN1829411A (zh) * | 2005-02-24 | 2006-09-06 | 三星电子株式会社 | 静电放电电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201405761A (zh) | 2014-02-01 |
| TWI520298B (zh) | 2016-02-01 |
| CN103515379A (zh) | 2014-01-15 |
| US8913358B2 (en) | 2014-12-16 |
| US20140002934A1 (en) | 2014-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9831233B2 (en) | Apparatuses for communication systems transceiver interfaces | |
| CN101807598B (zh) | 一种pnpnp型双向可控硅 | |
| CN103456731B (zh) | 精密收发器的低电压保护设备及其形成方法 | |
| US8637899B2 (en) | Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals | |
| US6858901B2 (en) | ESD protection circuit with high substrate-triggering efficiency | |
| CN103001206B (zh) | 在混合电压芯片中使用低电压晶体管来钳住高电压电源的esd电源钳位 | |
| CN1829411B (zh) | 静电放电电路 | |
| CN103427408B (zh) | 用于高电压应用的静电放电保护 | |
| US20130277745A1 (en) | Electrostatic discharge (esd) guard ring protective structure | |
| CN113272956A (zh) | 用于耐高电压高速接口的具有低漏电流的电过应力保护 | |
| CN102456687A (zh) | 半导体esd器件和方法 | |
| CN103490399B (zh) | 保护电路 | |
| CN107799517A (zh) | 用于半导体结构的esd装置 | |
| CN103515379B (zh) | 无受闩锁影响的esd保护 | |
| CN103515359B (zh) | 无闩锁静电放电保护 | |
| CN106158959A (zh) | 一种半导体器件和电子装置 | |
| CN104766858B (zh) | 静电放电保护装置 | |
| KR100750588B1 (ko) | 정전기 방전 보호회로 | |
| CN115692402A (zh) | 二极管触发的双向可控硅器件及电路 | |
| CN107275324B (zh) | 静电放电保护装置及方法 | |
| Song et al. | A New dual directional SCR with high holding voltage for High Voltage ESD protection | |
| CN109671702B (zh) | 静电放电保护设备 | |
| US8941959B2 (en) | ESD protection apparatus | |
| CN100438018C (zh) | 双极互补式金属氧化物半导体的静电放电防护电路及方法 | |
| CN109979931B (zh) | 一种双向静电放电保护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160824 Termination date: 20210627 |