TW201324741A - 靜電放電保護裝置 - Google Patents

Abstract

一種靜電放電保護裝置，包括箝制單元及控制電路。箝制單元提供由第一電源配線至第一接地配線的放電路徑。控制電路接收來自第一電源配線的第一電源電壓以及來自第二電源配線的第二電源電壓。其中，當第一電源電壓與第二電源電壓被供應時，控制電路產生隔離訊號，以切斷放電路徑。當第一電源電壓與第二電源電壓不被供應時，控制電路利用來自第一電源配線的靜電訊號產生觸發訊號，以導通放電路徑。

Description

靜電放電保護裝置

本發明是有關於一種保護裝置，且特別是有關於一種靜電放電保護裝置。

靜電放電(electrostatic discharge，ESD)為自非導電表面之靜電移動的現象，其會造成積體電路中之半導體損害。例如，在封裝積體電路的機器或測試積體電路的儀器等常見的帶電體，接觸到晶片時，將會向晶片放電，此靜電放電之瞬間功率有可能造成晶片中的積體電路損壞。

為了防止積體電路受到外部靜電效應的影響而損壞，在積體電路中都會加入靜電放電保護裝置的設計。於矽化製程(silicide process)中，常見的靜電放電保護裝置是於N型電晶體的汲極上配置矽化物阻擋層(silicide block)，以致使N型電晶體在靜電放電事件發生時具有均勻開啟的特性(uniform turn-on)，進而提供較完整的放電路徑。然而，額外所設置矽化物阻擋層則會增加製程複雜度以及生產成本。

為了改善上述缺點，現有的靜電放電保護裝置大多已移除矽化物阻擋層的設置，並改用一控制電路來控制N型電晶體。然而，此種架構的靜電放電保護裝置則必須具有良好的控制電路，以適時地導通N型電晶體。此外，現有的控制電路往往容易受到雜訊的影響，進而造成靜電放電保護裝置的誤動作。

本發明提供一種靜電放電保護裝置，其控制電路利用來自不同電源配線的兩電源電壓來控制箝制單元，進而增加靜電放電保護裝置的抗雜訊能力。

本發明提供一種靜電放電保護裝置，接收來自不同電源配線的兩電源電壓，並利用兩電源電壓操作控制電路。藉此，將可提升靜電放電保護裝置的抗雜訊能力。

本發明提出一種靜電放電保護裝置，包括箝制單元及控制電路。箝制單元提供由第一電源配線至第一接地配線的放電路徑。控制電路接收來自第一電源配線的第一電源電壓以及來自第二電源配線的第二電源電壓。其中，當第一電源電壓與第二電源電壓被供應時，控制電路產生隔離訊號，以切斷放電路徑。此外，當第一電源電壓與第二電源電壓不被供應時，控制電路利用來自第一電源配線的靜電訊號產生觸發訊號，以導通放電路徑。

在本發明之一實施例中，上述之控制電路包括觸發單元及閂鎖單元。觸發單元電性連接第一電源配線、第二電源電壓與第一接地配線。此外，觸發單元依據第一電源電壓與第二電源電壓產生第一控制訊號，並依據靜電訊號產生一第二控制訊號。閂鎖單元電性連接第一電源配線與第一接地配線。此外，閂鎖單元依據第一控制訊號產生隔離訊號，且閂鎖單元依據第二控制訊號產生觸發訊號。

在本發明之一實施例中，上述之觸發單元包括第一P型電晶體、電阻及第一反相器。第一P型電晶體之源極電性連接第一電源配線，第一P型電晶體的閘極電性連接第二電源配線。電阻之第一端電性連接第一P型電晶體之汲極，電阻之第二端電性連接第一接地配線。第一反相器之輸入端電性連接電阻之第一端，第一反相器之輸出端輸出第一控制訊號或第二控制訊號。

在本發明之一實施例中，上述之閂鎖單元包括第二P型電晶體、第二反相器以及第一N型電晶體。第二P型電晶體之源極電性連接第二電源配線，第二P型電晶體之汲極產生隔離訊號或觸發訊號。第二反相器之輸入端電性連接第二P型電晶體之汲極，第二反相器之輸出端電性連接第二P型電晶體之閘極。第一N型電晶體之源極電性連接第一接地配線，第一N型電晶體之汲極電性連接第二P型電晶體之汲極，第一N型電晶體之閘極接收第一控制訊號或第二控制訊號。

本發明提出一種靜電放電保護裝置，包括控制電路及箝制單元。控制電路電性連接第一電源配線、第二電源配線與第一接地配線。箝制單元提供由第一電源配線至第一接地配線的放電路徑。其中，當第一電源電壓與第二電源電壓分別被供應至第一電源配線與第二電源配線時，控制電路產生隔離訊號，以切斷放電路徑。此外，當第一電源電壓與第二電源電壓不被供應時，控制電路利用來自第一電源配線的靜電訊號產生觸發訊號，以導通放電路徑。

基於上述，本發明提出一種靜電放電保護裝置，其控制電路利用來自不同電源配線的兩電源電壓來控制箝制單元。藉此，當第一電源電壓與第二電源電壓被供應時，受控於兩電源電壓的控制電路將不會輕易地受到雜訊的影響，進而增加靜電放電保護裝置的抗雜訊能力。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

在以下說明中，為呈現對本發明之說明的一貫性，故在不同的實施例中，若有功能與結構相同或相似的元件會用相同的元件符號與名稱。

[第一實施例]

圖1為依據本發明之第一實施例之靜電放電保護裝置的方塊示意圖。請參照圖1，靜電放電保護裝置100包括控制電路110以及箝制單元120。控制電路110電性連接電源配線131、電源配線133與接地配線135。此外，控制電路110用以接收來自電源配線131的電源電壓VDD1、來自電源配線133的電源電壓VDD2以及來自接地配線135的接地電壓GND1。箝制單元120電性連接在電源配線131與接地配線135之間，並用以提供由電源配線131至接地配線135的放電路徑。

在實際應用方面，當電源電壓VDD1及電源電壓VDD2被供應時，控制單元110會產生隔離訊號IS至箝制單元120的控制端，以使得箝制單元120切斷放電路徑。相對地，當電源電壓VDD1及電源電壓VDD2不被供應時，靜電放電事件可能會發生於電源配線131。為了因應此情況，當靜電放電事件發生時，靜電訊號將從電源配線131耦合至控制單元110，且控制單元110將利用靜電訊號產生觸發訊號TS，並傳送靜電訊號至箝制單元120的控制端，以使得箝制單元120導通放電路徑。

為了致使本領域具有通常知識者能更加了解本發明的第一實施例，圖2為依據本發明之第一實施例之靜電放電保護裝置的電路示意圖，以下請參照圖2來看控制電路110以及箝制單元120的細部電路與運作。

控制單元110包括觸發單元210與閂鎖單元240。其中，觸發單元210電性連接電源配線131、電源配線133以及接地配線135，並且觸發單元210包括P型電晶體MP1、電阻R1以及反相器211。在電性連接上，P型電晶體MP1之源極電性連接電源配線131，並且P型電晶體MP1之閘極電性連接電源配線133。電阻R1的第一端電性連接P型電晶體MP1之汲極，電阻R1的第二端電性連接接地配線135。反相器211具有輸入端、輸出端、電源端及接地端。反相器211的輸入端電性連接電阻R1的第一端，反相器211的電源端電性連接電源配線131以接收電源電壓VDD1，反相器211的接地端電性連接至接地配線135以接收接地電壓GND1，並且反相器211的輸出端用以輸出控制訊號CS1或是控制訊號CS2。

在整體操作上，當電源電壓VDD1與VDD2分別被提供至電源配線131與133時，P型電晶體MP1之閘極將接收到電源電壓VDD2，進而致使P型電晶體MP1截止。並且，由於電阻R1之第二端電性連接至接地配線135，因此接地電壓GND1將透過電阻R1傳遞至反相器211之輸入端。藉此，操作在電源電壓VDD1與接地電壓GND1之間的反相器211，將響應於所接收的接地電壓GND1，而據以產生具有高電壓準位的控制訊號CS1，例如：電源電壓VDD1。

附帶一提，為了確保P型電晶體MP1偏壓在電源電壓VDD1與VDD2時能維持在截止的狀態，因此電源電壓VDD1必須小於或是等於電源電壓VDD2。在實際應用上，靜電放電保護裝置100可例如是應用在快閃記憶體(flash memory)裝置中。此時，快閃記憶體裝置所需的兩電源電壓VDD1與VDD2為電壓值相等的兩電壓，因此可致使控制單元110維持正常的運作。換言之，只要電源電壓符合上述條件的電子電路皆是靜電放電保護裝置100可應用的範圍。

當電源電壓VDD1與VDD2不被供應時，電源配線133為浮接(floating)狀態，故此時P型電晶體MP1之閘極的電壓將趨近於接地電壓。此時，倘若靜電放電事件發生於電源配線131時，來自電源配線131的靜電訊號(例如：正脈衝訊號)將導致P型電晶體MP1導通。藉此，靜電訊號將透過P型電晶體MP1傳遞至反相器211的輸入端，進而致使反相器211產生具有低電壓準位的控制訊號CS2，例如：接地電壓GND1。

閂鎖單元240包括P型電晶體MP2、反相器213以及N型電晶體MN1。其中，N型電晶體MN1之源極電性連接至接地配線135，N型電晶體MN1之汲極電性連接P型電晶體MP2之汲極，並且N型電晶體MN1之閘極用以接收控制訊號CS1或是控制訊號CS2。反相器213具有輸入端、輸出端、電源端及接地端。反相器213之輸入端電性連接P型電晶體MP2之汲極，反相器213的電源端電性連接電源配線131以接收電源電壓VDD1，反相器213的接地端電性連接至接地配線135以接收接地電壓GND1，並且反相器213之輸出端電性連接P型電晶體MP2之閘極。P型電晶體MP2之源極電性連接電源配線131，並且P型電晶體MP2之汲極用以產生隔離訊號IS或觸發訊號TS。

當電源電壓VDD1與VDD2分別供應至電源配線131以及電源配線133時，N型電晶體MN1將接收到具有高電壓準位的控制訊號CS1，進而使得N型電晶體MN1導通。藉此，N型電晶體MN1的汲極將產生具有低電壓準位的隔離訊號IS，例如：接地電壓GND1。另ㄧ方面，接地電壓GND1將從接地配線135傳遞至反相器213之輸入端。藉此，操作在電源電壓VDD1與接地電壓GND1之間的反相器213，將響應於所接收的接地電壓GND1，而據以產生具有高電壓準位的訊號(例如：電源電壓VDD1)至P型電晶體MP2之閘極，進而致使P型電晶體MP2進入不導通的狀態。

當電源電壓VDD1與VDD2不被供應，且靜電放電事件發生於電源配線131時，觸發單元210將產生具有低電壓準位的控制訊號CS2。此時，N型電晶體MN1之閘極將接收到具有低電壓準位的控制訊號CS2，而致使N型電晶體MN1截止。此外，來自電源配線131的靜電訊號(例如正脈衝訊號)將耦合至N型電晶體MN1的汲極。藉此，N型電晶體MN1的汲極將產生具有高電壓準位的觸發訊號TS。另ㄧ方面，反相器213的輸入端電性連接N型電晶體MN1的汲極，因此來自電源配線131的靜電訊號(例如正脈衝訊號)也將耦合至反相器213之輸入端。藉此，反相器213將可透過P型電晶體MP2自動閂鎖住位在N型電晶體MN1之汲極的準位。亦即，反相器213將產生具有低電壓準位的訊號至P型電晶體MP2之閘極，進而致使P型電晶體MP2閂鎖在導通的狀態。

箝制單元120包括N型電晶體MN2。其中N型電晶體MN2的源極電性連接接地配線135，N型電晶體MN2的汲極電性連接電源配線131，並且N型電晶體MN2的閘極接收隔離訊號IS或觸發訊號TS。在操作上，當電源電壓VDD1與VDD2被供應時，N型電晶體MN2將接收隔離訊號IS。由於隔離訊號IS的電壓準位為接地電壓GND1，故使得N型電晶體MN2截止。此時，電源配線131至接地配線135的放電路徑將被切斷，進而防止電源電壓VDD1漏電至接地配線135。

當電源電壓VDD1與VDD2不被供應，且靜電放電事件發生於電源配線131時，N型電晶體MN2將對應地接收觸發訊號TS。由於觸發訊號TS之電壓準位為高電壓準位，故使得N型電晶體MN2導通。藉此，靜電訊號將經由N型電晶體MN2導引至接地配線135，進而使得被保護的電路不受到靜電訊號之影響。

如上所述，當電源配線131上發生靜電放電事件時，箝制單元120將導通放電路徑，進而致使被保護之電路不受到靜電訊號的影響。另一方面，在一般操作下，由於P型電晶體MP1是在兩電源電壓VDD1與VDD2的控制下而被切換至不導通的狀態，因此控制電路110將不容易受到電源配線131與133上之雜訊的影響。

舉例來說，圖3A至圖3E分別為依據本發明之第ㄧ實施例之模擬波形圖，其中圖式中的橫軸代表時間(單位為奈米秒，ns)，並且其縱軸代表電壓(單位為伏特，V)。如圖3A之左半邊的波形圖所示，當靜電放電事件發生於電源配線131時，電源配線131上將出現正脈衝訊號PS，且控制電路110將產生電壓位準如同正脈衝訊號PS的觸發訊號TS，進而致使箝制單元120導通放電路徑。再者，如圖3A之右半邊的波形圖所示，而在一般操作下，電源電壓VDD1及電源電壓VDD2皆為約3.6V，且控制電路110將產生具有低電壓準位的隔離訊號IS，例如0V，以致使箝制單元120切斷放電路徑。

如圖3B所示，在一般操作下，當電源配線133上出現雜訊時，亦即當電源電壓VDD2從3.6V短暫地下拉至0V時，隔離訊號IS只會短暫地從0V下拉至-0.5V。如此一來，此時的箝制單元120仍然是維持在截止的狀態。另一方面，如圖3C所示，當電源配線133上所出現的雜訊為正突波時，亦即當電源電壓VDD2短暫地上拉至10V時，隔離訊號IS的準位幾乎是沒有變動。也就是說，此時的箝制單元120仍然也是維持在截止的狀態。

如圖3D所示，在如上所述的操作下，若於電源配線131上模擬發生雜訊，使得電源電壓VDD1由3.6V短暫地下拉至0V，則隔離訊號IS也只會從0V短暫地下拉至-0.25V。如此一來，此時的箝制單元120仍然是維持在截止的狀態。再者，如圖3E所示，若於電源配線131上模擬發生雜訊，使得電源電壓VDD1從3.6V短暫地上拉至10V時，則箝制單元120所接收之隔離訊號IS只會從0V短暫地上拉至1.5V，且箝制單元120依舊是維持在截止的狀態。

[第二實施例]

圖4為本發明之第二實施例之靜電放電保護裝置的電路示意圖。請參照圖4，本實施例與第一實施例大致相同，且圖4中相同或相似的元件標號代表相同或相似的元件，本實施例中便不再贅述。

本實施例與第一實施例主要的不同之處在於：本實施例更包括N型電晶體MN3、二極體D1及二極體D2。其中，N型電晶體MN3之源極電性連接至接地配線135，N型電晶體MN3之汲極電性連接電源配線133，並且N型電晶體之閘極接收隔離訊號IS或觸發訊號TS。二極體D1之陽極電性連接電源配線131，並且二極體D1的陰極電性連接電源配線133。二極體D2之陽極電性連接電源配線133，並且二極體D2之陰體電性連接電源配線131。

為了致使靜電訊號可以在電源配線131、電源配線133以及接地配線135之間相互流通，因此本實施例在兩電源配線131與133之間串接二極體D1與二極體D2。此外，當電源配線131上發生靜電放電事件時，具有高電壓準位的觸發訊號TS將傳送至N型電晶體MN3的閘極，進而導通N型電晶體MN3。再者，隨著N型電晶體MN3的導通，電源配線133與接地配線135之間將可形成一電流迴路，進而致使二極體D1可以因應來自電源配線131的靜電訊號而導通。如此一來，二極體D1所形成的電壓差將可確保P型電晶體MP1維持在導通的狀態，進而致使觸發單元210可以正常地產生具有低電壓準位的控制訊號CS2。

[第三實施例]

圖5為本發明之第三實施例之靜電放電保護裝置的電路示意圖。請參照圖5，本實施例與第二實施例大致相同，且圖5中相同或相似的元件標號代表相同或相似的元件，本實施例中便不再贅述。

本實施例與第二實施例主要的不同之處在於：本實施例更包括接地配線137、二極體D3及二極體D4。其中，接地配線137用以接收接地電壓GND2。二極體D3之陽極電性連接至接地配線135，並且二極體D3之陰極電性連接至接地配線137。此外，二極體D4之陽極電性連接至接地配線137，並且二極體D4之陰極電性連接至接地配線135。靜電放電保護裝置500具有接地配線135及137，並將二極體D3及D4串接於接地配線135及137之間，以致使靜電電流的流動路徑更加完整。

綜上所述，本發明提出一種靜電放電保護裝置，其控制電路利用來自不同電源配線的兩電源電壓來控制箝制單元。其中，在靜電發生時，控制電路導通箝制單元中的放電路徑。此外，在一般操作下，控制電路切斷箝制單元中的放電路徑，且由於此時的控制電路受控於兩電源電壓，故不會輕易受到雜訊的影響。此外，本發明更在不同的電源配線以及不同的接地配線之間配置二極體，以致使靜電電流的流動路徑更加完整。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、400、500．．．靜電放電保護裝置

110．．．控制電路

120．．．箝制單元

131、133．．．電源配線

135、137．．．接地配線

VDD1、VDD2．．．電源電壓

GND1、GND2．．．接地電壓

210．．．觸發單元

240．．．閂鎖單元

211、213．．．反相器

MP1、MP2．．．P型電晶體

MN1、MN2、MN3．．．N型電晶體

R1．．．電阻

CS1、CS2．．．控制訊號

IS．．．隔離訊號

TS．．．觸發訊號

PS．．．正脈衝訊號

D1、D2、D3、D4．．．二極體

圖1為依據本發明之第一實施例之靜電放電保護裝置的方塊示意圖。

圖2為依據本發明之第一實施例之靜電放電保護裝置的電路示意圖。

圖3A至圖3E分別為依據本發明之第ㄧ實施利之模擬波形圖。

圖4為本發明之第二實施例之靜電放電保護裝置的電路示意圖。

圖5為本發明之第三實施例之靜電放電保護裝置的電路示意圖。

100．．．靜電放電保護裝置

110．．．控制電路

120．．．箝制單元

131、133．．．電源配線

135．．．接地配線

VDD1、VDD2．．．電源電壓

GND1．．．接地電壓

IS．．．隔離訊號

TS．．．觸發訊號

Claims (16)

1. 一種靜電放電保護裝置，包括：
   一箝制單元，提供由一第一電源配線至一第一接地配線的一放電路徑；以及
   一控制電路，接收來自該第一電源配線的一第一電源電壓以及來自一第二電源配線的一第二電源電壓，
   其中，當該第一電源電壓與該第二電源電壓被供應時，該控制電路產生一隔離訊號，以切斷該放電路徑，當該第一電源電壓與該第二電源電壓不被供應時，該控制電路利用來自該第一電源配線的一靜電訊號產生一觸發訊號，以導通該放電路徑。
2. 如申請專利範圍第1項所述之靜電放電保護裝置，其中該控制電路包括：
   一觸發單元，電性連接該第一電源配線、該第二電源電壓與該第一接地配線，其中該觸發單元依據該第一電源電壓與該第二電源電壓產生一第一控制訊號，並依據該靜電訊號產生一第二控制訊號；以及
   一閂鎖單元，電性連接該第一電源配線與該第一接地配線，其中該閂鎖單元依據該第一控制訊號產生該隔離訊號，且該閂鎖單元依據該第二控制訊號產生該觸發訊號。
3. 如申請專利範圍第2項所述之靜電放電保護裝置，其中該觸發單元包括：
   一第一P型電晶體，其源極電性連接該第一電源配線，該第一P型電晶體的閘極電性連接該第二電源配線；
   一電阻，其第一端電性連接該第一P型電晶體之汲極，該電阻之第二端電性連接該第一接地配線；以及
   一第一反相器，其輸入端電性連接該電阻之第一端，該第一反相器之輸出端輸出該第一控制訊號或該第二控制訊號。
4. 如申請專利範圍第2項所述之靜電放電保護裝置，其中該閂鎖單元包括：
   一第二P型電晶體，其源極電性連接該第一電源配線，該第二P型電晶體之汲極產生該隔離訊號或是該觸發訊號；
   一第二反相器，其輸入端電性連接該第二P型電晶體之汲極，該第二反相器之輸出端電性連接該第二P型電晶體之閘極；以及
   一第一N型電晶體，其源極電性連接該第一接地配線，該第一N型電晶體之汲極電性連接該第二P型電晶體之汲極，該第一N型電晶體之閘極接收該第一控制訊號或是該第二控制訊號。
5. 如申請專利範圍第1項所述之靜電放電保護裝置，其中該箝制單元由一第二N型電晶體所構成，其中該第二N型電晶體之源極電性連接該第一接地配線，該第二N型電晶體之汲極電性連接該第一電源配線，該第二N型電晶體之閘極接收該隔離訊號或該觸發訊號。
6. 如申請專利範圍第1項所述之靜電放電保護裝置，更包括：
   一第一二極體，其陽極電性連接該第一電源配線，該第一二極體的陰極電性連接該第二電源配線；
   一第二二極體，其陽極電性連接該第二電源配線，該第二二極體的陰極電性連接該第一電源配線；以及
   一第三N型電晶體，其汲極電性連接該第二電源配線，該第三N型電晶體的閘極接收該隔離訊號或是該觸發訊號，該第三N型電晶體的源極電性連接該第一接地配線或是一第二接地配線。
7. 如申請專利範圍第6項所述之靜電放電保護裝置，其中該第三N型電晶體的源極電性連接該第二接地配線，且該靜電放電保護裝置更包括：
   一第三二極體，其陽極電性連接該第一接地配線，該第一二極體的陰極電性連接該第二接地配線；以及
   一第四二極體，其陽極電性連接該第二接地配線，該第二二極體的陰極電性連接該第一接地配線。
8. 如申請專利範圍第1項所述之靜電放電保護裝置，其中該第一電源電壓相等於該第二電源電壓。
9. 一種靜電放電保護裝置，包括：
   一控制電路，電性連接一第一電源配線、一第二電源配線與一第一接地配線；以及
   一箝制單元，提供由該第一電源配線至該第一接地配線的一放電路徑，
   其中，當一第一電源電壓與一第二電源電壓分別被供應至該第一電源配線與該第二電源配線時，該控制電路產生一隔離訊號，以切斷該放電路徑，當該第一電源電壓與該第二電源電壓不被供應時，該控制電路利用來自該第一電源配線的一靜電訊號產生一觸發訊號，以導通該放電路徑。
10. 如申請專利範圍第9項所述之靜電放電保護裝置，其中該控制電路包括：
    一觸發單元，電性連接該第一電源配線、該第二電源電壓與該第一接地配線，其中該觸發單元依據該第一電源電壓與該第二電源電壓產生一第一控制訊號，並依據該靜電訊號產生一第二控制訊號；以及
    一閂鎖單元，電性連接該第一電源配線與該第一接地配線，其中該閂鎖單元依據該第一控制訊號產生該隔離訊號，且該閂鎖單元依據該第二控制訊號產生該觸發訊號。
11. 如申請專利範圍第10項所述之靜電放電保護裝置，其中該觸發單元包括：
    一第一P型電晶體，其源極電性連接該第一電源配線，該第一P型電晶體的閘極電性連接該第二電源配線；
    一電阻，其第一端電性連接該第一P型電晶體之汲極，該電阻之第二端電性連接該第一接地配線；以及
    一第一反相器，其輸入端電性連接該電阻之第一端，該第一反相器之輸出端輸出該第一控制訊號或該第二控制訊號。
12. 如申請專利範圍第10項所述之靜電放電保護裝置，其中該閂鎖單元包括：
    一第二P型電晶體，其源極電性連接該第一電源配線，該第二P型電晶體之汲極產生該隔離訊號或該觸發訊號；
    一第二反相器，其輸入端電性連接該第二P型電晶體之汲極，該第二反相器之輸出端電性連接該第二P型電晶體之閘極；以及
    一第一N型電晶體，其源極電性連接該第一接地配線，該第一N型電晶體之汲極電性連接該第二P型電晶體之汲極，該第一N型電晶體之閘極接收該第一控制訊號或該第二控制訊號。
13. 如申請專利範圍第9項所述之靜電放電保護裝置，其中該箝制單元由一第二N型電晶體所構成，其中該第二N型電晶體之源極電性連接該第一接地配線，該第二N型電晶體之汲極電性連接該第一電源配線，該第二N型電晶體之閘極接收該隔離訊號或該觸發訊號。
14. 如申請專利範圍第9項所述之靜電放電保護裝置，更包括：
    一第一二極體，其陽極電性連接該第一電源配線，該第一二極體的陰極電性連接該第二電源配線；
    一第二二極體，其陽極電性連接該第二電源配線，該第二二極體的陰極電性連接該第一電源配線；以及
    一第三N型電晶體，其汲極電性連接該第二電源配線，該第三N型電晶體的閘極接收該隔離訊號或是該觸發訊號，該第三N型電晶體的源極電性連接該第一接地配線或是一第二接地配線。
15. 如申請專利範圍第14項所述之靜電放電保護裝置，其中該第三N型電晶體的源極電性連接該第二接地配線，且該靜電放電保護裝置更包括：
    一第三二極體，其陽極電性連接該第一接地配線，該第一二極體的陰極電性連接該第二接地配線；以及
    一第四二極體，其陽極電性連接該第二接地配線，該第二二極體的陰極電性連接該第一接地配線。
16. 如申請專利範圍第9項所述之靜電放電保護裝置，其中該第一電源電壓相等於該第二電源電壓。