CN103166211B - 静电放电保护装置 - Google Patents
静电放电保护装置 Download PDFInfo
- Publication number
- CN103166211B CN103166211B CN201210128363.4A CN201210128363A CN103166211B CN 103166211 B CN103166211 B CN 103166211B CN 201210128363 A CN201210128363 A CN 201210128363A CN 103166211 B CN103166211 B CN 103166211B
- Authority
- CN
- China
- Prior art keywords
- electrically connected
- ground connection
- power supply
- supply wiring
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明是有关于一种静电放电保护装置,包括箝制单元及控制电路。箝制单元提供由第一电源配线至第一接地配线的放电路径。控制电路接收来自第一电源配线的第一电源电压以及来自第二电源配线的第二电源电压。其中,当第一电源电压与第二电源电压被供应时,控制电路产生隔离信号,以切断放电路径。当第一电源电压与第二电源电压不被供应时,控制电路利用来自第一电源配线的静电信号产生触发信号,以导通放电路径。
Description
技术领域
本发明涉及一种保护装置,特别是涉及一种静电放电保护装置。
背景技术
静电放电(electrostatic discharge,ESD)是自非导电表面的静电移动的现象,其会造成集成电路中的半导体损害。例如,在封装集成电路的机器或测试集成电路的仪器等常见的带电体,接触到芯片时,将会向芯片放电,此静电放电的瞬间功率有可能造成芯片中的集成电路损坏。
为了防止集成电路受到外部静电效应的影响而损坏,在集成电路中都会加入静电放电保护装置的设计。在硅化工艺(silicide process)中,常见的静电放电保护装置是在N型晶体管的漏极上配置硅化物阻挡层(silicide block),以致使N型晶体管在静电放电事件发生时具有均匀开启的特性(uniform turn-on),进而提供较完整的放电路径。然而,额外所设置的硅化物阻挡层则会增加工艺复杂度以及生产成本。
为了改善上述缺点,现有的静电放电保护装置大多已移除硅化物阻挡层的设置,并改用一控制电路来控制N型晶体管。然而,此种架构的静电放电保护装置则必须具有良好的控制电路,以适时地导通N型晶体管。此外,现有的控制电路往往容易受到噪声的影响,进而造成静电放电保护装置的误动作。
由此可见,上述现有的静电放电保护装置在结构与使用上,显然仍存在有不便与缺陷,而亟待加以进一步改进。为了解决上述存在的问题,相关厂商莫不费尽心思来谋求解决之道,但长久以来一直未见适用的设计被发展完成,而一般产品又没有适切的结构能够解决上述问题,此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的静电放电保护装置,实属当前重要研发课题之一,亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于,克服现有的静电放电保护装置存在的缺陷,而提供一种新型结构的静电放电保护装置,所要解决的技术问题是使其控制电路利用来自不同电源配线的两个电源电压来控制箝制单元,进而增加静电放电保护装置的抗噪声能力,非常适于实用。
本发明的另一目的在于,克服现有的静电放电保护装置存在的缺陷,而提供一种新型结构的静电放电保护装置,所要解决的技术问题是使其接收来自不同电源配线的两个电源电压,并利用这两个电源电压操作控制电路,藉此提升静电放电保护装置的抗噪声能力,从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种静电放电保护装置,包括箝制单元及控制电路。箝制单元提供由第一电源配线至第一接地配线的放电路径。控制电路接收来自第一电源配线的第一电源电压以及来自第二电源配线的第二电源电压。其中,当第一电源电压与第二电源电压被供应时,控制电路产生隔离信号,以切断放电路径。此外,当第一电源电压与第二电源电压不被供应时,控制电路利用来自第一电源配线的静电信号产生触发信号,以导通放电路径。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的静电放电保护装置,其中所述的控制电路包括触发单元及闩锁单元。触发单元电性连接第一电源配线、第二电源配线与第一接地配线。此外,触发单元依据第一电源电压与第二电源电压产生第一控制信号,并依据静电信号产生一第二控制信号。闩锁单元电性连接第一电源配线与第一接地配线。此外,闩锁单元依据第一控制信号产生隔离信号,且闩锁单元依据第二控制信号产生触发信号。
前述的静电放电保护装置,其中所述的触发单元包括第一P型晶体管、电阻及第一反相器。第一P型晶体管的源极电性连接第一电源配线,第一P型晶体管的栅极电性连接第二电源配线。电阻的第一端电性连接第一P型晶体管的漏极,电阻的第二端电性连接第一接地配线。第一反相器的输入端电性连接电阻的第一端,第一反相器的输出端输出第一控制信号或第二控制信号。
前述的静电放电保护装置,其中所述的闩锁单元包括第二P型晶体管、第二反相器以及第一N型晶体管。第二P型晶体管的源极电性连接第二电源配线,第二P型晶体管的漏极产生隔离信号或触发信号。第二反相器的输入端电性连接第二P型晶体管的漏极,第二反相器的输出端电性连接第二P型晶体管的栅极。第一N型晶体管的源极电性连接第一接地配线,第一N型晶体管的漏极电性连接第二P型晶体管的漏极,第一N型晶体管的栅极接收第一控制信号或第二控制信号。
前述的静电放电保护装置,其中所述的箝制单元由一第二N型晶体管所构成,其中该第二N型晶体管的源极电性连接该第一接地配线,该第二N型晶体管的漏极电性连接该第一电源配线,该第二N型晶体管的栅极接收该隔离信号或该触发信号。
前述的静电放电保护装置,还包括:一第一二极管,其阳极电性连接该第一电源配线,该第一二极管的阴极电性连接该第二电源配线;一第二二极管,其阳极电性连接该第二电源配线,该第二二极管的阴极电性连接该第一电源配线;以及一第三N型晶体管,其漏极电性连接该第二电源配线,该第三N型晶体管的栅极接收该隔离信号或是该触发信号,该第三N型晶体管的源极电性连接该第一接地配线或是一第二接地配线。
前述的静电放电保护装置,其中所述的第三N型晶体管的源极电性连接该第二接地配线,且该静电放电保护装置还包括:一第三二极管,其阳极电性连接该第一接地配线,该第一二极管的阴极电性连接该第二接地配线;以及一第四二极管,其阳极电性连接该第二接地配线,该第二二极管的阴极电性连接该第一接地配线。
前述的静电放电保护装置,其中所述的第一电源电压相等于该第二电源电压。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种静电放电保护装置,包括控制电路及箝制单元。控制电路电性连接第一电源配线、第二电源配线与第一接地配线。箝制单元提供由第一电源配线至第一接地配线的放电路径。其中,当第一电源电压与第二电源电压分别被供应至第一电源配线与第二电源配线时,控制电路产生隔离信号,以切断放电路径。此外,当第一电源电压与第二电源电压不被供应时,控制电路利用来自第一电源配线的静电信号产生触发信号,以导通放电路径。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的静电放电保护装置,其中所述的控制电路包括:一触发单元,电性连接该第一电源配线、该第二电源配线与该第一接地配线,其中该触发单元依据该第一电源电压与该第二电源电压产生一第一控制信号,并依据该静电信号产生一第二控制信号;以及一闩锁单元,电性连接该第一电源配线与该第一接地配线,其中该闩锁单元依据该第一控制信号产生该隔离信号,且该闩锁单元依据该第二控制信号产生该触发信号。
前述的静电放电保护装置,其中所述的触发单元包括:一第一P型晶体管,其源极电性连接该第一电源配线,该第一P型晶体管的栅极电性连接该第二电源配线;一电阻,其第一端电性连接该第一P型晶体管的漏极,该电阻的第二端电性连接该第一接地配线;以及一第一反相器,其输入端电性连接该电阻的第一端,该第一反相器的输出端输出该第一控制信号或该第二控制信号。
前述的静电放电保护装置,其中所述的闩锁单元包括:一第二P型晶体管,其源极电性连接该第一电源配线,该第二P型晶体管的漏极产生该隔离信号或该触发信号;一第二反相器,其输入端电性连接该第二P型晶体管的漏极,该第二反相器的输出端电性连接该第二P型晶体管的栅极;以及一第一N型晶体管,其源极电性连接该第一接地配线,该第一N型晶体管的漏极电性连接该第二P型晶体管的漏极,该第一N型晶体管的栅极接收该第一控制信号或该第二控制信号
前述的静电放电保护装置,其中所述的箝制单元由一第二N型晶体管所构成,其中该第二N型晶体管的源极电性连接该第一接地配线,该第二N型晶体管的漏极电性连接该第一电源配线,该第二N型晶体管的栅极接收该隔离信号或该触发信号。
前述的静电放电保护装置,还包括:一第一二极管,其阳极电性连接该第一电源配线,该第一二极管的阴极电性连接该第二电源配线;一第二二极管,其阳极电性连接该第二电源配线,该第二二极管的阴极电性连接该第一电源配线;以及一第三N型晶体管,其漏极电性连接该第二电源配线,该第三N型晶体管的栅极接收该隔离信号或是该触发信号,该第三N型晶体管的源极电性连接该第一接地配线或是一第二接地配线。
前述的静电放电保护装置,其中所述的第三N型晶体管的源极电性连接该第二接地配线,且该静电放电保护装置还包括:一第三二极管,其阳极电性连接该第一接地配线,该第一二极管的阴极电性连接该第二接地配线;以及一第四二极管,其阳极电性连接该第二接地配线,该第二二极管的阴极电性连接该第一接地配线
前述的静电放电保护装置,其中所述的第一电源电压相等于该第二电源电压。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案,本发明静电放电保护装置至少具有下列优点及有益效果:本发明提出的一种静电放电保护装置,其控制电路利用来自不同电源配线的两个电源电压来控制箝制单元。藉此,当第一电源电压与第二电源电压被供应时,受控于两个电源电压的控制电路将不会轻易地受到噪声的影响,进而增加静电放电保护装置的抗噪声能力。
综上所述,本发明是有关于一种静电放电保护装置,包括箝制单元及控制电路。箝制单元提供由第一电源配线至第一接地配线的放电路径。控制电路接收来自第一电源配线的第一电源电压以及来自第二电源配线的第二电源电压。其中,当第一电源电压与第二电源电压被供应时,控制电路产生隔离信号,以切断放电路径。当第一电源电压与第二电源电压不被供应时,控制电路利用来自第一电源配线的静电信号产生触发信号,以导通放电路径。本发明在技术上有显著的进步,并具有明显的积极效果,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1是依据本发明第一实施例的静电放电保护装置的方框示意图。
图2是依据本发明第一实施例的静电放电保护装置的电路示意图。
图3A-1至图3E-3分别是依据本发明第一实施利的模拟波形图。
图4是本发明第二实施例的静电放电保护装置的电路示意图。
图5是本发明第三实施例的静电放电保护装置的电路示意图。
100、400、500:静电放电保护装置110:控制电路
120:箝制单元 131、133:电源配线
135、137:接地配线 VDD1、VDD2:电源电压
GND1、GND2:接地电压 210:触发单元
240:闩锁单元 211、213:反相器
MP1、MP2:P型晶体管 MN1、MN2、MN3:N型晶体管
R1:电阻 CS1、CS2:控制信号
IS:隔离信号 TS:触发信号
PS:正脉冲信号 D1、D2、D3、D4:二极管
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的静电放电保护装置其具体实施方式、结构、特征及其功效,详细说明如后。
有关本发明的前述及其他技术内容、特点及功效,在以下配合参考图式的较佳实施例的详细说明中将可清楚的呈现。为了方便说明,在以下的实施例中,相同的元件以相同的编号表示。
[第一实施例]
图1是依据本发明第一实施例的静电放电保护装置的方框示意图。请参阅图1所示,静电放电保护装置100包括控制电路110以及箝制单元120。控制电路110电性连接电源配线131、电源配线133与接地配线135。此外,控制电路110用以接收来自电源配线131的电源电压VDD1、来自电源配线133的电源电压VDD2以及来自接地配线135的接地电压GND1。箝制单元120电性连接在电源配线131与接地配线135之间,并用以提供由电源配线131至接地配线135的放电路径。
在实际应用方面,当电源电压VDD1及电源电压VDD2被供应时,控制单元110会产生隔离信号IS至箝制单元120的控制端,以使得箝制单元120切断放电路径。相对地,当电源电压VDD1及电源电压VDD2不被供应时,静电放电事件可能会发生于电源配线131。为了因应此情况,当静电放电事件发生时,静电信号将从电源配线131耦合至控制单元110,且控制单元110将利用静电信号产生触发信号TS,并传送静电信号至箝制单元120的控制端,以使得箝制单元120导通放电路径。
为了使本领域具有通常知识的技术人员能更加了解本发明的第一实施例,图2是依据本发明第一实施例的静电放电保护装置的电路示意图,以下请参照图2来看控制电路110以及箝制单元120的细部电路与运作。
控制单元110包括触发单元210与闩锁单元240。其中,触发单元210电性连接电源配线131、电源配线133以及接地配线135,并且触发单元210包括P型晶体管MP1、电阻R1以及反相器211。在电性连接上,P型晶体管MP1的源极电性连接电源配线131,并且P型晶体管MP1的栅极电性连接电源配线133。电阻R1的第一端电性连接P型晶体管MP1的漏极,电阻R1的第二端电性连接接地配线135。反相器211具有输入端、输出端、电源端及接地端。反相器211的输入端电性连接电阻R1的第一端,反相器211的电源端电性连接电源配线131以接收电源电压VDD1,反相器211的接地端电性连接至接地配线135以接收接地电压GND1,并且反相器211的输出端用以输出控制信号CS1或是控制信号CS2。
在整体操作上,当电源电压VDD1与VDD2分别被提供至电源配线131与133时,P型晶体管MP1的栅极将接收到电源电压VDD2,进而致使P型晶体管MP1截止。并且,由于电阻R1的第二端电性连接至接地配线135,因此接地电压GND1将通过电阻R1传递至反相器211的输入端。藉此,操作在电源电压VDD1与接地电压GND1之间的反相器211,将响应于所接收的接地电压GND1,而据以产生具有高电压准位的控制信号CS1,例如:电源电压VDD1。
附带一提,为了确保P型晶体管MP1偏压在电源电压VDD1与VDD2时能维持在截止的状态,因此电源电压VDD1必须小于或是等于电源电压VDD2。在实际应用上,静电放电保护装置100可例如是应用在快闪记忆体(flashmemory)装置中。此时,快闪记忆体装置所需的两电源电压VDD1与VDD2为电压值相等的两电压,因此可致使控制单元110维持正常的运作。换言之,只要电源电压符合上述条件的电子电路皆是静电放电保护装置100可应用的范围。
当电源电压VDD1与VDD2不被供应时,电源配线133为浮接(floating)状态,故此时P型晶体管MP1的栅极的电压将趋近于接地电压。此时,倘若静电放电事件发生于电源配线131时,来自电源配线131的静电信号(例如:正脉冲信号)将导致P型晶体管MP1导通。藉此,静电信号将通过P型晶体管MP1传递至反相器211的输入端,进而致使反相器211产生具有低电压准位的控制信号CS2,例如:接地电压GND1。
闩锁单元240包括P型晶体管MP2、反相器213以及N型晶体管MN1。其中,N型晶体管MN1的源极电性连接至接地配线135,N型晶体管MN1的漏极电性连接P型晶体管MP2的漏极,并且N型晶体管MN1的栅极用以接收控制信号CS1或是控制信号CS2。反相器213具有输入端、输出端、电源端及接地端。反相器213的输入端电性连接P型晶体管MP2的漏极,反相器213的电源端电性连接电源配线131以接收电源电压VDD1,反相器213的接地端电性连接至接地配线135以接收接地电压GND1,并且反相器213的输出端电性连接P型晶体管MP2的栅极。P型晶体管MP2的源极电性连接电源配线131,并且P型晶体管MP2的漏极用以产生隔离信号I S或触发信号TS。
当电源电压VDD1与VDD2分别供应至电源配线131以及电源配线133时,N型晶体管MN1将接收到具有高电压准位的控制信号CS1,进而使得N型晶体管MN1导通。藉此,N型晶体管MN1的漏极将产生具有低电压准位的隔离信号IS,例如:接地电压GND1。另一方面,接地电压GND1将从接地配线135传递至反相器213的输入端。藉此,操作在电源电压VDD1与接地电压GND1之间的反相器213,将响应于所接收的接地电压GND1,而据以产生具有高电压准位的信号(例如:电源电压VDD1)至P型晶体管MP2的栅极,进而致使P型晶体管MP2进入不导通的状态。
当电源电压VDD1与VDD2不被供应,且静电放电事件发生于电源配线131时,触发单元210将产生具有低电压准位的控制信号CS2。此时,N型晶体管MN1的栅极将接收到具有低电压准位的控制信号CS2,而致使N型晶体管MN1截止。此外,来自电源配线131的静电信号(例如正脉冲信号)将耦合至N型晶体管MN1的漏极。藉此,N型晶体管MN1的漏极将产生具有高电压准位的触发信号TS。另一方面,反相器213的输入端电性连接N型晶体管MN1的漏极,因此来自电源配线131的静电信号(例如正脉冲信号)也将耦合至反相器213的输入端。藉此,反相器213将可通过P型晶体管MP2自动闩锁住位于N型晶体管MN1的漏极的准位。亦即,反相器213将产生具有低电压准位的信号至P型晶体管MP2的栅极,进而致使P型晶体管MP2闩锁在导通的状态。
箝制单元120包括N型晶体管MN2。其中N型晶体管MN2的源极电性连接接地配线135,N型晶体管MN2的漏极电性连接电源配线131,并且N型晶体管MN2的栅极接收隔离信号IS或触发信号TS。在操作上,当电源电压VDD1与VDD2被供应时,N型晶体管MN2将接收隔离信号IS。由于隔离信号IS的电压准位为接地电压GND1,故使得N型晶体管MN2截止。此时,电源配线131至接地配线135的放电路径将被切断,进而防止电源电压VDD1漏电至接地配线135。
当电源电压VDD1与VDD2不被供应,且静电放电事件发生于电源配线131时,N型晶体管MN2将对应地接收触发信号TS。由于触发信号TS的电压准位为高电压准位,故使得N型晶体管MN2导通。藉此,静电信号将经由N型晶体管MN2导引至接地配线135,进而使得被保护的电路不受到静电信号的影响。
如上所述,当电源配线131上发生静电放电事件时,箝制单元120将导通放电路径,进而致使被保护的电路不受到静电信号的影响。另一方面,在一般操作下,由于P型晶体管MP1是在两电源电压VDD1与VDD2的控制下而被切换至不导通的状态,因此控制电路110将不容易受到电源配线131与133上的噪声的影响。
举例来说,图3A-1至图3E-3分别是依据本发明第一实施例的模拟波形图,其中图式中的横轴代表时间(单位为纳米秒,ns),并且其纵轴代表电压(单位为伏特,V)。如图3A-1的波形图所示,当静电放电事件发生于电源配线131时,电源配线131上将出现正脉冲信号PS,且控制电路110将产生电压位准如同正脉冲信号PS的触发信号TS,进而致使箝制单元120导通放电路径。再者,如图3A-2的的波形图所示,而在一般操作下,电源电压VDD1及电源电压VDD2皆为约3.6V,且控制电路110将产生具有低电压准位的隔离信号IS,例如0V,以致使箝制单元120切断放电路径。
如图3B-1至图3B-3所示,在一般操作下,当电源配线133上出现噪声时,亦即当电源电压VDD2从3.6V短暂地下拉至0V时,隔离信号IS只会短暂地从0V下拉至-0.5V。如此一来,此时的箝制单元120仍然是维持在截止的状态。另一方面,如图3C-1至图3C-3所示,当电源配线133上所出现的噪声为正突波时,亦即当电源电压VDD2短暂地上拉至10V时,隔离信号IS的准位几乎是没有变动。也就是说,此时的箝制单元120仍然也是维持在截止的状态。
如图3D1-1至图3D-3所示,在如上所述的操作下,若在电源配线131上模拟发生噪声,使得电源电压VDD1由3.6V短暂地下拉至0V,则隔离信号IS也只会从0V短暂地下拉至-0.25V。如此一来,此时的箝制单元120仍然是维持在截止的状态。再者,如图3E-1至图3E-3所示,若在电源配线131上模拟发生噪声,使得电源电压VDD1从3.6V短暂地上拉至10V时,则箝制单元120所接收的隔离信号IS只会从0V短暂地上拉至1.5V,且箝制单元120依旧是维持在截止的状态。
[第二实施例]
图4是本发明第二实施例的静电放电保护装置的电路示意图。请参阅图4所示,本实施例与第-实施例大致相同,且图4中相同或相似的元件标号代表相同或相似的元件,本实施例中便不再赘述。
本实施例与第一实施例主要的不同之处在于:本实施例还包括N型晶体管MN 3、二极管D1及二极管D2。其中,N型晶体管MN3的之源极电性连接至接地配线135,N型晶体管MN3的漏极电性连接电源配线133,并且N型晶体管的栅极接收隔离信号IS或触发信号TS。二极管D1的阳极电性连接电源配线131,并且二极管D1的阴极电性连接电源配线133。二极管D2的阳极电性连接电源配线133,并且二极管D2的阴体电性连接电源配线131。
为了致使静电信号可以在电源配线131、电源配线133以及接地配线135之间相互流通,因此本实施例在两电源配线131与133之间串接二极管D1与二极管D2。此外,当电源配线131上发生静电放电事件时,具有高电压准位的触发信号TS将传送至N型晶体管MN 3的栅极,进而导通N型晶体管MN3。再者,随着N型晶体管MN3的导通,电源配线133与接地配线135之间将可形成一电流回路,进而致使二极管D1可以因应来自电源配线131的静电信号而导通。如此一来,二极管D1所形成的电压差将可确保P型晶体管MP1维持在导通的状态,进而致使触发单元210可以正常地产生具有低电压准位的控制信号CS2。
[第三实施例]
图5是本发明第三实施例的静电放电保护装置的电路示意图。请参阅图5所示,本实施例与第二实施例大致相同,且图5中相同或相似的元件标号代表相同或相似的元件,本实施例中便不再赘述。
本实施例与第二实施例主要的不同之处在于:本实施例还包括接地配线137、二极管D3及二极管D4。其中,接地配线137用以接收接地电压GND2。二极管D3的阳极电性连接至接地配线135,并且二极管D3的阴极电性连接至接地配线137。此外,二极管D4的阳极电性连接至接地配线137,并且二极管D4的阴极电性连接至接地配线135。静电放电保护装置500具有接地配线135及137,并将二极管D3及D4串接于接地配线135及137之间,以致使静电电流的流动路径更加完整。
综上所述,本发明提出的一种静电放电保护装置,其控制电路利用来自不同电源配线的两电源电压来控制箝制单元。其中,在静电发生时,控制电路导通箝制单元中的放电路径。此外,在一般操作下,控制电路切断箝制单元中的放电路径,且由于此时的控制电路受控于两个电源电压,故不会轻易受到噪声的影响。此外,本发明还在不同的电源配线以及不同的接地配线之间配置二极管,以致使静电电流的流动路径更加完整。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (14)
1.一种静电放电保护装置,其特征在于其包括:
一箝制单元,提供由一第一电源配线至一第一接地配线的一放电路径;以及
一控制电路,接收来自该第一电源配线的一第一电源电压以及来自一第二电源配线的一第二电源电压,
其中,当该第一电源电压与该第二电源电压被供应时,该控制电路产生一隔离信号,以切断该放电路径,当该第一电源电压与该第二电源电压不被供应时,该控制电路利用来自该第一电源配线的一静电信号产生一触发信号,以导通该放电路径;
其中,该控制电路包括:一触发单元,电性连接该第一电源配线、该第二电源配线与该第一接地配线,其中该触发单元依据该第一电源电压与该第二电源电压产生一第一控制信号,并依据该静电信号产生一第二控制信号;该触发单元包括:
一第一P型晶体管,其源极电性连接该第一电源配线,该第一P型晶体管的栅极电性连接该第二电源配线;
一电阻,其第一端电性连接该第一P型晶体管的漏极,该电阻的第二端电性连接该第一接地配线;及
一第一反相器,其输入端电性连接该电阻的第一端,该第一反相器的输出端输出该第一控制信号或该第二控制信号。
2.根据权利要求1所述的静电放电保护装置,其特征在于其中所述的控制电路还包括:一闩锁单元,电性连接该第一电源配线与该第一接地配线,其中该闩锁单元依据该第一控制信号产生该隔离信号,且该闩锁单元依据该第二控制信号产生该触发信号。
3.根据权利要求2所述的静电放电保护装置,其特征在于其中所述的闩锁单元包括:
一第二P型晶体管,其源极电性连接该第一电源配线,该第二P型晶体管的漏极产生该隔离信号或该触发信号;
一第二反相器,其输入端电性连接该第二P型晶体管的漏极,该第二反相器的输出端电性连接该第二P型晶体管的栅极;以及
一第一N型晶体管,其源极电性连接该第一接地配线,该第一N型晶体管的漏极电性连接该第二P型晶体管的漏极,该第一N型晶体管的栅极接收该第一控制信号或是该第二控制信号。
4.根据权利要求1所述的静电放电保护装置,其特征在于其中所述的箝制单元由一第二N型晶体管所构成,其中该第二N型晶体管的源极电性连接该第一接地配线,该第二N型晶体管的漏极电性连接该第一电源配线,该第二N型晶体管的栅极接收该隔离信号或该触发信号。
5.根据权利要求1所述的静电放电保护装置,其特征在于其还包括:
一第一二极管,其阳极电性连接该第一电源配线,该第一二极管的阴极电性连接该第二电源配线;
一第二二极管,其阳极电性连接该第二电源配线,该第二二极管的阴极电性连接该第一电源配线;以及
一第三N型晶体管,其漏极电性连接该第二电源配线,该第三N型晶体管的栅极接收该隔离信号或是该触发信号,该第三N型晶体管的源极电性连接该第一接地配线或是一第二接地配线。
6.根据权利要求5所述的静电放电保护装置,其特征在于其中所述的第三N型晶体管的源极电性连接该第二接地配线,且该静电放电保护装置还包括:
一第三二极管,其阳极电性连接该第一接地配线,该第一二极管的阴极电性连接该第二接地配线;以及
一第四二极管,其阳极电性连接该第二接地配线,该第二二极管的阴极电性连接该第一接地配线。
7.根据权利要求1所述的静电放电保护装置,其特征在于其中所述的第一电源电压相等于该第二电源电压。
8.一种静电放电保护装置,其特征在于其包括:
一控制电路,电性连接一第一电源配线、一第二电源配线与一第一接地配线;以及
一箝制单元,提供由该第一电源配线至该第一接地配线的一放电路径,
其中,当一第一电源电压与一第二电源电压分别被供应至该第一电源配线与该第二电源配线时,该控制电路产生一隔离信号,以切断该放电路径,当该第一电源电压与该第二电源电压不被供应时,该控制电路利用来自该第一电源配线的一静电信号产生一触发信号,以导通该放电路径;
其中,该控制电路包括:一触发单元,电性连接该第一电源配线、该第二电源配线与该第一接地配线,其中该触发单元依据该第一电源电压与该第二电源电压产生一第一控制信号,并依据该静电信号产生一第二控制信号;该触发单元包括:
一第一P型晶体管,其源极电性连接该第一电源配线,该第一P型晶体管的栅极电性连接该第二电源配线;
一电阻,其第一端电性连接该第一P型晶体管的漏极,该电阻的第二端电性连接该第一接地配线;以及
一第一反相器,其输入端电性连接该电阻的第一端,该第一反相器的输出端输出该第一控制信号或该第二控制信号。
9.根据权利要求8所述的静电放电保护装置,其特征在于其中所述的控制电路还包括:
一闩锁单元,电性连接该第一电源配线与该第一接地配线,其中该闩锁单元依据该第一控制信号产生该隔离信号,且该闩锁单元依据该第二控制信号产生该触发信号。
10.根据权利要求9所述的静电放电保护装置,其特征在于其中所述的闩锁单元包括:
一第二P型晶体管,其源极电性连接该第一电源配线,该第二P型晶体管的漏极产生该隔离信号或该触发信号;
一第二反相器,其输入端电性连接该第二P型晶体管的漏极,该第二反相器的输出端电性连接该第二P型晶体管的栅极;以及
一第一N型晶体管,其源极电性连接该第一接地配线,该第一N型晶体管的漏极电性连接该第二P型晶体管的漏极,该第一N型晶体管的栅极接收该第一控制信号或该第二控制信号。
11.根据权利要求8所述的静电放电保护装置,其特征在于其中所述的箝制单元由一第二N型晶体管所构成,其中该第二N型晶体管的源极电性连接该第一接地配线,该第二N型晶体管的漏极电性连接该第一电源配线,该第二N型晶体管的栅极接收该隔离信号或该触发信号。
12.根据权利要求8所述的静电放电保护装置,其特征在于其还包括:
一第一二极管,其阳极电性连接该第一电源配线,该第一二极管的阴极电性连接该第二电源配线;
一第二二极管,其阳极电性连接该第二电源配线,该第二二极管的阴极电性连接该第一电源配线;以及
一第三N型晶体管,其漏极电性连接该第二电源配线,该第三N型晶体管的栅极接收该隔离信号或是该触发信号,该第三N型晶体管的源极电性连接该第一接地配线或是一第二接地配线。
13.根据权利要求12所述的静电放电保护装置,其特征在于其中所述的第三N型晶体管的源极电性连接该第二接地配线,且该静电放电保护装置还包括:
一第三二极管,其阳极电性连接该第一接地配线,该第一二极管的阴极电性连接该第二接地配线;以及
一第四二极管,其阳极电性连接该第二接地配线,该第二二极管的阴极电性连接该第一接地配线。
14.根据权利要求8所述的静电放电保护装置,其特征在于其中所述的第一电源电压相等于该第二电源电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210128363.4A CN103166211B (zh) | 2011-12-16 | 2012-04-27 | 静电放电保护装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011104338738 | 2011-12-16 | ||
CN201110433873.8 | 2011-12-16 | ||
CN201110433873 | 2011-12-16 | ||
CN201210128363.4A CN103166211B (zh) | 2011-12-16 | 2012-04-27 | 静电放电保护装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103166211A CN103166211A (zh) | 2013-06-19 |
CN103166211B true CN103166211B (zh) | 2015-06-17 |
Family
ID=48589058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210128363.4A Active CN103166211B (zh) | 2011-12-16 | 2012-04-27 | 静电放电保护装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103166211B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104037748B (zh) * | 2014-06-18 | 2016-08-31 | 电子科技大学 | 一种用于esd的抗闩锁触发电路 |
CN106786451A (zh) * | 2016-11-30 | 2017-05-31 | 北京中电华大电子设计有限责任公司 | 一种模拟电源域esd保护电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1658388A (zh) * | 2004-02-18 | 2005-08-24 | 富士通株式会社 | 静电放电保护电路 |
US7027275B2 (en) * | 2003-01-10 | 2006-04-11 | Texas Instruments Incorporated | Electrostatic discharge protection circuit with feedback enhanced triggering |
US7446991B2 (en) * | 2005-12-08 | 2008-11-04 | Via Technologies Inc. | ESD protection circuits and related techniques |
CN101421896A (zh) * | 2006-04-21 | 2009-04-29 | 沙诺夫公司 | 通过电源状态检测的esd箝位控制 |
US7978454B1 (en) * | 2007-08-01 | 2011-07-12 | National Semiconductor Corporation | ESD structure that protects against power-on and power-off ESD event |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101016964B1 (ko) * | 2007-03-14 | 2011-02-28 | 주식회사 하이닉스반도체 | 정전기 방전 보호 회로 |
-
2012
- 2012-04-27 CN CN201210128363.4A patent/CN103166211B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7027275B2 (en) * | 2003-01-10 | 2006-04-11 | Texas Instruments Incorporated | Electrostatic discharge protection circuit with feedback enhanced triggering |
CN1658388A (zh) * | 2004-02-18 | 2005-08-24 | 富士通株式会社 | 静电放电保护电路 |
US7446991B2 (en) * | 2005-12-08 | 2008-11-04 | Via Technologies Inc. | ESD protection circuits and related techniques |
CN101421896A (zh) * | 2006-04-21 | 2009-04-29 | 沙诺夫公司 | 通过电源状态检测的esd箝位控制 |
US7978454B1 (en) * | 2007-08-01 | 2011-07-12 | National Semiconductor Corporation | ESD structure that protects against power-on and power-off ESD event |
Also Published As
Publication number | Publication date |
---|---|
CN103166211A (zh) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103795026B (zh) | 输入级esd保护电路 | |
CN100389495C (zh) | 静电放电引导组件及应用此组件的混合式电源的集成电路 | |
CN102170118B (zh) | 一种电源箝位esd保护电路 | |
CN101588062B (zh) | 半导体集成电路的保护电路、其驱动方法及系统 | |
CN102882198B (zh) | Rc触发esd保护器件 | |
CN102820292A (zh) | 半导体集成电路 | |
CN102593123B (zh) | 用于防止半导体电路中的双极寄生激活的系统和方法 | |
CN101626154A (zh) | 集成电路esd全芯片防护电路 | |
CN107910858B (zh) | 低压静电保护电路、芯片电路及其静电保护方法 | |
CN108415505A (zh) | 差动输出电路及半导体器件 | |
CN101771035A (zh) | 集成电路 | |
CN109672159A (zh) | 静电放电保护的电路、系统及方法 | |
EP3340298A1 (en) | Electrostatic discharge (esd) protection for use with an internal floating esd rail | |
CN103646945A (zh) | 集成电路电源esd保护电路 | |
CN103166211B (zh) | 静电放电保护装置 | |
CN104867922B (zh) | 半导体集成电路装置以及使用该装置的电子设备 | |
CN108682673A (zh) | 一种应用于射频电路的静电保护电路 | |
CN103646944A (zh) | 一种双模静电放电保护io电路 | |
TWI517347B (zh) | 防止跨越電壓域之靜電放電失效 | |
CN101938118B (zh) | 具有多重电源区域集成电路的静电放电防护电路 | |
CN103051325B (zh) | 可防止反灌电的上拉电阻电路 | |
CN106899011A (zh) | 静电保护电路 | |
CN109326593A (zh) | 一种esd保护装置、io电路及其esd保护方法 | |
TWI451560B (zh) | 靜電放電保護裝置 | |
CN102386620A (zh) | 静电放电保护装置与方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |