CN100389495C - 静电放电引导组件及应用此组件的混合式电源的集成电路 - Google Patents

静电放电引导组件及应用此组件的混合式电源的集成电路 Download PDF

Info

Publication number
CN100389495C
CN100389495C CNB200510075496XA CN200510075496A CN100389495C CN 100389495 C CN100389495 C CN 100389495C CN B200510075496X A CNB200510075496X A CN B200510075496XA CN 200510075496 A CN200510075496 A CN 200510075496A CN 100389495 C CN100389495 C CN 100389495C
Authority
CN
China
Prior art keywords
conductor
diode
electrostatic discharge
semiconductor
based end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200510075496XA
Other languages
English (en)
Other versions
CN1744310A (zh
Inventor
苏醒
赖纯祥
吕佳伶
叶彦宏
卢道政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1744310A publication Critical patent/CN1744310A/zh
Application granted granted Critical
Publication of CN100389495C publication Critical patent/CN100389495C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种组件，系应用于混合式电源的集成电路(mixed powerintegrated circuits)上，并用以耦接于不同的电源供应总线之间。此组件包括一二极管以及与此二极管串联的晶体管。晶体管系具有主动P型保护环(active p-ring)于半导体基底之中，并且围绕于晶体管的源极与漏极的四周。主动P型保护环系具有一与半导体基底具有相同导电性的传导区域(conductive region)。当ESD事件影响(affect)第一导体及第二导体时，与P型保护环耦接的控制电路系会施加一偏压电压，以将载流子注入至半导体基底，并使短电压脉冲(short voltage pulse)能够从二极管的阳极经由寄生于半导体基底之中的硅控整流器(SCR)而放电至晶体管的源极。

Description

静电放电引导组件及应用此组件的混合式电源的集成电路
【技术领域】
本发明是有关于一种应用于具有混合式电源(mixed power)的集成电路(integrated circuit)的静电放电(ElectrostaticDischarge，以下简称ESD)引导组件(conduction device)，且特别是有关于一种可使此集成电路上具有相似电压准位的各电源总线之间达到噪声(noise)隔离以及ESD引导功效的ESD引导组件。
【先前技术】
具有混合式电源的集成电路已被广泛地应用在各种电子装置中。此种集成电路例如是包括多个具有不同功能的电路，并使用多个电源供应器来供应这些不同功能的电路的运作。混合式电源的集成电路的特点是具有多电源定域(multiple power domain)，各电源定域内的电路系分别耦接至一电源供应器的总线网络，而各电源供应器的总线网络彼此之间系互相分离。
举例而言，于具有数字电路及模拟电路的集成电路中，通常会提供一具有数字电源供应器的总线网络的数字定域来与此数字电路耦接，并且提供一具有模拟电源供应器的总线网络的模拟定域来与此模拟电路耦接。其中，数字电路供应器的总线网络系同时具有数字电源端总线与数字接地端总线，而模拟电路供应器的总线网络系同时具有模拟电源端总线与模拟接地端总线。
然而，有些混合式电源的集成电路系包括多个数字定域而不包括任何模拟定域，有些则是包括多个数字定域以及一个模拟定域。此外，有些混合式电源的集成电路系包括多个模拟定域而不包括任何数字定域，而有些则是包括多个模拟定域以及一个数字定域。各独立定域的电源供应器的总线网络会采分离提供，以避免在不同定域内的电路间产生噪声耦合的现象，并且让各分离定域上的电路能够具有大小不同的供应电压。
请参照图1，其绘示乃一种传统具有混合式电源的集成电路的电路示意图。于图1中，一输入/输出接脚10系耦接至集成电路上之一内部电路11。接脚10与全域电源供应端(global powersupply)VCCO的总线12之间的ESD保护系由二极管(diode)13来提供，而接脚10与全域接地端(global ground)VSSO的总线14之间的ESD保护系由二极管15来提供。内部电路11系与局部电源供应端(localpower supply)VCCI的总线16以及局部接地端(local ground)VSSI的总线17耦接。
耦接于局部电源供应端VCCI的总线16与局部接地端VSSI的总线17之间的ESD箝位电路(ESD clamp)18系依据电路的运作原理来操作，以避免在ESD事件中，局部电源供应端VCCI的总线16与局部接地端VSSI的总线17两者之间的电压差超过安全的准位。二极管19的阴极(cathode)系与局部电源供应端VCCI的总线16耦接，而其阳极(anode)则是与局部接地端VSSI的总线17耦接。二极管19系用以于ESD事件中提供保护，以避免局部接地端VSSI的总线17上的电压超过局部电源供应端VCCI的总线16上的电压。
于图1中，全域电源供应端VCCO的总线12与局部电源供应端VCCI的总线16系通过一ESD引导组件(ESD conduction cell)21而耦接在一起。同样地，全域接地端VSSO的总线14与局部接地端VSSI的总线17系通过一ESD引导组件20而耦接在一起。在习知技术中，通常利用如图2或图3所示的电路来作为ESD引导电路。
当集成电路于正常操作中，ESD引导电路系用以将位于不同电源定域上的总线之间加以隔离。但当集成电路于ESD事件中，ESD引导电路系于各分离电源的总线之间提供一电流流通路径。然而，由于前述的ESD引导电路所提供的电阻值为一有限值，而此有限的电阻值将可能于ESD事件中使全域接地端VSSO的总线14与局部接地端VSSI的总线17之间形成隔离的状态，如此一来，将对预定的ESD引导路径造成影响。是故，上述电路只能够于某些状况下如预期般稳定地工作，兹详细说明于下。其中，有限的ESD引导电路的电阻系以电阻符号标示于图1中的ESD引导组件20的方块内。
当一个ESD脉冲(pulse)输入接脚10时，此ESD电流假设可以沿着图1中的路径1经由ESD引导组件20及ESD箝位电路18来放电，如此一来，内部电路11系可以得到安全的保护，而不会受到ESD电流的破坏。然而，当ESD引导组件20的电阻很大时，将导致很大电压差，此时，ESD电流系会沿着图1中的路径2来放电，如此一来，将造成内部电路11内的组件承受过压并且因而损坏。
由上述说明可知，在某些状态下混合式电源的集成电路中并没有适当的ESD路径。因此，如何提供一种能够应用于具有混合式电源的集成电路，且能够克服不同电源之间可能产生的噪声，以及于ESD事件中能够具有低电阻放电的ESD引导组件，实在是当前极重要的课题之一。
【发明内容】
有鉴于此，本发明的目的就是在提供一种整流用的组件以及应用此组件的集成电路。此组件对于例如是发生在ESD事件中的短逆偏电压脉冲(short reverse bias voltage pulse)具有良好的传导性，因此，此组件非常适合作为混合式电源的集成电路上供应导体(conductor)之间的ESD引导组件。
根据本发明的目的，提出一种组件，用以耦接于一第一导体与一第二导体之间。此组件包括一二极管、一晶体管(transistor)、一植入区域(implant region)、一连接器(connector)及一控制电路。二极管系具有一阳极及一阴极于一半导体基底(semiconductorsubstrate)之中，二极管的阳极系耦接至第一导体。晶体管系具有一源极(source)及一漏极(drain)于该半导体基底之中，且晶体管具有一栅极(gate)。晶体管的栅极系耦接至晶体管的源极与第二导体。植入区域系位于半导体基底之中，并且围绕(surround)于晶体管的源极与漏极的四周。植入区域系具有一与半导体基底具有相同导电性的传导区域(conductiveregion)。连接器用以电性耦接二极管的阴极与晶体管的漏极。控制电路系耦接至植入区域。当一短电压脉冲(voltage pulse)影响(affect)第一导体及第二导体时，控制电路系施加一偏压电压(bias voltage)至植入区域。控制电路所施加的偏压电压系有助于将载流子注入至半导体基底，以使短电压脉冲的载流子能够由二极管的阳极经由半导体基底而放电至晶体管的源极。
依据本发明之一实施例，半导体基底系为一p型基底(p-typesubstrate)，植入区域系为一p型植入区(p-type implant)。本实施例的二极管系为位于该半导体基底之中的一n型井(n-typewell)，且于此n型井之中系具有一p型植入区，以作为二极管的阳极。此结构系于半导体基底上介于二极管的阳极与晶体管的源极间建立一硅控整流器(silicon controlled rectifier，以下简称SCR)。SCR系可通过控制电路将载流子经由植入区域注入至半导体基底来工作(enable)。
依据本发明的实施例，控制电路系包括一电压选择器(voltageselector)。不论第一导体上的一电压或第二导体上的一电压那个较高，电压选择器系依据第一导体上的电压或第二导体上的电压产生一输出。电压选择器的输出系用于一感应器(sensor)。感应器系感应电压选择器所输出的短电压脉冲(short voltagepulse)，并据以产生一脉冲于偏压电压上。感应器例如是包括一高通滤波器(highpass filter)及一缓冲器(buffer)。高通滤波器例如是通过一电容与一电阻串联并且耦接至参考电压来实行。缓冲器例如是通过一串反向器(inverter string)来实行。缓冲器系依据出现于高通滤波器的输出上的短电压脉冲而产生脉冲于偏压电压上。高通滤波器系用以使发生于ESD事件中的短电压脉冲通过，而将第一导体及第二导体上之一般的电压变动滤掉，其系包括将一般开启状态时的电压变动滤掉。大体而言，于一般操作状态期时，控制电路系将植入区域上的电压拉至零，以避免发生闩锁(latch up)的现象。而于ESD事件中，控制电路系经由植入区域而将电流注入至半导体基底，以降低引导电流的触发电压。
在一些实施例中，系会增设一附加整流器。附加整流器例如是二极管或是刚刚所描述的引导组件，其系以与引导组件反向且采取并联的方式来设置，以提供反向的电流引导路径。也就是说，当附加整流器为二极管时，则二极管的阳极系耦接至第二导体，而其阴极则耦接至第一导体。
如同前述，依据本发明的实施例，第一导体与第二导体系为集成电路上电压供应总线导体，其系用以携带大小相近的电压，例如是用以携带大小相等的电压，或是用以携带大小不相等的电压，且其电压差系比单一二极管或二极管串(diode string)的顺偏启动电压(forward bias turn on voltage)还要小。引导组件系于ESD事件中，作为电压供应总线导体之间的传导。
根据本发明的另一目的，提出一种具有多电源定域(multiplepower domains)的集成电路。此集成电路系形成于一半导体基底上。集成电路包括一第一导体、一第二导体及一引导组件。第一导体及第二导体系位于半导体基底上，且第一导体用以与一第一电源定域的一第一供应电压(power supply voltage)耦接，而第二导体用以与一第二电源定域的一第二供应电压耦接。如同前述的引导组件系耦接于第一导体与第二导体之间，用以于ESD事件中，将ESD电流排出。在一个实施例中，第一供应电压系为第一电源定域的一第一正电压，而第二供应电压系为第二电源定域的一第二正电压。在另一个实施例中，第一供应电压系为第一电源定域的一第一接地参考电压(ground reference voltage)，而第二供应电压系为集成电路上的第二电源定域的一第二接地参考电压。
根据本发明的再一目的，提出另一种具有多电源定域的集成电路。此集成电路包括一共通导体(common conductor)、第一导体、第二导体、第一引导组件及第二引导组件。共通导体系用以引导ESD电流(conduction of ESD discharge current)。第一导体及一第二导体系位于半导体基底上，第一导体用以与一第一电源定域的一第一供应电压耦接，而第二导体用以与一第二电源定域的一第二供应电压耦接。如同前述的第一引导组件系耦接于第一导体与共通导体之间。如同前述的第二引导组件系耦接于第二导体与共通导体之间。因此，在此具有共通导体的集成电路中，从第一导体至共通导体以及从共通导体至第二导体系存在一放电路径。
本发明所教导的引导组件系耦接于电源供应导体之间，其基本的结构系由一二极管串联一NMOS晶体管组成，且于NMOS晶体管的源极与漏极的周围具有一P型保护环(p-typering，以下简称P-RING)。于ESD事件中，位于基底上的SCR系可通过控制电路来工作。在一般的操作状态期间，引导组件系能够避免各电源供应导体之间的噪声干扰，并且只允许非常低的漏电流(leakage current)存在。在ESD事件中，SCR系被触发。当ESD电流经由SCR排出时，SCR系建立一个只需低维持电压(low holding voltage)的低压降路径(low voltage drop path)，以达到ESD放电的功效。在多电源集成电路中，引导组件可用以耦接多电源定域上的电源供应总线，并于ESD事件中，提供ESD电流一个良好的传导路径。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下：
【附图说明】
图1绘示乃一种传统具有混合式电源的集成电路的电路示意图。
图2绘示乃图1中的ESD引导电路之一种电路示意图。
图3绘示乃图1中的ESD引导电路的另一种电路示意图。
图4绘示乃本发明一较佳实施例之一种引导组件的基本结构的电路示意图。
图5其绘示乃图4中的引导组件的横截面的结构示意图。
图6绘示乃一种可与图4及图5中的引导组件搭配使用的环形控制电路的电路示意图。
图7绘示乃本发明的较佳实施例之一种具有混合式电源的集成电路的电路示意图。
图8绘示乃本发明的较佳实施例的另一种具有混合式电源的集成电路的电路示意图。
图9绘示乃本发明较佳实施例的另一种引导组件的基本结构的电路示意图。
【具体实施方式】
请参照图4，其绘示乃本发明一较佳实施例之一种引导组件的基本结构的电路示意图。引导组件100系耦接于第一导体101与第二导体102之间。其中，第一导体101与第二导体102所携带的电压大小系互相接近。举例而言，在本实施例中，第一导体101与第二导体102系分别作为接地电位VSS(1)与VSS(2)的电压供应总线。然而，第一导体101与第二导体102也可以分别作为集成电路上相互分离的电源定域的供应电位VCC(1)与VCC(2)的电压供应总线。
引导组件100包括二极管105及晶体管106。二极管105的阳极系耦接至第一导体101，而其阴极系耦接至晶体管106的漏极。晶体管106的栅极与源极系与第二导体102耦接。植入区域107系设置于晶体管106的源极与漏极的周围，如图4中所示的P-RING。植入区域107与本实施例的基底一样具有p型导电性(p-typeconductivity)。实施例中形成于p型基底之中的晶体管106系为一n通道MOS型晶体管(n-channel MOS type transistor)。由于二极管105、植入区域107及晶体管106的结构导致于基底之中介于二极管105的阳极与晶体管106的源极之间形成一SCR组件(绘示于图5)。环形控制电路(ring control circuit)108系在线段109上提供一偏压信号(bias signal)VX给植入区域107。环形控制电路108系与第一导体101及第二导体102耦接，其耦接的线路未绘示于图4中。在本实施例中，偏压信号VX通常为接地信号。例如是于ESD事件中造成一短电压脉冲(short voltage pulse)时，环形控制电路108系会产生一短正脉冲(short positive pulse)使载流子(carrier)能够经由P-RING而注入至基底，以降低位于二极管105的阳极与晶体管106的源极间的SCR组件的触发电压。
在一些实施例中，系会在图1中的第二导体102与第一导体101之间以反向的方式并联一个如二极管110的整流器。在本实施例中，二极管110的阳极系与第二导体102耦接，而其阴极系与第一导体101耦接。此整流器系用以协助引导组件100来提供第一导体101与第二导体102之间的隔离。然而，在有些实施例中系不需要并联此整流器。
为了更清楚地说明图4中的引导组件100的二极管105、晶体管106及植入区域107的结构，请参照图5，其绘示乃图4中的引导组件的横截面的结构示意图。引导组件包括p型半导体基底200。通过n型井(n-type well)201而形成于p型半导体基底200之中的二极管系具有一形成于r型井201之中的p型阳极接点202。一n型阴极接点203系包含于n型井201里面。p型半导体基底200之中的一NMOS晶体管系包括一n型漏极区205及一n型源极区206。此晶体管包括一栅极207，其系位于n型源极区206与n型漏极区205间的上方的信道区域。p型植入区域204系形成一环形，且环绕于n型漏极区205与n型源极区206的周围，如图5所示。二极管的n型阴极接点203系通过导体208而耦接至晶体管的n型漏极区205。导体208与p型半导体基底200以及p型植入区域204系电性隔离。晶体管的栅极207及n型源极区206系与导体209耦接。二极管的p型阳极接点202系与导体210耦接。P型植入区域204系通过导体211而耦接至如上所述的环形控制电路所产生的偏压信号VX。
于图5的p型半导体基底之中，以虚线所描绘的pnp或npn晶体管符号系为一SCR212的结构，其系位于二极管的p型阳极接点202与晶体管的n型源极区206之间。于正常操作状况中，此二极管及晶体管将呈现关闭状态，而且实质上不会有电流流过。而于ESD事件中，由于偏压电压VX系为正脉冲，因而导致电荷载流子能够通过p型植入区域204而注入至基底，以降低SCR212的触发电压，进而于导体209与导体210之间提供一个良好的ESD电流引导路径。
在这个例子中，导体209系为携带供应电压VCCI的内部电源供应总线，而导体210则为携带全域供应电压VCCO的全域电源供应总线。于本实施例中的内部供应电压实质上与全域供应电压具有相同的电压准位。导体209与导体210系可通过引导组件来隔离，如此系可将集成电路的各电源定域分开，而达到抗噪声以及在习知技艺中的其它功效。
在一个实施例的单一手指结构(single finger configuration)中，引导组件内的晶体管的信道长度以及其信道宽度(其系分别为与n型源极区206与n型漏极区205之间的横截面线段平行以及垂直的尺寸)系分别为0.5微米(micron)至1.0微米的数量级以及15微米的数量级。二极管则系与引导组件具有相似的尺寸。电源供应总线系可配置于集成电路的周围，而引导组件实质上较佳地形成于电源供应总线的下面，如图5所示。
请参照图6，其绘示乃一种可与图4及图5中的引导组件搭配使用的环形控制电路的电路示意图。环形控制电路300系与携带供应电压VCCO的第一导体301以及携带供应电压VCCI的第二导体302耦接。环形控制电路300系用以于线段303上产生偏压电压VX。环形控制电路300包括一电压选择器304及一感应器。本实施例的感应器系包括一高通滤波器305以及由串联的反向器306与307所组成的驱动器。
电压选择器304包括一电阻310。电阻310系耦接于第一导体301与p通道晶体管311的漏极以及第一导体301与p通道晶体管312的栅极之间。第二导体302系与p通道晶体管312的漏极以及p通道晶体管311的栅极耦接。p信道晶体管311的源极系与其信道以及电压选择器304的输出端313耦接。p信道晶体管312的源极系与其信道以及电压选择器304的输出端313耦接。电压选择器304系选择第一导体301与第二导体302当中电压较高者作为输出端313上的电压VH。电阻310系有助于正常操作状况中，第二导体302上电压能够稳定地输出至输出端313上。
在ESD事件中，不论是第一导体301或是第二导体302接收到ESD脉冲，在电压选择器304的输出端313上都会产生一高电压脉冲VH。高电压脉冲VH系施加至高通滤波器305上。在本实施例中，位于输出端313与接地端之间的高通滤波器305系包括一电容314以及一与电容314串联的电阻315。其中，此接地端系为接地供应电压VSSI。电容314的电容值与电阻315的电阻值系依据截止频率(cutoff frequency)而决定，以用来感应电源供应导体上的短电压脉冲。高通滤波器305系驱动反向器306与307，用以于线段303上产生偏压电压VX。在ESD事件中，当有短电压脉冲产生时，输出端313上的电压VH将会很快地上升。此时，只要电压VH上升的速率够快，则位于电容314与电阻315之间的节点将被充电至电位VH。一旦电容314与电阻315之间的节点被充电并达到反向器306的触发点时，则于反向器306的输出端上系会产生一负向脉冲(low-going pulse)。反向器306的输出端上的负向脉冲将会于反向器307的输出端上产生一正向脉冲(high-going pulse)，以提供足够的驱动电源给引导组件的植入区域。在ESD后，电容314与电阻315之间的节点的电压回复为接地电压，而用来驱动植入区域的反向器307的输出端上的偏压电压VX也将回复为接地电压。
请参照图7，其绘示乃本发明的较佳实施例之一种具有混合式电源的集成电路的电路示意图。于图7中，输入/输出接脚400系与集成电路上的内部电路401耦接。接脚400与全域电源供应端VCCO的总线402之间的ESD保护系由二极管403来提供，而接脚400与全域接地端VSSO的总线404之间的ESD保护系由二极管405来提供。内部电路401系与局部电源供应端VCCI的总线406以及局部接地端VSSI的总线407耦接。耦接于局部电源供应端VCCI的总线406与局部接地端VSSI的总线407之间的ESD箝位电路408系依据电路的运作原理来操作，以避免在ESD事件中，局部电源供应端VCCI的总线406与局部接地端VSSI的总线407两者之间的电压差超过安全的准位。二极管409的阴极系与局部电源供应端VCCI的总线406耦接，而其阳极则是与局部接地端VSSI的总线407耦接。二极管409系用以于ESD事件中提供保护，以避免局部接地端VSSI的总线407上的电压超过局部电源供应端VCCI的总线406上的电压。具有主动(active)P-RING的ESD引导组件410以及如上所述的环形控制电路411系耦接于全域电源供应端VCCO的总线402与局部电源供应端VCCI的总线406之间。具有主动P-RING的ESD引导组件412以及如上所述的环形控制电路413系耦接于全域接地端VSSO的总线404与局部接地端VSSI的总线407之间。
请参照图8，其绘示乃本发明的较佳实施例的另一种具有混合式电源的集成电路的电路示意图。于图8中，输入/输出接脚500系与集成电路上的内部电路501耦接。接脚500与全域电源供应端VCCO的总线502之间的ESD保护系由二极管503来提供，而接脚500与全域接地端VSSO的总线504之间的ESD保护系由二极管505来提供。内部电路501系与局部电源供应端VCCI的总线506以及局部接地端VSSI的总线507耦接。耦接于局部电源供应端VCCI的总线506与局部接地端VSSI的总线507之间的ESD箝位电路508系依据电路的运作原理来操作，以避免在ESD事件中，局部电源供应端VCCI的总线506与局部接地端VSSI的总线507两者之间的电压差超过安全的准位。二极管509的阴极系与局部电源供应端VCCI的总线506耦接，而其阳极则是与局部接地端VSSI的总线507耦接。二极管509系用以于ESD事件中提供保护，以避免局部接地端VSSI的总线507上的电压超过局部电源供应端VCCI的总线506上的电压。于图8中的集成电路上包括ESD电源供应端(power supply)VCC的共通总线(commonbus)511以及ESD接地供应端(ground supply)VSS的共通总线512。ESD电源供应端VCC的共通总线511以及ESD接地供应端VSS的共通总线512一般系围绕于集成电路的周围，以提供一个良好的引导路径使ESD电流能够从内部总线放电至芯片外。为了能够在集成电路上的各电源供应定域间提供有效的ESD放电路径，全域电源供应端VCCO的总线502与局部电源供应端VCCI的总线506系通过ESD引导电路而与ESD电源供应端VCC的共通总线511耦接。相同地，全域接地端VSSO的总线504与局部接地端VSSI的总线507系通过ESD引导电路而与ESD接地供应端VSS的共通总线512耦接，兹分别详细说明于下。具有主动P-RING的ESD引导组件513与如上所述的环形控制电路514系耦接于全域电源供应端VCCO的总线502与ESD电源供应端VCC的共通总线511之间。具有主动P-RING的ESD引导组件517与如上所述的环形控制电路518系耦接于局部电源供应端VCCI的总线506与ESD电源供应端VCC的共通总线511之间。具有主动P-RING的ESD引导组件515与如上所送的环形控制电路516系耦接于全域接地端VSSO的总线504与ESD接地供应端VSS的共通总线512之间。具有主动P-RING的ESD引导组件519与如上所述的环形控制电路520系耦接于局部接地端VSSI的总线507与ESD接地供应端VSS的共通总线512之间。
请参照图9，其绘示乃本发明较佳实施例的另一种引导组件的基本结构的电路示意图。ESD引导组件603与604系以反向的方式并联于第一导体601与第二导体602之间。第一导体601例如是接地供应端或电源供应端的总线，而第二导体602例如是ESD共通总线。如图9所示，ESD引导组件603中的二极管的阳极系与第一导体601耦接，而晶体管的源极系与第二导体602耦接。此外，ESD引导组件604中的二极管的阳极系与第二导体602耦接，而晶体管的源极则与第一导体601耦接。不论是正向脉冲冲(positive goingpulse)或者是负向脉冲(negative goingpulse)，图9所示的引导组件都能够发挥良好的功效。然而，图9中的引导组件比图4中的引导组件在集成电路上明显地需要占用较多的空间。
本发明上述实施例所揭露的具有主动P-RING以及NMOS晶体管的ESD引导组件，系可应用于多电源定域的集成电路上，更可应用于具有对ESD特别敏感的组件的多电源定域的集成电路上，而且于个别电源操作时，系能够达到各自电源独立切换的目的，而于ESD时，系能够更有效地隔离电源二端的噪声干扰。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (26)

1.一种组件，该组件用以耦接于一第一导体与一第二导体之间，该组件包括：
一二极管，该二极管具有一阳极及一阴极于一半导体基底之中，该二极管的该阳极耦接至该第一导体；
一晶体管，该晶体管具有一源极及一漏极于该半导体基底之中，且该晶体管具有一栅极，该晶体管的该栅极耦接至该晶体管的该源极与该第二导体；
一植入区域，位于该半导体基底之中，该植入区域包围该晶体管的该源极与该漏极；
一连接器，用以电性耦接该二极管的该阴极与该晶体管的该漏极，该连接器与该植入区域电性隔离；以及
一控制电路，耦接至该植入区域，当一电压脉冲影响该第一导体及该第二导体时，该控制电路施加一偏压电压至该植入区域，该控制电路所施加的该偏压电压有助于将载流子注入至该半导体基底，以使该电压脉冲能够经由该半导体基底放电。
2.根据权利要求1所述的组件，其特征在于，该半导体基底为一p型基底，该二极管为位于该半导体基底之中的一n型井，且于该n型井之中具有一p型植入区，该p型植入区为该二极管的该阳极。
3.根据权利要求1所述的组件，其特征在于，该半导体基底为一p型基底，该植入区域为一p型植入区。
4.根据权利要求1所述的组件，其特征在于，该半导体基底为一p型基底，该植入区域为一p型植入区，该二极管为位于该半导体基底之中的一n型井(n-type well)，且于该n型井之中具有一p型植入区，以作为该二极管的该阳极，于该二极管的该阳极与该晶体管的该源极之间形成一硅控整流器，该硅控整流器可通过注入载流子来工作。
5.根据权利要求1所述的组件，其特征在于，该控制电路包括一电压选择器及一感应器，不论在该第一导体上的一电压或该第二导体上的一电压那个较高，该电压选择器依据该第一导体上的该电压或该第二导体上的该电压产生一输出电压脉冲，该感应器感应该输出的电压脉冲，并据以产生一脉冲于该偏压电压上。
6.根据权利要求1所述的组件，其特征在于，更包括一第二二极管，该第二二极管的阳极耦接至该第二导体，该第二二极管的阴极耦接至该第一导体。
7.根据权利要求1所述的组件，其特征在于，更包括：
一附加二极管，该附加二极管具有一阳极及一阴极于该半导体基底之中，该附加二极管的该阳极耦接至该第二导体；
一附加晶体管，该附加晶体管具有一源极及一漏极于该半导体基底之中，且该附加晶体管具有一栅极，该附加晶体管的该栅极耦接至该附加晶体管的该源极与该第一导体；
一附加植入区域，位于该半导体基底之中，该附加植入区域包围该附加晶体管的该源极与该漏极；
一附加连接器，用以电性耦接该附加二极管的该阴极与该附加晶体管的该漏极，该附加连接器与该附加植入区域电性隔离；以及
一附加控制电路，耦接至该附加植入区域，当一电压脉冲影响该第一导体及该第二导体时，该附加控制电路施加一偏压电压至该附加植入区域，该附加控制电路所施加的该偏压电压有助于将载流子注入至该半导体基底，以使该电压脉冲能够经由该半导体基底放电。
8.一种具有多电源定域的集成电路，该集成电路形成于一半导体基底上，该集成电路包括：
一第一导体及一第二导体，其位于该半导体基底上，该第一导体用以与一第一电源定域的一第一供应电压耦接，该第二导体用以与一第二电源定域的一第二供应电压耦接；以及
一静电放电引导组件，用以耦接于该第一导体与该第二导体之间，该静电放电引导组件包括：
一二极管，该二极管具有一阳极及一阴极于该半导体基底之中，该二极管的该阳极耦接至该第一导体；
一晶体管，该晶体管具有一源极及一漏极于该半导体基底之中，且该晶体管具有一栅极，该晶体管的该栅极耦接至该晶体管的该源极与该第二导体；
一植入区域，位于该半导体基底之中，该植入区域包围该晶体管的该源极与该漏极；
一连接器，用以电性耦接该二极管的该阴极与该晶体管的该漏极，该连接器与该植入区域电性隔离；及
一控制电路，耦接至该植入区域，当一静电放电事件影响该第一导体及该第二导体时，该控制电路施加一偏压电压至该植入区域，该控制电路所施加的该偏压电压有助于将载流子注入至该半导体基底，以使该静电放电事件能够经由该半导体基底放电。
9.根据权利要求8所述的集成电路，其特征在于，该半导体基底为一p型基底，该二极管为位于该半导体基底之中的一n型井，且于该n型井之中具有一p型植入区，该p型植入区为该二极管的该阳极。
10.根据权利要求8所述的集成电路，其特征在于，该半导体基底为一p型基底)，该植入区域为一p型植入区。
11.根据权利要求8所述的集成电路，其特征在于，该半导体基底为一p型基底，该植入区域为一p型植入区，该二极管为位于该半导体基底之中的一n型井，且于该n型井之中具有一p型植入区，以作为该二极管的该阳极，于该二极管的该阳极与该晶体管的该源极之间形成一硅控整流器，该硅控整流器可通过注入载流子来工作。
12.根据权利要求8所述的集成电路，其特征在于，该控制电路包括一电压选择器及一感应器，不论在该第一导体上的一电压或该第二导体上的一电压那个较高，该电压选择器依据该第一导体上的该电压或该第二导体上的该电压产生一输出的静电放电事件，该感应器感应该输出的静电放电事件，并据以产生一脉冲于该偏压电压上。
13.根据权利要求8所述的集成电路，其特征在于，更包括一第二二极管，该第二二极管的阳极耦接至该第二导体，该第二二极管的阴极耦接至该第一导体。
14.根据权利要求8所述的集成电路，其特征在于，更包括：
一附加二极管，该附加二极管具有一阳极及一阴极于该半导体基底之中，该附加二极管的该阳极耦接至该第二导体；
一附加晶体管，该附加晶体管具有一源极及一漏极于该半导体基底之中，且该附加晶体管具有一栅极，该附加晶体管的该栅极耦接至该附加晶体管的该源极与该第一导体；
一附加植入区域，位于该半导体基底之中，该附加植入区域包围该附加晶体管的该源极与该漏极；
一附加连接器，用以电性耦接该附加二极管的该阴极与该附加晶体管的该漏极，该附加连接器与该附加植入区域电性隔离；以及
一附加控制电路，耦接至该附加植入区域，当一静电放电事件影响该第一导体及该第二导体时，该附加控制电路施加一偏压电压至该附加植入区域，该附加控制电路所施加的该偏压电压有助于将载流子注入至该半导体基底，以使该静电放电事件能够经由该半导体基底放电。
15.根据权利要求8所述的集成电路，其特征在于，该第一供应电压为该第一电源定域的一第一正电压，该第二供应电压为该第二电源定域的一第二正电压。
16.根据权利要求8所述的集成电路，其特征在于，该第一供应电压为该第一电源定域的一第一接地参考电压，该第二供应电压为该第二电源定域的一第二接地参考电压。
17.一种具有多电源定域的集成电路，该集成电路形成于一半导体基底上，该集成电路包括：
一共通导体，用以引导静电放电电流；
一第一导体及一第二导体，其位于该半导体基底上，该第一导体用以与一第一电源定域的一第一供应电压耦接，该第二导体用以与一第二电源定域的一第二供应电压耦接；
一第一静电放电引导组件，用以耦接于该第一导体与该共通导体之间，该第一静电放电引导组件包括：
一二极管，该第一静电放电引导组件的该二极管具有一阳极及一阴极于该半导体基底之中，该第一静电放电引导组件的该二极管的该阳极耦接至该第一导体；
一晶体管，该第一静电放电引导组件的该晶体管具有一源极及一漏极于该半导体基底之中，且该第一静电放电引导组件的该晶体管具有一栅极，该第一静电放电引导组件的该晶体管的该栅极耦接至该第一静电放电引导组件的该晶体管的该源极与该共通导体；
一植入区域，位于该半导体基底之中，该第一静电放电引导组件的该植入区域包围该第一静电放电引导组件的该晶体管的该源极与该漏极；
一连接器，用以电性耦接该第一静电放电引导组件的该二极管的该阴极与该第一静电放电引导组件的该晶体管的该漏极，该第一静电放电引导组件的该连接器与该第一静电放电引导组件的该植入区域电性隔离；及
一控制电路，耦接至该第一静电放电引导组件的该植入区域，当一静电放电事件影响该第一导体时，该第一静电放电引导组件的该控制电路施加一偏压电压至该第一静电放电引导组件的该植入区域，该第一静电放电引导组件的该控制电路所施加的该偏压电压有助于将载流子注入至该半导体基底，以使该静电放电事件能够经由该半导体基底放电；以及
一第二静电放电引导组件，用以耦接于该第二导体与该共通导体之间，该第二静电放电引导组件包括：
一二极管，该第二静电放电引导组件的该二极管具有一阳极及一阴极于该半导体基底之中，该第二静电放电引导组件的该二极管的该阳极耦接至该第二导体；
一晶体管，该第二静电放电引导组件的该晶体管具有一源极及一漏极于该半导体基底之中，且该第二静电放电引导组件的该晶体管具有一栅极，该第二静电放电引导组件的该晶体管的该栅极耦接至该第二静电放电引导组件的该第二晶体管的该源极与该共通导体；
一植入区域，位于该半导体基底之中，该第二静电放电引导组件的该植入区域包围该第二静电放电引导组件的该晶体管的该源极与该漏极；
一连接器，用以电性耦接该第二静电放电引导组件的该二极管的该阴极与该第二静电放电引导组件的该晶体管的该漏极，该第二静电放电引导组件的该连接器与该第二静电放电引导组件的该植入区域电性隔离；及
一控制电路，耦接至该第二静电放电引导组件的该植入区域，当一静电放电事件影响该第一导体时，该第二静电放电引导组件的该控制电路施加一偏压电压至该第二静电放电引导组件的该植入区域，该第二静电放电引导组件的该控制电路所施加的该偏压电压有助于将载流子注入至该半导体基底，以使该静电放电事件能够经由该半导体基底放电。
18.根据权利要求17所述的集成电路，其特征在于，该半导体基底为一p型基底，该第一静电放电引导组件的该二极管与该第二静电放电引导组件的该二极管分别为位于该半导体基底之中的一n型井，且于各该n型井之中具有一p型植入区，该些p型植入区分别为该第一静电放电引导组件的该二极管的该阳极及该第二静电放电引导组件的该二极管的该阳极。
19.根据权利要求17所述的集成电路，其特征在于，该半导体基底为一p型基底，该第一静电引导组件的该植入区域与该第二静电引导组件的该植入区域分别为一p型植入区。
20.根据权利要求17所述的集成电路，其特征在于，该半导体基底为一p型基底，至少该第一静电放电引导组件或该第二静电放电引导组件其中之一的该植入区域为一p型植入区，且该二极管为位于该半导体基底之中的一n型井，且于该n型井之中具有一p型植入区，以作为该二极管的该阳极，于该二极管的该阳极与该晶体管的该源极之间形成一硅控整流器，该硅控整流器可通过注入载流子来工作。
21.根据权利要求17所述的集成电路，其特征在于，至少该第一静电放电引导组件或该第二静电放电引导组件的该控制电路包括一电压选择器及一感应器，不论在该第一导体上的一电压或该第二导体上的一电压那个较高，该电压选择器依据该第一导体上的该电压或该第二导体上的该电压产生一输出的静电放电事件，该感应器感应该输出的静电放电事件，并据以产生一脉冲于该偏压电压上。
22.根据权利要求17所述的集成电路，其特征在于，该第一静电放电引导组件更包括一第二二极管，该第二二极管的阳极耦接至该共通导体，该第二二极管的阴极耦接至该第一导体。
23.根据权利要求17所述的集成电路，其特征在于，该第二静电放电引导组件更包括一第二二极管，该第二二极管的阳极耦接至该共通导体，该第二二极管的阴极耦接至该第二导体。
24.根据权利要求17所述的集成电路，其特征在于，该第一静电放电引导组件更包括：
一附加二极管，该附加二极管具有一阳极及一阴极于该半导体基底之中，该附加二极管的该阳极耦接至该共通导体；
一附加晶体管，该附加晶体管具有一源极及一漏极于该半导体基底之中，且该附加晶体管具有一栅极，该附加晶体管的该栅极耦接至该附加晶体管的该源极与该第一导体；
一附加植入区域，位于该半导体基底之中，该附加植入区域包围该附加晶体管的该源极与该漏极；
一附加连接器，用以电性耦接该附加二极管的该阴极与该附加晶体管的该漏极，该附加连接器与该附加植入区域电性隔离；以及
一附加控制电路，耦接至该附加植入区域，当一静电放电事件影响该第一导体及该共通导体时，该附加控制电路施加一偏压电压至该附加植入区域，该附加控制电路所施加的该偏压电压有助于将载流子注入至该半导体基底，以使该静电放电事件能够经由该半导体基底放电。
25.根据权利要求17所述的集成电路，其特征在于，该第一供应电压为该第一电源定域的一第一正电压，该第二供应电压为该第二电源定域的一第二正电压。
26.根据权利要求17所述的集成电路，其特征在于，该第一供应电压为该第一电源定域的一第一接地参考电压，该第二供应电压为该第二电源定域的一第二接地参考电压。
CNB200510075496XA 2004-09-02 2005-06-02 静电放电引导组件及应用此组件的混合式电源的集成电路 Expired - Fee Related CN100389495C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/933,181 US7187527B2 (en) 2004-09-02 2004-09-02 Electrostatic discharge conduction device and mixed power integrated circuits using same
US10/933,181 2004-09-02

Publications (2)

Publication Number Publication Date
CN1744310A CN1744310A (zh) 2006-03-08
CN100389495C true CN100389495C (zh) 2008-05-21

Family

ID=35942706

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510075496XA Expired - Fee Related CN100389495C (zh) 2004-09-02 2005-06-02 静电放电引导组件及应用此组件的混合式电源的集成电路

Country Status (3)

Country Link
US (1) US7187527B2 (zh)
CN (1) CN100389495C (zh)
TW (1) TWI267974B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441756A (zh) * 2006-05-10 2013-12-11 高通股份有限公司 使用封装的硅切换功率传递的系统和方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323752B2 (en) * 2004-09-30 2008-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuit with floating diffusion regions
US7203045B2 (en) * 2004-10-01 2007-04-10 International Business Machines Corporation High voltage ESD power clamp
JP2006186249A (ja) * 2004-12-28 2006-07-13 Toshiba Corp 半導体装置
US7272802B2 (en) * 2005-05-11 2007-09-18 Lsi Corporation R-cells containing CDM clamps
US7773733B2 (en) * 2005-06-23 2010-08-10 Agere Systems Inc. Single-transformer digital isolation barrier
US8213489B2 (en) 2005-06-23 2012-07-03 Agere Systems Inc. Serial protocol for agile sample rate switching
US7719806B1 (en) * 2006-02-07 2010-05-18 Pmc-Sierra, Inc. Systems and methods for ESD protection
US7592673B2 (en) * 2006-03-31 2009-09-22 Freescale Semiconductor, Inc. ESD protection circuit with isolated diode element and method thereof
US7812582B2 (en) 2006-09-14 2010-10-12 Qualcomm Incorporated System and method of power distribution control of an integrated circuit
US7362555B2 (en) * 2006-08-26 2008-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuit for a mixed-voltage semiconductor device
US20080191797A1 (en) * 2007-02-08 2008-08-14 Mediatek Inc. High pass filter circuit with low corner frequency
US8537514B2 (en) 2007-08-08 2013-09-17 Sofics Bvba Diode chain with guard-band
US8164869B2 (en) * 2007-08-08 2012-04-24 Sofics Bvba Diode chain with a guard-band
JP2009054851A (ja) * 2007-08-28 2009-03-12 Panasonic Corp 半導体集積回路
US20090154036A1 (en) * 2007-12-13 2009-06-18 Silicon Integrated Systems Corp. Electrostatic discharge circuit
US20100123509A1 (en) * 2008-11-19 2010-05-20 Wei-Yao Lin Pad circuit for the programming and i/o operations
US8536893B2 (en) 2009-03-09 2013-09-17 Qualcomm Incorporated Circuit for measuring magnitude of electrostatic discharge (ESD) events for semiconductor chip bonding
US8817432B2 (en) * 2009-04-09 2014-08-26 Ememory Technology Inc. Power switch embedded in ESD PAD
CN101626154B (zh) * 2009-07-13 2011-12-07 浙江大学 集成电路esd全芯片防护电路
US8605398B2 (en) * 2009-08-06 2013-12-10 Freescale Semiconductor, Inc. Electronic device with protection circuit
US9153570B2 (en) * 2010-02-25 2015-10-06 Macronix International Co., Ltd. ESD tolerant I/O pad circuit including a surrounding well
CN101834183B (zh) * 2010-04-23 2012-02-01 崇贸科技股份有限公司 半导体结构
TWI425768B (zh) * 2010-05-03 2014-02-01 Ememory Technology Inc 可避免輸出電壓產生壓降之高壓選擇電路
US9165891B2 (en) 2010-12-28 2015-10-20 Industrial Technology Research Institute ESD protection circuit
TWI409938B (zh) 2010-12-28 2013-09-21 Ind Tech Res Inst 靜電放電保護電路
US8891212B2 (en) 2011-04-05 2014-11-18 International Business Machines Corporation RC-triggered semiconductor controlled rectifier for ESD protection of signal pads
TWI435433B (zh) * 2012-04-11 2014-04-21 Nuvoton Technology Corp 靜電放電防護元件
JP6600491B2 (ja) * 2014-07-31 2019-10-30 エイブリック株式会社 Ｅｓｄ素子を有する半導体装置
CN106158850B (zh) * 2016-08-26 2019-06-11 华为技术有限公司 静电放电保护装置及多电源域集成电路
TWI768451B (zh) * 2020-08-31 2022-06-21 創意電子股份有限公司 半導體結構以及靜電放電保護電路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075686A (en) * 1997-07-09 2000-06-13 Industrial Technology Research Institute ESD protection circuit for mixed mode integrated circuits with separated power pins
US6144542A (en) * 1998-12-15 2000-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. ESD bus lines in CMOS IC's for whole-chip ESD protection
US20030133237A1 (en) * 2001-09-03 2003-07-17 Kei-Kang Hung Power-rail electrostatic discharge protection circuit with a dual trigger design
US6628488B2 (en) * 2001-06-06 2003-09-30 Macronix International Co., Ltd. Electrostatic discharge protection circuit
US20040100745A1 (en) * 2002-11-21 2004-05-27 Industrial Technology Research Institute Silicon-controlled rectifier with dynamic holding voltage for on-chip electrostatic discharge protection

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5616943A (en) * 1993-09-29 1997-04-01 At&T Global Information Solutions Company Electrostatic discharge protection system for mixed voltage application specific integrated circuit design
KR100205609B1 (ko) * 1997-01-06 1999-07-01 윤종용 정전기 보호 소자
JP4132270B2 (ja) * 1998-04-20 2008-08-13 三菱電機株式会社 半導体集積回路装置
US6002568A (en) * 1998-06-29 1999-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection scheme for mixed-voltage CMOS integrated circuits
TW502459B (en) * 2001-01-03 2002-09-11 Taiwan Semiconductor Mfg Diode structure with high electrostatic discharge protection and electrostatic discharge protection circuit design of the diode
TW586124B (en) * 2002-09-18 2004-05-01 Macronix Int Co Ltd ESD protection apparatus and method for a high-voltage input pad
US6724592B1 (en) * 2002-12-11 2004-04-20 Pericom Semiconductor Corp. Substrate-triggering of ESD-protection device
US6900969B2 (en) * 2002-12-11 2005-05-31 Texas Instruments Incorporated ESD protection with uniform substrate bias
US6858902B1 (en) * 2003-10-31 2005-02-22 Texas Instruments Incorporated Efficient ESD protection with application for low capacitance I/O pads

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075686A (en) * 1997-07-09 2000-06-13 Industrial Technology Research Institute ESD protection circuit for mixed mode integrated circuits with separated power pins
US6144542A (en) * 1998-12-15 2000-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. ESD bus lines in CMOS IC's for whole-chip ESD protection
US6628488B2 (en) * 2001-06-06 2003-09-30 Macronix International Co., Ltd. Electrostatic discharge protection circuit
US20030133237A1 (en) * 2001-09-03 2003-07-17 Kei-Kang Hung Power-rail electrostatic discharge protection circuit with a dual trigger design
US20040100745A1 (en) * 2002-11-21 2004-05-27 Industrial Technology Research Institute Silicon-controlled rectifier with dynamic holding voltage for on-chip electrostatic discharge protection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441756A (zh) * 2006-05-10 2013-12-11 高通股份有限公司 使用封装的硅切换功率传递的系统和方法

Also Published As

Publication number Publication date
CN1744310A (zh) 2006-03-08
US20060044718A1 (en) 2006-03-02
TWI267974B (en) 2006-12-01
TW200610131A (en) 2006-03-16
US7187527B2 (en) 2007-03-06

Similar Documents

Publication Publication Date Title
CN100389495C (zh) 静电放电引导组件及应用此组件的混合式电源的集成电路
CN108701693B (zh) 用于静电放电保护的嵌入式pmos触发可控硅整流器
EP0740344B1 (en) Method and apparatus for coupling multiple independent on-chip Vdd busses to an ESD core clamp
JP3275095B2 (ja) 集積回路の過渡防護開路
US5708549A (en) Integrated circuit having enhanced transient voltage protection and associated methods
US5789964A (en) Decoupling capacitor network for off-state operation
CN101506976B (zh) 性能改善的n沟道esd箝位电路
US4647956A (en) Back biased CMOS device with means for eliminating latchup
KR101006827B1 (ko) 저 전압 ｎｍｏｓ－기반 정전기 방전 클램프
US20040051146A1 (en) ESD protection circuit with high substrate-triggering efficiency
US20020122280A1 (en) SCR devices with deep-N-well structure for on-chip ESD protection circuits
US20040135141A1 (en) Electrostatic Discharge Protection Networks For Triple Well Semiconductor Devices
US6624998B2 (en) Electrostatic discharge protection scheme in low potential drop environments
US6924963B2 (en) ESD protection network utilizing precharge bus lines
CN107230673A (zh) 使用防护区域的静电放电保护
KR100235145B1 (ko) 모놀리식 집적 회로의 연결 접점부 보호용 보호회로
US6411480B1 (en) Substrate pumped ESD network with trench structure
US20130155558A1 (en) Compact electronic device for protecting from electrostatic discharge
US20130057993A1 (en) Semiconductor integrated circuit and protection circuit
CN103579224A (zh) Esd保护
US10454269B2 (en) Dynamically triggered electrostatic discharge cell
KR20090064932A (ko) 정전기 방전 보호 소자
US7379283B1 (en) ESD protection circuit with a low snapback voltage that is protected from fast non-ESD voltage spikes and ripples
US10249610B1 (en) IGBT coupled to a reverse bias device in series
CN100399665C (zh) 一种电压源的静电放电保护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080521

Termination date: 20190602