CN110112720A - 一种浪涌保护电路、端口芯片以及浪涌保护方法 - Google Patents

Abstract

本发明提供一种浪涌保护电路、端口芯片及浪涌保护方法。其中，所述浪涌保护电路，包括：浪涌驱动电路以及泄放电路。本发明通过浪涌驱动电路对浪涌电压和箝位电压进行判断，并且，该箝位电压小于泄放电路的击穿电压；当浪涌电压大于该箝位电压时，浪涌驱动电路输出导通信号使泄放电路在击穿前就处于导通状态，将浪涌电压泄放到地；另外，该箝位电压跟随基准电压的变化而变化，并且由于基准电压可以连续调节，所以可以将箝位电压设定成任意所需的电压值而不受二极管的反向击穿电压的限制，使本发明浪涌保护电路的适用性更强，应用范围更广。

Description

一种浪涌保护电路、端口芯片以及浪涌保护方法

技术领域

本发明涉及电力电子技术领域，尤其涉及一种浪涌保护电路、端口芯片及浪涌保护方法。

背景技术

由于电子产品的输入端口会暴露在外部环境中，会面临外部带电源接入或触碰，从而电子产品存在因其承受的浪涌电压过大而损坏的风险。

为了解决浪涌电压给电子产品带来的风险，通常会在电子产品的输入端口并联瞬态抑制二极管，但是由于瞬态抑制二极管的体积较大，因此，目前都会在与输入端口连接的芯片内部集成瞬态抑制二极管的功能，在保护自身电路安全的同时，节省空间。

现有技术中端口芯片内部的浪涌保护电路如图1所示，采用多个二极管(D1-Dn)反向串联于输入端口和接地电阻R之间，作为泄放开关管M的驱动电路，通过控制该泄放开关管M导通使输入端口的浪涌电压Vsurge箝位在安全电压；并且，驱动电路输出的箝位电压由多个二极管(D1-Dn)的反向击穿电压和泄放开关管M的阈值电压决定。但是，不同箝位电压的设定受到多个二极管(D1-Dn)的反向击穿电压的限制，不能将箝位电压设置为任意所需的电压值。

发明内容

有鉴于此，本发明实施例提供一种浪涌保护电路、端口芯片及浪涌保护方法，将箝位电压设置为任意所需的电压值，以解决箝位电压的设定受到二极管的反向击穿电压的限制问题。

为实现上述目的，本发明实施例提供如下技术方案：

本发明第一方面提供一种浪涌保护电路，包括：浪涌驱动电路以及泄放电路；其中：

所述浪涌驱动电路的输入端和所述泄放电路的输入端均与端口芯片的输入端口相连，接收浪涌电压；

所述浪涌驱动电路的输出端与所述泄放电路的控制端相连；

所述浪涌驱动电路用于在所述浪涌电压大于箝位电压时，输出导通信号；所述箝位电压小于所述泄放电路的击穿电压，且随基准电压的变化而变化；

所述泄放电路用于在自身控制端接收到所述导通信号时，将自身输入端接收到的所述浪涌电压泄放到地。

可选的，所述浪涌驱动电路，包括：基准模块、第一开关管以及接地电阻；其中：

所述基准模块用于提供所述基准电压，所述基准电压为负向电压；

所述第一开关管的控制端接收所述基准电压；

所述第一开关管的输入端作为所述浪涌驱动电路的输入端；

所述第一开关管的输出端与所述接地电阻的一端相连，连接点作为所述浪涌驱动电路的输出端；

所述接地电阻的另一端接地。

可选的，所述第一开关管为NMOS晶体管。

可选的，所述泄放电路，包括：第二开关管；其中：

所述第二开关管的控制端作为所述泄放电路的控制端；

所述第二开关管的输入端作为所述泄放电路的输入端；

所述第二开关管的输出端接地。

可选的，所述第二开关管为NMOS晶体管。

可选的，所述第二开关管与所述第一开关管为相同器件。

本发明第二方面提供一种端口芯片，包括受保护单元和上述任一所述的浪涌保护电路；

所述受保护单元的输入端与所述端口芯片的输入端口相连。

本发明第三方面提供一种浪涌保护方法，应用于浪涌保护电路，所述浪涌保护电路，包括：浪涌驱动电路以及泄放电路；所述浪涌保护方法包括：

所述浪涌驱动电路和所述泄放电路分别通过各自的输入端接收浪涌电压；

当所述浪涌电压大于箝位电压时，所述浪涌驱动电路输出导通信号至所述泄放电路的控制端；所述箝位电压小于泄放电路的击穿电压，且随基准电压的变化而变化；

所述泄放电路根据所述导通信号，将所述浪涌电压泄放到地。

可选的，所述浪涌驱动电路中包括串联连接的第一开关管和接地电阻，以及，与所述第一开关管的控制端相连的基准模块；所述泄放电路中包括第二开关管；所述第一开关管与所述第二开关管为同类型器件；

当所述浪涌电压大于箝位电压时，所述浪涌驱动电路输出导通信号至所述泄放电路的控制端，包括：

当所述浪涌电压大于所述击穿电压与所述基准电压的和时，所述第一开关管击穿，所述浪涌电压经所述第一开关管在所述接地电阻上产生压降，使所述第二开关管控制端的电压值为所述压降；所述基准电压为负向电压。

相对于现有技术而言，本发明通过浪涌驱动电路对浪涌电压和箝位电压进行判断，并且，该箝位电压小于泄放电路的击穿电压，当浪涌电压大于该箝位电压时，浪涌驱动电路输出导通信号使泄放电路在击穿前就处于导通状态，将浪涌电压泄放到地；另外，该箝位电压跟随基本电压的变化而变化，并且由于基准电压可以连续调节，所以可以将箝位电压设定成任意所需的电压值而不受二极管的反向击穿电压的限制，使本发明浪涌保护电路的适用性更强，应用范围更广。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术提供的一种浪涌保护电路的示意图；

图2为本发明实施例提供的一种浪涌保护电路的示意图；

图3为本发明实施例提供的一种浪涌保护电路在实际应用中的具体实施形式的示意图；

图4为本发明另一实施例提供的一种端口芯片的示意图；

图5为本发明另一实施例提供的一种浪涌保护方法的示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

为了解决箝位电压的设定受到二极管的反向击穿电压的限制问题，本发明实施例提供一种浪涌保护电路，如图2，具体结构包括：浪涌驱动电路110以及泄放电路120。

其中，浪涌驱动电路110的输入端与泄放电路120的输入端相连，连接点与端口芯片的输入端口相连；浪涌驱动电路110的输出端与泄放电路120的控制端相连；泄放电路120的输出端接地。

具体的，端口芯片通过其输入端口接收浪涌电压Vsurge，并且浪涌驱动电路110检测浪涌电压Vsurge是否大于箝位电压，若浪涌电压Vsurge大于箝位电压，说明浪涌电压Vsurge超过端口芯片内受保护单元的工作电压范围，则浪涌驱动电路110通过其输出端输出导通信号至泄放电路120的控制端；若浪涌电压Vsurge小于等于箝位电压，说明浪涌电压Vsurge没有超过受保护单元的工作电压范围，则浪涌驱动电路110通过其输出端输出关断信号。

需要说明的是，为了保证在浪涌电压Vsurge过大时先击穿浪涌驱动电路110，并且为了保证泄放电路120在导通前不被击穿，所以浪涌驱动电路110进行比较判断的箝位电压需要小于泄放电路120的击穿电压。

当泄放电路120通过其控制端接收到导通信号时，将自身导通，并将通过其输入端接收到的浪涌电压Vsurge泄放到地；当泄放电路120通过其控制端接收到关断信号时，将自身关断，停止泄放工作。

需要说明的是，在上述过程中，只有当浪涌电压Vsurge下降到小于等于箝位电压时，泄放电路120才会停止泄放工作；也就是说，该浪涌保护电路能够将自身的输出电压限制在浪涌驱动电路110的箝位电压以下。

由于浪涌保护电路的输出电压即为后续连接的受保护单元的输入电压，所以，该箝位电压的选取要根据受保护单元的工作电压范围进行选取；实际应用中，可以通过调节基准电压VBIAS来实现对于该箝位电压的调节，进而使箝位电压随基准电压VBIAS的变化而变化。

相对于现有技术而言，本发明通过浪涌驱动电路110对浪涌电压Vsurge和箝位电压进行判断，并且，该箝位电压小于泄放电路120的击穿电压，当浪涌电压Vsurge大于该箝位电压时，浪涌驱动电路110输出导通信号使泄放电路120在击穿前就处于导通状态，将浪涌电压Vsurge泄放到地；另外，该箝位电压跟随基本电压的变化而变化，并且由于基准电压VBIAS可以连续调节，所以可以将箝位电压设定成任意所需的电压值而不受二极管的反向击穿电压的限制，使本发明浪涌保护电路的适用性更大，应用范围更广。

在实际应用中，浪涌驱动电路110的一种具体实施方式，如图3，具体包括：基准模块111、第一开关管M1以及接地电阻R。

其中，基准模块111的输出端与第一开关管M1的控制端相连；第一开关管M1的输入端作为浪涌驱动电路110的输入端，第一开关管M1的输出端与接地电阻R的一端相连，连接点作为浪涌驱动电路110的输出端；接地电阻R的另一端接地；并且，基准模块111的输入端接地。

需要说明的是，基准模块111用于生成该基准电压VBIAS，并将其施加在第一开关管M1的栅极上，来改变第一开关管M1的击穿电压。另外，该基准电压VBIAS的具体取值可以根据实际电路需要进行设定，此处不做限定。同时，该基准模块111可以采用基准电压源来实现，此处也不做限定，视其应用环境而定，均在本申请的保护范围内。

在实际应用中，泄放电路120的一种具体实施方式，如图3，具体包括：第二开关管M2。

其中，第二开关管M2的控制端作为泄放电路120的控制端，第二开关管M2的输入端作为泄放电路120的输入端，第二开关管M2的输出端接地。

具体的，当浪涌电压Vsurge过大时，第一开关管M1先被击穿，并在接地电阻R的两端产生分压；当接地电阻R上的分压大于第二开关管M2的阈值电压时，第二开关管M2导通，将浪涌电压Vsurge泄放到地；当接地电阻R上的分压小于等于第二开关管M2的阈值电压时，第二开关管M2关断，泄放电路120停止工作。

优选的，第一开关管M1和第二开关管M2为相同的器件，比如，均是NMOS晶体管。

需要说明的是，为了保证第一开关管M1先被击穿，并且第二开关管M2在导通前不被击穿，该基准电压VBIAS应当为一个负向电压。通过基准模块111为第一开关管M1的栅极施加该负向电压，利用MOS管的GIDL(Gated-Induce Drain Leakage，栅诱导漏极泄漏电流)效应，降低此MOS管(即第一开关管M1)的OFF击穿电压，得到连续可调的箝位电压。并在第二开关管M2击穿前开启第二开关管M2，对浪涌电流进行泄放，最终得到最佳的浪涌能力。

其中，第一开关管M1本身的击穿电压V1加上该基准电压VBIAS，即V1+VBIAS，近似为浪涌驱动电路110的箝位电压，因此，箝位电压是根据基准电压VBIAS的变化而变化的。

本实施例中给出了浪涌驱动电路110和泄放电路120的优选实现形式，以及两个电路内部器件的具体选型，实际应用中，还可以根据应用环境选择其他器件以及电路形式，能够实现相应功能的方案均在本申请的保护范围内。

其余结构及原理与上述实施例相同，此处不再一一赘述。

在图2和图3的基础上，本发明实施例提供一种端口芯片，如图4，包括：受保护单元20和上述实施例提供的浪涌保护电路10。

其中，受保护单元20的输入端与端口芯片的输入端口相连。

该浪涌保护电路10的具体结构及原理参见上述实施例即可，此处不再一一赘述。

本发明另一实施例提供一种浪涌保护方法，应用于浪涌保护电路，该浪涌保护电路如图2和图3所示，包括：浪涌驱动电路以及泄放电路；该浪涌保护方法的具体步骤，如图5，包括：

S101、浪涌驱动电路和泄放电路分别通过各自的输入端接收浪涌电压Vsurge。

S102、浪涌驱动电路判断浪涌电压Vsurge是否大于箝位电压。

其中，箝位电压小于泄放电路的击穿电压，且随基准电压VBIAS的变化而变化。

若浪涌电压Vsurge大于箝位电压，则依次执行步骤S103和S105；若浪涌电压Vsurge小于箝位电压，则依次执行步骤S104和S106。

S103、浪涌驱动电路输出导通信号至泄放电路的控制端。

S105、泄放电路根据导通信号，将浪涌电压Vsurge泄放到地。

S104、浪涌驱动电路输出关断信号至泄放电路的控制端。

S106、泄放电路根据关断信号，将自身关断。

可选的，如图3所示，浪涌驱动电路中包括串联连接的第一开关管和接地电阻，以及，与第一开关管的控制端相连的基准模块；泄放电路中包括第二开关管；第一开关管与所述第二开关管为相同器件。

此时，若浪涌电压Vsurge大于击穿电压加上基准电压，即浪涌电压Vsurge大于箝位电压，其中，基准电压为负向电压，则步骤S103浪涌驱动电路输出导通信号至泄放电路的控制端，包括：第一开关管击穿、浪涌电压Vsurge经第一开关管在接地电阻上产生压降，使第二开关管控制端的电压值为压降。

其余原理与上述实施例相同，此处不再一一赘述。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种浪涌保护电路，其特征在于，包括：浪涌驱动电路以及泄放电路；其中：

所述浪涌驱动电路的输入端和所述泄放电路的输入端均与端口芯片的输入端口相连，接收浪涌电压；

所述浪涌驱动电路的输出端与所述泄放电路的控制端相连；

所述浪涌驱动电路用于在所述浪涌电压大于箝位电压时，输出导通信号；所述箝位电压小于所述泄放电路的击穿电压，且随基准电压的变化而变化；

所述泄放电路用于在自身控制端接收到所述导通信号时，将自身输入端接收到的所述浪涌电压泄放到地。

2.根据权利要求1所述的浪涌保护电路，其特征在于，所述浪涌驱动电路，包括：基准模块、第一开关管以及接地电阻；其中：

所述基准模块用于提供所述基准电压，所述基准电压为负向电压；

所述第一开关管的控制端接收所述基准电压；

所述第一开关管的输入端作为所述浪涌驱动电路的输入端；

所述第一开关管的输出端与所述接地电阻的一端相连，连接点作为所述浪涌驱动电路的输出端；

所述接地电阻的另一端接地。

3.根据权利要求2所述的浪涌保护电路，其特征在于，所述第一开关管为NMOS晶体管。

4.根据权利要求1-3任一项所述的浪涌保护电路，其特征在于，所述泄放电路，包括：第二开关管；其中：

所述第二开关管的控制端作为所述泄放电路的控制端；

所述第二开关管的输入端作为所述泄放电路的输入端；

所述第二开关管的输出端接地。

5.根据权利要求4所述的浪涌保护电路，其特征在于，所述第二开关管为NMOS晶体管。

6.根据权利要求4所述的浪涌保护电路，其特征在于，所述第二开关管与所述第一开关管为同类型器件。

7.一种端口芯片，其特征在于，包括受保护单元和如权利要求1-6任一所述的浪涌保护电路；

所述受保护单元的输入端与所述端口芯片的输入端口相连。

8.一种浪涌保护方法，其特征在于，应用于浪涌保护电路，所述浪涌保护电路，包括：浪涌驱动电路以及泄放电路；所述浪涌保护方法包括：

所述浪涌驱动电路和所述泄放电路分别通过各自的输入端接收浪涌电压；

当所述浪涌电压大于箝位电压时，所述浪涌驱动电路输出导通信号至所述泄放电路的控制端；所述箝位电压小于泄放电路的击穿电压，且随基准电压的变化而变化；

所述泄放电路根据所述导通信号，将所述浪涌电压泄放到地。

9.根据权利要求8所述的浪涌保护方法，其特征在于，所述浪涌驱动电路中包括串联连接的第一开关管和接地电阻，以及，与所述第一开关管的控制端相连的基准模块；所述泄放电路中包括第二开关管；所述第一开关管与所述第二开关管为同类型器件；

当所述浪涌电压大于箝位电压时，所述浪涌驱动电路输出导通信号至所述泄放电路的控制端，包括：

当所述浪涌电压大于所述击穿电压与所述基准电压的和时，所述第一开关管击穿，所述浪涌电压经所述第一开关管在所述接地电阻上产生压降，使所述第二开关管控制端的电压值为所述压降；所述基准电压为负向电压。