CN109449910A - 一种保护电路 - Google Patents

Abstract

本发明提供的一种保护电路，第一控制电路接收电源输入端电压，当电源输入端电压小于第一阈值电压时，由第一控制电路输出端向浪涌泄流电路输出第一控制电压进行泄流；第二控制电路接收电源输出端电压，当电源输出端电压小于第二阈值电压时，由第二控制电路输出端向浪涌泄流电路输出第二控制电压进行泄流；第三控制电路接收电源输入端电压和电源输出端电压，当电源输入端电压或电源输出端电压大于第三阈值电压时，由第三控制电路输出端向浪涌泄流电路输出第三控制电压进行泄流。基于上述本发明实施例提供的电路，能够达到电路的输入端与输出端的浪涌保护及免受反接负压危害的目的。

Description

一种保护电路

技术领域

本发明涉及电路技术领域，更具体地说，涉及一种保护电路。

背景技术

随着生活水平的提高，我们在日常生活中会使用到各种电器，比如电视、洗衣机、手机、平板等，这些电器在日常生活中给我们带来了极大的便利，但是在使用这些电器的时候，可能会遇到浪涌电压和反接情况的出现。

浪涌也叫突波，就是超出正常工作电压的瞬间过电压。浪涌是发生在仅仅几百万分之一秒时间内的一种剧烈脉冲，造成浪涌的情况有很多，如电网遭遇雷击、工业电梯扰动电网、短路、静电放电、充电线热插拔、劣质的充电插头等都会引起浪涌的发生。浪涌的危害是相当严重，如果浪涌电压超过器件的承受能力，会直接将器件烧毁，如果多个小浪涌由于积累效应会导致器件性能的减退及寿命的缩短。除了浪涌电压，另一种损坏器件情况的是反接。反接会导致电流流向与用电设备正常工作时电流流向相反，损坏用电设备。

现有技术中，同一保护电路只能实现浪涌保护或者只能防反接，无法同时实现防浪涌保护和防反接。

发明内容

有鉴于此，本发明实施例提供了一种保护电路，以实现电路的输入端与输出端的浪涌保护及免受反接负压危害的目的。

为实现上述目的，本发明实施例提供如下技术方案：

本发明公开了一种保护电路，包括：第一栅极驱动电路、第二栅极驱动电路、第一控制电路、第二控制电路、第三控制电路和浪涌泄流电路；

所述第一栅极驱动电路的第一端与电源输入端相连，第二端与所述浪涌泄流电路相连；

所述第二栅极驱动电路的第一端与电源输出端相连，第二端与所述第浪涌泄流电路相连；

所述第一控制电路，用于接收电源输入端电压，当所述电源输入端电压小于第一阈值电压时，由所述第一控制电路输出端向所述浪涌泄流电路输出第一控制电压，控制所述浪涌泄流电路依据所述第一控制电压进行泄流，输出第一泄流电流；

所述第二控制电路，用于接收电源输出端电压，当所述电源输出端电压小于第二阈值电压时，由所述第二控制电路输出端向所述浪涌泄流电路输出第二控制电压，控制所述浪涌泄流电路依据所述第二控制电压进行泄流，输出第二泄流电流；

所述第三控制电路，用于接收所述电源输入端电压和所述电源输出端电压，当所述电源输入端电压或所述电源输出端电压大于第三阈值电压时，由所述第三控制电路输出端向所述浪涌泄流电路输出第三控制电压，控制所述浪涌泄流电路依据所述第三控制电压进行泄流，输出第三泄流电流。

优选的，所述浪涌泄流电路，包括：二极管D1、二极管D2、二极管D3、晶体管M1、晶体管M2以及晶体管M3；

所述晶体管M1的第一端和所述电源输入端相连，第二端分别与所述晶体管M2的第二端和所述晶体管M3的第二端相连，控制端分别与所述第一控制电路的输出端和所述第一栅极驱动电路的第二端相连；

所述二极管D1的阳极和所述晶体管M1的第一端相连，阴极和所述晶体管M1的第二端相连；

所述晶体管M2的第一端和所述电源输出端相连，控制端分别与所述第二控制电路的输出端和所述第二栅极驱动电路的第二端相连；

所述二极管D2的阳极和所述晶体管M2的第一端相连，阴极和所述晶体管M2的第二端相连；

所述晶体管M3的第一端接地，控制端与所述第三控制电路的输出端相连；

所述二极管D3的阳极和所述晶体管M3的第一端相连，阴极和所述晶体管M3的第二端相连。

优选的，所述第一控制电路，包括：二极管Z3、稳压二极管Z4、电阻R2、二极管D4以及晶体管M4；

所述二级管Z3的阳极接地，阴极与所述稳压二极管Z4的阴极相连；

所述稳压二极管Z4的阳极作为所述第一控制电路的输出端，与所述第一栅极驱动电路的第二端相连，并通过所述电阻R2与所述晶体管M4的第二端相连；

所述晶体管M4的第一端与所述电源输入端相连，控制端与所述晶体管M1的第二端相连；

所述二极管D4的阳极与所述晶体管M4的第一端相连，阴极与所述晶体管M4的第二端相连。

优选的，所述第二控制电路，包括：二极管Z5、稳压二极管Z6、电阻R3、二极管D5以及晶体管M5；

所述二级管Z5的阳极接地，阴极与所述稳压二极管Z6的阴极相连；

所述稳压二极管Z6的阳极作为所述第二控制电路的输出端，与所述第二栅极驱动电路的第二端相连，并通过所述电阻R3与所述晶体管M5的第二端相连；

所述晶体管M5的第一端与所述电源输入端相连，控制端与所述晶体管M2的第二端相连；

所述二极管D5的阳极与所述晶体管M5的第一端相连，阴极与所述晶体管M5的第二端相连。

优选的，所述第三控制电路，包括：二极管Z1、稳压二极管Z2、电阻R1；

所述二极管Z1的阴极和所述稳压二极管Z2的阴极相连，阳极和所述二极管D1的阴极相连；

所述稳压二极管Z2的阳极作为所述第三控制电路的输出端，通过所述电阻R1接地。本发明实施例提供的一种保护电路，第一控制电路接收电源输入端电压，当电源输入端电压小于第一阈值电压时，由第一控制电路输出端向浪涌泄流电路输出第一控制电压，控制浪涌泄流电路依据第一控制电压进行泄流；第二控制电路接收电源输出端电压，当电源输出端电压小于第二阈值电压时，由第二控制电路输出端向浪涌泄流电路输出第二控制电压，控制浪涌泄流电路依据第二控制电压进行泄流；第三控制电路接收电源输入端电压和电源输出端电压，当电源输入端电压或电源输出端电压大于第三阈值电压时，由第三控制电路输出端向浪涌泄流电路输出第三控制电压，控制浪涌泄流电路依据第三控制电压进行泄流。基于上述本发明实施例提供的电路，能够达到电路的输入端与输出端的浪涌保护及免受反接负压危害的目的。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种保护电路的结构示意图；

图2为本发明实施例提供的一种保护电路的效果图；

图3为本发明实施例提供的一种保护电路的电路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

基于上述背景，本发明实施例提供下述适用于浪涌保护和防反接电路，从而解决现有技术在一个电路中同时实现浪涌保护和防反接的问题。

如图1所示，为本发明实施例提供的一种保护电路的结构示意图，包括：

第一栅极驱动电路101、第二栅极驱动电路102、第一控制电路103、第二控制电路104、第三控制电路105和浪涌泄流电路106。

所述第一栅极驱动电路101的第一端与电源输入端相连，第二端与所述浪涌泄流电路106相连。

需要说明的是，第一栅极驱动电路101用于控制浪涌泄流电路106中起开关作用的元器件，用于使其在输入电压属于正常工作范围时，即输入电压为正电压，并小于第三控制电压，输出第一驱动电压，控制所述浪涌泄流电路106中对应元器件的沟道导通。现有技术中存在多种可以实现此功能的电路，均可作为此处的所述第一栅极驱动电路101，无论以什么电路作为所述第一栅极驱动电路101，只要能够实现所述第一栅极驱动电路101的功能均可视为本发明的保护范围之内。

所述第二栅极驱动电路102的第一端与电源输出端相连，第二端与所述浪涌泄流电路106相连。

需要说明的是，第二栅极驱动电路102用于控制所述浪涌泄流电路106中起开关作用的元器件，用于使其在输入电压属于正常工作范围时，即输出电压为正电压，并小于第三控制电压，输出第二驱动电压，控制所述浪涌泄流电路106中对应元器件的沟道导通。现有技术中存在多种可以实现此功能的电路，均可作为此处的所述第二栅极驱动电路102，无论以什么电路作为所述第二栅极驱动电路102，只要能够实现所述第二栅极驱动电路102的功能均可视为本发明的保护范围之内。

需要说明的是，电源输出端可以接手机或平板内部的充电芯片等。

所述第一控制电路103，用于接收电源输入端电压，当所述电源输入端电压小于第一阈值电压时，由所述第一控制电路103输出端向所述浪涌泄流电路106输出第一控制电压，控制所述浪涌泄流电路106依据所述第一控制电压进行泄流，输出第一泄流电流。

所述第二控制电路104，用于接收电源输出端电压，当所述电源输出端电压小于第二阈值电压时，由所述第二控制电路104输出端向所述浪涌泄流电路106输出第二控制电压，控制所述浪涌泄流电路106依据所述第二控制电压进行泄流，输出第二泄流电流。

所述第三控制电路105，用于接收所述电源输入端电压和所述电源输出端电压，当所述电源输入端电压或所述电源输出端电压大于第三阈值电压时，由所述第三控制电路105输出端向所述浪涌泄流电路106输出第三控制电压，控制所述浪涌泄流电路106依据所述第三控制电压进行泄流，输出第三泄流电流。

所述浪涌泄流电路106，用于依据所述第一控制电压，对所述电源输入端电压进行泄流，并输出第一泄流电流；依据所述第二控制电压，对所述电源输入端电压进行泄流，输出第二泄流电流；以及依据所述第三控制电压，对所述电源输入端电压和所述电源输出端电压进行泄流，输出第三泄流电流。

本发明实施例提供的一种保护电路中，第一控制电路接收电源输入端电压，当所述电源输入端电压小于第一阈值电压时，由所述第一控制电路输出端向所述浪涌泄流电路输出第一控制电压，控制浪涌泄流电路依据第一控制电压进行泄流；第二控制电路接收电源输出端电压，当所述电源输出端电压小于第二阈值电压时，由所述第二控制电路输出端向浪涌泄流电路输出第二控制电压，控制浪涌泄流电路依据第二控制电压进行泄流；第三控制电路接收所述电源输入端电压和所述电源输出端电压，当所述电源输入端电压或所述电源输出端电压大于第三阈值电压时，由所述第三控制电路输出端向浪涌泄流电路输出第三控制电压，控制浪涌泄流电路依据第三控制电压进行泄流。基于上述本发明实施例提供的电路，能够达到电路的输入端与输出端的浪涌保护及免受反接负压危害的目的。

本发明实施例提供的一种保护电路的效果图，如图2所示，浪涌电压与加保护器件后的电压示意，虚线为浪涌电压，浪涌电压来临时，在很短的时间内可以升高到很高的电压，如果没有保护器件，遇到浪涌电压的端口器件会被烧坏。增加具有浪涌保护功能的IC，当浪涌电压来临时，会被浪涌保护IC泄放，同时将要保护的端口电压钳位在Vclamp，使得端口能承受的安全范围内的电压，从而保护了充电接口和电子设备的安全。

需要说明的是，为了避免浪涌电压损坏电子设备，在充电端口增加浪涌保护器件。可以在电子设备充电端口到地并联一颗TVS瞬态抑制二极管，或者在充电端口应用一颗具有浪涌保护功能的电子器件IC(Integrated Circuit，IC)。

本发明实施例提供的一种保护电路，如图3所示，为本发明实施例提供的一种保护电路中浪涌泄流电路304的一种实施方式，所述浪涌泄流电路304包括：二极管D1、二极管D2、二极管D3、晶体管M1、晶体管M2以及晶体管M3。

所述晶体管M1的第一端和所述电源输入端相连，第二端分别与所述晶体管M2的第二端和所述晶体管M3的第二端相连，控制端分别与所述第一控制电路的输出端和所述第一栅极驱动电路的第二端相连。

需要说明的是，所述晶体管M1可以为MOS管，其中，第一端为源极，第二端为漏极，控制端为栅极。进一步的，所述晶体管M1为NMOS管。

所述二极管D1的阳极和所述晶体管M1的第一端相连，阴极和所述晶体管M1的第二端相连。

需要说明的是，所述二极管D1可以是所述晶体管M1的寄生体二极管，也可以是普通的二极管。

所述晶体管M2的第一端和所述电源输出端相连，控制端分别与所述第二控制电路的输出端和所述第二栅极驱动电路的第二端相连。

需要说明的是，所述晶体管M2可以为MOS管，其中，第一端为源极，第二端为漏极，控制端为栅极。进一步的，所述晶体管M2为NMOS管。

所述二极管D2的阳极和所述晶体管M2的第一端相连，阴极和所述晶体管M2的第二端相连。

需要说明的是，所述二极管D2可以是所述晶体管M2的寄生体二极管，也可以是普通的二极管。

所述晶体管M3的第一端接地，控制端与所述第三控制电路的输出端相连。

需要说明的是，所述晶体管M3可以为MOS管，其中，第一端为源极，第二端为漏极，控制端为栅极。进一步的，所述晶体管M3为NMOS管。

所述二极管D3的阳极和所述晶体管M3的第一端相连，阴极和所述晶体管M3的第二端相连。

需要说明的是，所述二极管D3可以是所述晶体管M3的寄生体二极管，也可以是普通的二极管。

本发明实施例提供的一种保护电路，第一控制电路接收电源输入端电压，当所述电源输入端电压小于第一阈值电压时，由所述第一控制电路输出端向所述浪涌泄流电路输出第一控制电压，控制浪涌泄流电路依据第一控制电压进行泄流；第二控制电路接收电源输出端电压，当所述电源输出端电压小于第二阈值电压时，由所述第二控制电路输出端向浪涌泄流电路输出第二控制电压，控制浪涌泄流电路依据第二控制电压进行泄流；第三控制电路接收电源输入端电压和电源输出端电压，当所述电源输入端电压或所述电源输出端电压大于第三阈值电压时，由所述第三控制电路输出端向浪涌泄流电路输出第三控制电压，控制浪涌泄流电路依据第三控制电压进行泄流。基于上述本发明实施例提供的电路，能够达到电路的输入端与输出端的浪涌保护及免受反接负压危害的目的。

本发明实施例提供的一种保护电路，如图3所示，为本发明实施例提供的一种保护电路中第一控制电路301的一种实施方式，所述第一控制电路301包括：二极管Z3、稳压二极管Z4、电阻R2、二极管D4以及晶体管M4。

所述二级管Z3的阳极接地，阴极与所述稳压二极管Z4的阴极相连。

需要说明的是，所述二极管Z3可以为普通的二极管，也可以为稳压二极管，优选的，本实施例中为普通二极管。

所述稳压二极管Z4的阳极作为所述第一控制电路的输出端，与所述第一栅极驱动电路的第二端相连，并通过所述电阻R2与所述晶体管M4的第二端相连。

所述晶体管M4的第一端与所述电源输入端相连，控制端与所述晶体管M1的第二端相连。

需要说明的是，所述晶体管M4可以为MOS管，其中，第一端为源极，第二端为漏极，控制端为栅极。进一步的，所述晶体管M4为NMOS管。

所述二极管D4的阳极与所述晶体管M4的第一端相连，阴极与所述晶体管M4的第二端相连。

需要说明的是，所述二极管D4可以为所述晶体管M4的寄生体二极管，也可以为普通的二极管。

本发明实施例提供的一种保护电路，第一控制电路接收电源输入端电压，当所述电源输入端电压小于第一阈值电压时，由所述第一控制电路输出端向所述浪涌泄流电路输出第一控制电压，控制浪涌泄流电路依据第一控制电压进行泄流。基于上述本发明实施例提供的电路，能够达到电路的输入端的浪涌保护及免受反接负压危害的目的。

本发明实施例提供的一种保护电路，如图3所示，为本发明实施例提供的一种保护电路中第二控制电路302的一种实施方式，所述第二控制电路302包括：二极管Z5、稳压二极管Z6、电阻R3、二极管D5以及晶体管M5。

所述二级管Z5的阳极接地，阴极与所述稳压二极管Z6的阴极相连。

所述稳压二极管Z6的阳极作为所述第二控制电路的输出端，与所述第二栅极驱动电路的第二端相连，并通过所述电阻R3与所述晶体管M5的第二端相连。

所述晶体管M5的第一端与所述电源输入端相连，控制端与所述晶体管M2的第二端相连。

需要说明的是，所述晶体管M5可以为MOS管，其中，第一端为源极，第二端为漏极，控制端为栅极。进一步的，所述晶体管M5为NMOS管。

所述二极管D5的阳极与所述晶体管M5的第一端相连，阴极与所述晶体管M5的第二端相连。

需要说明的是，所述二极管D5可以为所述晶体管M5的寄生体二极管，也可以为普通的二极管。

本发明实施例提供的一种保护电路，第二控制电路接收电源输出端电压，当所述电源输出端电压小于第二阈值电压时，由所述第二控制电路输出端向浪涌泄流电路输出第二控制电压，控制浪涌泄流电路依据第二控制电压进行泄流。基于上述本发明实施例提供的电路，能够达到电路的输出端的浪涌保护及免受反接负压危害的目的。

本发明实施例提供的一种保护电路，如图3所示，为本发明实施例提供的一种保护电路中第三控制电路303的一种实施方式，所述第三控制电路303包括：二极管Z1、稳压二极管Z2、电阻R1；

所述二极管Z1的阴极和所述稳压二极管Z2的阴极相连，阳极和所述二极管D1的阴极相连；

需要说明的是，所述二极管Z1可以为普通的二极管，也可以为稳压二极管，优选的，本实施例中为普通二极管。

所述稳压二极管Z2的阳极作为所述第三控制电路的输出端，通过所述电阻R1接地。

本发明实施例提供的一种保护电路，第三控制电路接收电源输入端电压和电源输出端电压，当所述电源输入端电压或所述电源输出端电压大于第三阈值电压时，由所述第三控制电路输出端向浪涌泄流电路输出第三控制电压，控制浪涌泄流电路依据第三控制电压进行泄流。基于上述本发明实施例提供的电路，能够达到电路的输入端与输出端的浪涌保护及免受反接负压危害的目的。

结合上述实施例公开的一种保护电路，结合图3，本发明实施例公开的一种保护电路的具体应用实例如下：

晶体管M1、晶体管M2、晶体管M3、晶体管M4及晶体管M5均采用开启电压为1V的NMOS管，晶体管M1、晶体管M2、晶体管M3的阈值电压分别为Vth_M1，Vth_M2和Vth_M3。

稳压二极管Z2、稳压二极管Z4和稳压二极管Z6均采用反向击穿电压为10V的稳压二极管，二极管Z1、稳压二极管Z3及二极管Z5均采用正向导通电压为0.7V，反向击穿电压大于30V的普通二极管，反向击穿电压分别为VBR_Z1至VBR_Z6。

正常状态：

输入电压VIN在正常范围时，第一栅极驱动电路和第二栅极驱动电路将晶体管M1和晶体管M2导通，充电电流可以从晶体管M1和晶体管M2的沟道流过到VOUT，晶体管M3关断，不影响电路工作。

当电路不工作时，晶体管M1，晶体管M2和晶体管M3都关断，由于二极管D1和二极管D2方向相反，VIN和VOUT之间是双向隔离的，不会从一端向另一端漏电。

VIN反接保护：

当电压反接时，即VIN为负的直流电压时，晶体管M1，晶体管M2和晶体管M3都关断，由于晶体管M1的二极管D1是从VIN指向VOUT，VIN为负电压时，二极管D1反偏，MID和VOUT都不会变成负电压，保护了VOUT端的电子器件不会看到负压。该电路能承受的最低负压为—(0.7+VBR_Z4+Vth_M1)。

VIN正浪涌保护：

当正浪涌电压来临时，第一栅极驱动电路将晶体管M1关闭，但晶体管M1的二极管D1将浪涌电压传递到MID。二极管Z1，稳压二极管Z2和电阻R1一起构成晶体管M3的驱动电路。当VIN>0.7+VBR_Z2+Vth_M3时，晶体管M3打开，将MID点的电压钳位住，将正浪涌电压经二极管D1和晶体管M3的沟道泄放到地，当VIN<0.7+VBR_Z2+Vth_M3时，晶体管M3关断。

VIN电压为正时，电压会通过二极管D4和电阻R2传递到晶体管M1的栅极，由于二极管Z3是反偏的，只要二极管Z3的反向击穿电压足够，则二极管Z3和稳压二极管Z4路径不会漏电。第一栅极驱动电路可以正常的开启或关闭晶体管M1，不受二极管Z3，稳压二极管Z4，电阻R2和晶体管M4的干扰。

VIN负浪涌保护：

二级管Z3，稳压二极管Z4，电阻R2和晶体管M4一起构成了晶体管M1泄放负浪涌时的驱动电路。VIN为负时，D1反偏，由于二极管D3从GND指向MID，因此MID点最多变为-0.7V，不会再降低，被二极管D3钳位住了。只要VIN比MID低Vth_M4，则M4满足VGS_M4＝MID–VIN>Vth_M4，即晶体管M4导通了。VIN若继续降低，到VIN<–(0.7+VBR_Z4+Vth_M1)时，晶体管M1的沟道导通，将VIN钳位住，VIN负浪涌电压经二极管D3和晶体管M1的沟道泄放。

VIN电压为负时，二极管Z1反偏，只要二极管Z1的反向击穿电压足够高，则二极管Z1和稳压二极管Z2路径不会漏电。

VOUT反接保护和正负浪涌保护：

由于晶体管M2的驱动电路与晶体管M1的驱动电路一样，因此VOUT端的保护原理同VIN端的保护原理相同。

综上所述，本发明电路VIN所能承受的直流电压范围为–(0.7+VBR_Z4+Vth_M1)<VIN<0.7+VBR_Z2+Vth_M3，通过设置VBR_Z2和VBR_Z4的值即可控制电路VIN能承受的直流电压范围和开始进行正、负浪涌保护的启动点。VOUT所能承受的直流电压范围为–(0.7+VBR_Z6+Vth_M2)<VIN<0.7+VBR_Z2+Vth_M3，通过设置VBR_Z2和VBR_Z6的值即可控制电路VOUT能承受的直流电压范围和开始进行正、负浪涌保护的启动点。

需要说明的是，本发明可以应用于充电接口，也可以用于其他需要防反接和浪涌保护的端口。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (5)

1.一种保护电路，其特征在于，包括：第一栅极驱动电路、第二栅极驱动电路、第一控制电路、第二控制电路、第三控制电路和浪涌泄流电路；

所述第一栅极驱动电路的第一端与电源输入端相连，第二端与所述浪涌泄流电路相连；

所述第二栅极驱动电路的第一端与电源输出端相连，第二端与所述第浪涌泄流电路相连；

所述第一控制电路，用于接收电源输入端电压，当所述电源输入端电压小于第一阈值电压时，由所述第一控制电路输出端向所述浪涌泄流电路输出第一控制电压，控制所述浪涌泄流电路依据所述第一控制电压进行泄流，输出第一泄流电流；

所述第二控制电路，用于接收电源输出端电压，当所述电源输出端电压小于第二阈值电压时，由所述第二控制电路输出端向所述浪涌泄流电路输出第二控制电压，控制所述浪涌泄流电路依据所述第二控制电压进行泄流，输出第二泄流电流；

所述第三控制电路，用于接收所述电源输入端电压和所述电源输出端电压，当所述电源输入端电压或所述电源输出端电压大于第三阈值电压时，由所述第三控制电路输出端向所述浪涌泄流电路输出第三控制电压，控制所述浪涌泄流电路依据所述第三控制电压进行泄流，输出第三泄流电流。

2.根据权利要求1所述的电路，其特征在于，所述浪涌泄流电路，包括：二极管D1、二极管D2、二极管D3、晶体管M1、晶体管M2以及晶体管M3；

所述晶体管M1的第一端和所述电源输入端相连，第二端分别与所述晶体管M2的第二端和所述晶体管M3的第二端相连，控制端分别与所述第一控制电路的输出端和所述第一栅极驱动电路的第二端相连；

所述二极管D1的阳极和所述晶体管M1的第一端相连，阴极和所述晶体管M1的第二端相连；

所述晶体管M2的第一端和所述电源输出端相连，控制端分别与所述第二控制电路的输出端和所述第二栅极驱动电路的第二端相连；

所述二极管D2的阳极和所述晶体管M2的第一端相连，阴极和所述晶体管M2的第二端相连；

所述晶体管M3的第一端接地，控制端与所述第三控制电路的输出端相连；

所述二极管D3的阳极和所述晶体管M3的第一端相连，阴极和所述晶体管M3的第二端相连。

3.根据权利要求2所述的电路，其特征在于，所述第一控制电路，包括：二极管Z3、稳压二极管Z4、电阻R2、二极管D4以及晶体管M4；

所述二级管Z3的阳极接地，阴极与所述稳压二极管Z4的阴极相连；

所述稳压二极管Z4的阳极作为所述第一控制电路的输出端，与所述第一栅极驱动电路的第二端相连，并通过所述电阻R2与所述晶体管M4的第二端相连；

所述晶体管M4的第一端与所述电源输入端相连，控制端与所述晶体管M1的第二端相连；

所述二极管D4的阳极与所述晶体管M4的第一端相连，阴极与所述晶体管M4的第二端相连。

4.根据权利要求2所述的电路，其特征在于，所述第二控制电路，包括：二极管Z5、稳压二极管Z6、电阻R3、二极管D5以及晶体管M5；

所述二级管Z5的阳极接地，阴极与所述稳压二极管Z6的阴极相连；

所述稳压二极管Z6的阳极作为所述第二控制电路的输出端，与所述第二栅极驱动电路的第二端相连，并通过所述电阻R3与所述晶体管M5的第二端相连；

所述晶体管M5的第一端与所述电源输入端相连，控制端与所述晶体管M2的第二端相连；

所述二极管D5的阳极与所述晶体管M5的第一端相连，阴极与所述晶体管M5的第二端相连。

5.根据权利要求2所述的电路，其特征在于，所述第三控制电路，包括：二极管Z1、稳压二极管Z2、电阻R1；

所述二极管Z1的阴极和所述稳压二极管Z2的阴极相连，阳极和所述二极管D1的阴极相连；

所述稳压二极管Z2的阳极作为所述第三控制电路的输出端，通过所述电阻R1接地。