DE19711328A1

DE19711328A1 - Schaltung zur Pegelverschiebung

Info

Publication number: DE19711328A1
Application number: DE19711328A
Authority: DE
Inventors: Kazuya Yamamoto; Kousei Maemura
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1996-09-06
Filing date: 1997-03-18
Publication date: 1998-03-12
Anticipated expiration: 2017-03-19
Also published as: US5818278A; JP3689197B2; DE19711328C2; JPH1084273A

Description

Die vorliegende Erfindung bezieht sich auf eine Schaltung zur Pegelver schiebung bzw. Pegelschiebeschaltung und insbesondere auf eine Pegel schiebeschaltung, die als eine GaAs-Digitalschaltung oder dergleichen dient, und Signale mit einem SCFL-Pegel in Signale mit einem DCFL-Pegel ver schiebt.

GaAs-Digitalschaltungen werden in optischen Kommunikationssystemen und Hochgeschwindigkeits-IC-Testern als Sender/Empfänger verwendet. Der Grundaufbau von GaAs-Digitalschaltungen besteht aus zwei Haupttypen: SCFL (Source gekoppelte FET-Logik; Source-Coupled FET Logic), wie sie in Fig. 7 dargestellt ist, und DCFL (direkt gekoppelte FET-Logik; Direct-coupled FET logic), wie sie in Fig. 8 dargestellt ist. Im Allgemeinen werden SCFL- Schaltungen für Schaltungen verwendet, die eine Hochgeschwindigkeitsopera tion durchführen, während DCFL-Schaltungen für Schaltungen verwendet wer den, die einen Betrieb mit geringer Verlustleistung und eine hohe Integrations dichte erfordern.

In der SCFL gemäß Fig. 7 bezeichnen E1 bis E4 E-FETs (selbstsperrende FETs vom Anreichungstyp), D1 bis D3 bezeichnen D-FETs (selbstleitende FETs vom Verarmungstyp), R1 bis R5 bezeichnen Widerstände, Dd11 bis Dd21 Dioden, IN und Eingangssignalanschlüsse, OUT und Ausgangssignalanschlüsse und Vss bezeichnet einen Spannungs versorgungsanschluß.

In den E-FETs E1 und E2 werden die Eingangssignalanschlüsse IN und mit den entsprechenden Gates, die Drains über die Widerstände R1 und R2 mit Masse und die Sources gemeinsam miteinander verbunden. Diese gemein same Source wird über den D-FET D1 und den Widerstand R3 mit dem Span nungsversorgungsanschluß V_ss verbunden. Das Gate des D-FETs D1 wird mit dem Spannungsversorgungsanschluß Vss verbunden.

Im FET E3 ist das Gate mit einem Verbindungsknoten zwischen dem E- FET E1 und dem Widerstand R1 verbunden, das Drain mit Masse und die Source über die Diode Dd11, den D-FET D2 und den Widerstand R4 mit dem Spannungsversorgungsanschluß Vss verbunden. Im E-FET E4 wird das Gate mit einem Verbindungsknoten zwischen dem E-FET E2 und dem Widerstand R2 verbunden, das Drain mit Masse und die Source über die Diode Dd21, den D-FET D3 und den Widerstand R5 mit dem Spannungsversorgungsanschluß V_ss. Mit dem gemeinsamen Verbindungsknoten zwischen der Diode Dd11 und dem D-FET D2 und dem gemeinsamen Verbindungsknoten zwischen der Diode Dd21 und dem D-FET D3 werden die Ausgangssignalanschlüsse OUT und entsprechend verbunden. An die jeweiligen Gates der D-FETs D2 und D3 wird der Spannungsversorgungsanschluß Vss angeschlossen.

Als nächstes erfolgt die Beschreibung der Arbeitsweise.

An den Eingangssignalanschlüssen IN und werden in komplementärer Weise die Eingangssignale eingegeben, wobei entsprechend der Eingangssi gnale einer der einen Differenzverstärker darstellenden E-FETs E1 und E2 eingeschaltet wird, während der andere abgeschaltet wird. Dadurch werden Strompfade geschaltet, so daß ein in eine aus dem D-FET D1 und dem Wider stand R3 bestehende Stromquelle fließender Strom entweder durch den E-FET E1 oder den E-FET E2 fließt.

Dies bewirkt, daß einer der beiden Widerstände R1 und R2 einen Span nungsabfall durch den hindurchfließenden Strom hervorruft. Die die Sourcefol gerschaltung darstellenden E-FETs E3 und E4 nehmen hierbei den logischen Pegel "L" für den Fall eines Spannungsabfalls oder den logischen Pegel "H", wenn der Spannungsabfall nicht hervorgerufen wird. Folglich besitzen die Aus gangssignalanschlüsse OUT und Ausgangssignale mit in komplementärer Weise an den Eingangssignalanschlüssen IN und eingegebenen Ein gangssignalen umgekehrten Phasen.

In der DCFL gemäß Fig. 8 bezeichnet das Bezugszeichen E einen E- FET, D einen D-FET, IN einen Eingangssignalanschluß, OUT einen Aus gangssignalanschluß und Vdd einen Spannungsversorgungsanschluß.

Im E-FET E ist das Gate mit dem Eingangssignalanschluß IN verbunden und die Source geerdet. Beim D-FET D ist das Drain mit dem Spannungsver sorgungsanschluß Vdd, während sein Gate und Source mit dem Drain des E- FETs E und dem Ausgangssignalanschluß OUT verbunden sind.

Als nächstes erfolgt die Beschreibung der Arbeitsweise.

Wenn am Eingangssignalanschluß IN ein "H"-Signal eingegeben wird, schaltet der E-FET E ein. Dies führt zu einem leitenden Zustand zwischen dem Ausgangssignalanschluß OUT und Masse, wodurch der Ausgangssignalan schluß OUT auf den "L"-Pegel gezogen wird.

Wenn andererseits am Eingangssignalanschluß IN ein "L"-Signal einge geben wird, schaltet der E-FET E ab. Dadurch wird ein Stromfluß über den D- FET D in den Ausgangssignalanschluß OUT ermöglicht, wodurch der Aus gangssignalanschluß OUT einen "H"-Pegel annimmt.

Auf diese Weise invertiert sowohl die SCFL-Schaltung als auch die DCFL- Schaltung den logischen Pegel des Eingangssignals und gibt den invertierten logischen Pegel aus. Hinsichtlich ihrer Vorteile und Nachteile unterscheidet sich jedoch die SCFL-Schaltung von der DCFL-Schaltung. Während die SCFL- Schaltung mit einer hohen Geschwindigkeit arbeiten kann, ergibt sich jedoch bei ihr aufgrund des andauernden Stromflusses ein hoher Leistungsverbrauch. Während die DCFL-Schaltung hinsichtlich ihres Leistungsverbrauchs und ihrer hohen Integrationsdichte vorteilhaft ist, ist sie jedoch für eine Hoch geschwindigkeitsoperation nicht geeignet. Auf diese Weise stehen sich Vorteile und Nachteile der SCFL-Schaltung und der DCFL-Schaltung gegenüber.

Um daher eine digitale GaAs-Schaltung zur Durchführung einer Hochge schwindigkeitsoperation mit einem geringen Leistungsverbrauch zu realisieren, ist es angemessen, den für eine Hochgeschwindigkeitsoperation benötigten Schaltungsabschnitt durch die SCFL-Schaltung und einen für einen geringen Leistungsverbrauch benötigten Schaltungsabschnitt durch die DCFL-Schaltung aufzubauen. In diesem Fall muß eine Verbindung zwischen der SCFL-Schal tung und der DCFL-Schaltung hergestellt werden, um einen Austausch der Si gnale zwischen den beiden Schaltungen zu ermöglichen.

Für die Verbindung der SCFL-Schaltung mit der DCFL-Schaltung ist es jedoch notwendig die logischen Pegel ("H"-Pegel und "L"-Pegel) von einem je weiligen SCFL-Pegel (0 V und -1 V oder Vdd und Vdd -1 V) auf den DCFL-Pe gel (0,6 V und 0 V oder Vss +0,6 V und Vss) sehr genau umzuwandeln. In die sem Fall wird angenommen, daß Vdd eine positive Versorgungsspannung (beispielsweise +2 V und +5,2 V) angibt, Vss eine negative Spannungsversor gung (beispielsweise -2 V und -5,2 V) angibt, wobei Vss 0 V ist, wenn eine positive Spannungsversorgung als Vdd verwendet wird und Vdd 0 V ist, wenn eine negative Spannungsversorgung als Vss verwendet wird.

Die Fig. 9 zeigt eine Pegelschiebeschaltung gemäß dem Stand der Technik, die SCFL-Signalpegel in DCFL-Signalpegel umwandelt. In der Figur bezeichnen E1 bis E3, E5 und E6 E-FETs, D1, D2, D4 und D5 D-FETs, R1 bis R3 Widerstände, Dd11 bis Dd13 Dioden, IN und Eingangssignalanschlüsse, und OUT bezeichnet einen DCFL-Pegel-Ausgangssignalanschluß, der mit einer nächsten Stufe verbunden wird. Vss bezeichnet einen Spannungsversor gungsanschluß und soll im vorliegenden Fall bei ca. -3 V liegen. V1 bezeichnet eine Eingangsspannung von einem Pegelschiebe-Schaltungsabschnitt an ei nem DCFL-Schaltungsabschnitt.

In den E-FETs E1 und E2 werden die Eingangssignalanschlüsse IN und mit den entsprechenden Gates verbunden, wobei die Drains über Wider stände R1 und R2 auf Masse gelegt werden und die beiden Source mit einem gemeinsamen Verbindungsknoten verbunden sind. Diese gemeinsame Source ist über den D-FET D1 und den Widerstand R3 mit dem Spannungsversorgungs anschluß Vss verbunden. Der Spannungsversorgungsanschluß Vss ist ferner mit dem Gate des D-FETs D1 verbunden. Diese E-FETs E1 und E2, der D-FET D1 und die Widerstände R1, R2 und R3 bilden einen SCFL-Schaltungsab schnitt 200a.

Beim E-FET E3 wird das Gate mit einem Verbindungsknoten zwischen dem E-FET E1 und dem Widerstand R1 verbunden, das Drain mit Masse, wäh rend die Source über die Dioden Dd11 bis Dd13 und den D-FET D2 mit dem Spannungsversorgungsanschluß Vss verbunden ist. Dieser E-FET E3, die Di oden Dd11 bis Dd13 und der D-FET D2 stellen einen Pegelschiebe-Schal tungsabschnitt 100a dar.

Beim E-FET E5 ist das Gate mit einem Verbindungsknoten zwischen der Diode Dd13 und dem D-FET D2 verbunden, während die Source mit dem Spannungsversorgungsanschluß Vss verbunden ist. Beim D-FET D4 sind das Gate und die Source mit dem Drain des E-FETs E5, während das Drain auf Masse liegt. Beim E-FET E6 ist das Gate mit einem Verbindungsknoten zwi schen dem D-FET D4 und dem E-FET E5 verbunden, während die Source am Spannungsversorgungsanschluß Vss liegt. Beim D-FET D5 sind das Gate und die Source mit dem Drain des E-FETs E6 verbunden, während das Drain auf Masse liegt. Dieser D-FET D4, E-FET E5, D-FET D5 und E-FET E6 bilden ei nen DCFL-Schaltungsabschnitt 300a, wobei ein Verbindungsknoten zwischen dem Drain des E-FETs E6 und dem Gate und Source des D-FETs D5 den Ausgangssignalanschluß OUT bildet, an dem die Signale an eine nächste Stufe der DCFL-Schaltung ausgegeben werden.

Nachfolgend wird die Arbeitsweise für einen Fall beschrieben, bei dem Vss = -3 V ist. Entsprechend den SCFL-Pegel-Eingangssignalen, die in kom plementärer Weise an den Eingangsanschlüssen IN und eingegeben wer den, wird einer der E-FET′s E1 und E2 eingeschaltet, während der andere E- FET ausgeschaltet wird. Wenn beispielsweise ein Signal von ca. -1,4 V und ein Signal von ca. 0,8 V, d. h. ein "L"-Signalpegel und ein "H"-Signalpegel an den Eingangssignalanschlüssen IN und eingegeben werden, schaltet der E-FET E1 daraufhin ab, während der E-FET E2 einschaltet und kein Spannungsabfall über dem Widerstand R1 auftritt. Daher nimmt ein Sourcepotential des E-FETs E3 des Pegelschiebe-Schaltungsabschnitts 100a den Wert "H" an, wobei auf grund der Dioden Dd11 bis Dd13 ein Spannungsabfall von ca. 2,4 V auftritt. Der Spannungsabfall ist gleich der Summe der Gate-Sourcespannung des E- FETs E3 (beispielsweise ca. 0,6 V), wobei die Spannung in Durchlaßrichtung identisch zu der Gesamtspannung der drei Dioden ist (Spannung der Diode in Durchlaßrichtung beträgt ca. 0,6 V).

Aufgrund dieses Spannungsabfalls wird die Eingangsspannung V1 des DCFL-Schaltungsabschnitts 300a auf ca. 2,4 V verringert, d. h. für einen DCFL- Pegel auf den Wert "H". Folglich wird der E-FET E5 eingeschaltet und ein "L"- Pegel am Gate des E-FETs E6 eingegeben. Dies bewirkt ein Abschalten des E- FETs E6, wodurch ein Wert "H" mit einem DCFL-Pegel am Ausgangsanschluß OUT ausgegeben wird.

Wenn andererseits "H"-Pegel und "L"-Pegel an den Eingangssignalan schlüssen IN und des SCFL-Schaltungsabschnitts 200a eingegeben wer den, schaltet der E-FET E1 ein, während der E-FET E2 abschaltet, und über dem Widerstand R1 ein Spannungsabfall auftritt. Ein Sourcepotential am E- FET E3 des Pegelschiebe-Schaltungsabschnitts 100a nimmt daher den Wert "L" an, wobei die Eingangsspannung V1 des DCFL-Schaltungsabschnitts 300a auf ca. -3,0 V verringert wird, d. h. einem "L" auf DCFL-Pegel. Folglich wird der E-FET E5 abgeschaltet und ein "H"-Pegel am Gate des E-FETs E6 eingege ben. Dadurch wird der E-FET E6 eingeschaltet und ein "L" mit einem DCFL- Pegel am Ausgangsanschluß OUT ausgegeben.

Auf diese Weise erhält man bei der herkömmlichen Pegelschiebeschal tung für die Umwandlung eines SCFL-Pegelsignals in ein DCFL-Pegelsignal anhand der Dioden Dd1 bis Dd3 des Pegelschiebe-Schaltungsabschnitts einen DC-Pegelschiebebetrag von ca. 1,8 V (= 0,6 V×3). Da die Durchlaßspannun gen der jeweiligen Dioden sehr genau bzw. eng bestimmt werden, kann sowohl der Schaltungsentwurf als auch die Einstellung der Schaltungskonstante auf einfache Weise durchgeführt werden.

Bei dieser herkömmlichen Schaltung stellt jedoch die Masse ein Refe renzpotential bzw. Bezugspotential im SCFL-Schaltungsabschnitt dar, wohin gegen die Versorgungsspannung Vss das Bezugspotential für den DCFL- Schaltungsabschnitt darstellt. Wenn daher die Versorgungsspannung Vss schwankt, verändert sich entsprechend einer Änderung der Versorgungsspan nung Vss das Bezugspotential im DCFL-Schaltungsabschnitt und das Bezugs potential im SCFL-Schaltungsabschnitt in zueinander entgegengesetzter Richtung, wodurch die "H"- und "L"-Pegel der in die DCFL-Schaltung eingege benen Spannung V1 in Abhängigkeit von der Änderung der Spannungsversor gung Vss verändert werden. Diesen Zustand zeigen die in der graphischen Darstellung gemäß Fig. 2 dargestellten Linien, welche einen Spannungsar beitsbereich der herkömmlichen Schaltung darstellen. Wenn daher eine Ände rung der Versorgungsspannung um mehr als ca. 0,6 V auftritt, beispielsweise wenn die Spannungsversorgung Vss von -3,2 V bis -2,7 V gemäß Fig. 2 schwankt, kann die Pegelschiebeschaltung keinen Normalbetrieb durchführen.

Wie vorstehend beschrieben besitzt demzufolge die herkömmliche SCFL- DCFL-Pegelschiebeschaltung einen engen bzw. schmalen Arbeitsbereich hin sichtlich von Versorgungsspannungsschwankungen von ca. 0,6 V. Üblicher weise definiert man jedoch einen Schwankungsbereich für die Versorgungs spannung, bei dem eine normale Arbeitsweise der Schaltung sichergestellt ist, mit ±5% oder ±10% in Bezug auf eine Mittelpunktsspannung. Demzufolge ist die Schaltung für batteriebetriebene Anwendungen wie beispielsweise einem tragbaren Telefon, welches einen großen Schwankungsbereich für die Versor gungsspannug aufweist, nicht geeignet.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Pegelschiebeschal tung zu schaffen, die selbst dann normal arbeiten kann, wenn eine Versor gungsspannung in einem großen Bereich schwankt, wobei ferner eine Arbeits weise in einem großen Temperaturbereich sichergestellt ist.

Gemäß einem ersten Teilaspekt der vorliegenden Erfindung besteht eine Pegelschiebeschaltung zum Verschieben von logischen Pegeln einer SCFL- Schaltung auf die logischen Pegel einer DCFL-Schaltung mit einer SCFL- Schaltung mit komplementären Ausgängen; zwei Sourcefolgerschaltungen mit an den komplementären Ausgängen der SCFL-Schaltung verbundenen Ein gängen; einer high/low-Erfassungsschaltung zum Erfassen eines "high"- oder "low"-Pegels der Signale, die durch die zwei Sourcefolgerschaltungen DCFL- Pegel angenommen haben, und zum Ausgeben von dem Erfassungsergebnis entsprechenden Signalen mit logischen Pegeln; und DCFL-Schaltungen, deren Eingänge mit den Ausgängen der high/low-Erfassungsschaltung verbunden sind. Durch diesen Aufbau erhält man eine Pegelschiebeschaltung, die in ei nem größeren Spannungsversorgungsbereich arbeitet als die herkömmliche Schaltung und darüber hinaus einen erweiterten Temperaturbereich aufweist.

Gemäß einem Teilaspekt der vorliegenden Erfindung wird in der Pegel schiebeschaltung gemäß dem ersten Teilaspekt eine Flip-flop-Schaltung für die high/low-Erfassungsschaltung verwendet. Dadurch kann man eine Pegelschie beschaltung realisieren, die in einem größeren Spannungsversorgungsbereich als die herkömmliche Schaltung arbeitet, wobei sich durch Verwendung einer allgemein verbreiteten Flip-flop-Schaltung ein erweiterter Temperaturbereich ergibt.

Gemäß einem dritten Teilaspekt der vorliegenden Erfindung besteht eine Pegelschiebeschaltung zum Verschieben von logischen Pegeln einer SCFL- Schaltung auf logische Pegel einer DCFL-Schaltung aus einer SCFL-Schaltung mit komplementären Ausgängen; einer DCFL-Flip-flop-Schaltung mit zwei Se rienschaltungen, die jeweils einen Schalt-FET und einen Lastwiderstand auf weisen, zwei Parallelschaltungen, die jeweils einen Widerstand und einen Kondensator aufweisen, und zwei Eingangs/Ausgangsknoten, die mit dem Verbindungsknoten zwischen den Schalt-FETs und den Lastwiderständen in den zwei Serienschaltungen verbunden sind, wobei die zwei Ein gangs/Ausgangs-Knoten mit den Gates der Schalt-FETs der zwei Serienschal tungen über zwei Parallelschaltungen kreuzgekoppelt sind; zwei Sourcefolger schaltungen mit jeweils einem FET und einer Diode, wobei ihre Eingänge je weils mit den komplementären Ausgängen der SCFL-Schaltung und ihre Aus gänge mit den Enden der zwei Lasttransistoren verbunden sind, deren andere Enden mit den Schalt-FETs verbunden sind; und zwei DCFL-Schaltungen, de ren Eingänge mit den zwei Eingangs/Ausgangsknoten der Flip-flop-Schaltung verbunden sind, wobei zumindest ein Ausgang mit einer DCFL-Schaltung der nächsten Stufe verbunden ist. Dadurch erhält man eine Pegelschiebeschal tung, die in einem viermal so breiten Versorgungsspannungsbereich wie die herkömmliche Schaltung arbeitet, sowie einen erweiterten Temperaturbereich.

Gemäß einem vierten Teilaspekt der vorliegenden Erfindung werden in der Pegelschiebeschaltung gemäß dem dritten Teilaspekt die entsprechenden Kondensatoren von den beiden Parallelschaltungen entfernt. Dadurch erhält man eine Pegelschiebeschaltung, die in einem um das vierfache größeren Ver sorgungsspannungsbereich als die herkömmliche Schaltung arbeitet, sowie ei nen erweiterten Temperaturbereich, wobei die Chipfläche entsprechend den entfernten Kondensatoren bei der tatsächlichen Umsetzung in eine integrierte Schaltung verringert wird.

Gemäß einem fünften Teilaspekt der vorliegenden Erfindung werden in der Pegelschiebeschaltung gemäß dem dritten Teilaspekt die jeweiligen Last widerstände aus den beiden Serienschaltungen entfernt. Dadurch erhält man eine Pegelschiebeschaltung, die in einem geringfügig breiteren Versorgungs spannungsbereich als die herkömmliche Schaltung arbeitet, sowie einen erwei terten Temperaturbereich, wobei sich die Chipfläche entsprechend den entfern ten Widerständen bei der tatsächlichen Umsetzung in einer integrierten Schaltung verringert.

Gemäß einem sechsten Teilaspekt der vorliegenden Erfindung werden in der Pegelschiebeschaltung gemäß dem dritten Teilaspekt die jeweiligen Dioden aus den beiden Sourcefolgerschaltungen entfernt. Dadurch erhält man eine Pegelschiebeschaltung, die in einem um das vierfache größeren Span nungsversorgungsbereich als die herkömmliche Schaltung arbeitet, sowie ei nen erweiterten Temperaturbereich, wobei sie für eine Arbeitsweise in einem Bereich mit kleinen Spannung geeignet ist.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher beschrieben.

Es zeigen:

Fig. 1 einen beispielhaften Aufbau einer Pegelschiebeschaltung gemäß einem ersten erfindungsgemäßen Ausführungsbeispiel,

Fig. 2 beispielhafte Simulationsergebnisse zum Anheben eines Arbeits spannungsbereichs im ersten erfindungsgemäßen Ausführungsbeispiel,

Fig. 3 beispielhafte Erfahrungswerte eines Arbeitsspannungsbereichs über einer Temperaturänderung gemäß dem ersten erfindungsgemäßen Aus führungsbeispiel,

Fig. 4 einen beispielhaften Aufbau einer Pegelschiebeschaltung gemäß einem zweiten erfindungsgemäßen Ausführungsbeispiel,

Fig. 5 einen beispielhaften Aufbau einer Pegelschiebeschaltung gemäß einem dritten erfindungsgemäßen Ausführungsbeispiel,

Fig. 6 einen beispielhaften Aufbau einer Pegelschiebeschaltung gemäß einem vierten erfindungsgemäßen Ausführungsbeispiel,

Fig. 7 ein Beispiel für eine SCFL-Schaltung,

Fig. 8 ein Beispiel für eine DCFL-Schaltung, und

Fig. 9 einen beispielhaften Aufbau einer herkömmlichen SCFL-DCFL- Pegelschiebeschaltung.

Ausführungsbeispiel 1

Die Fig. 1 zeigt ein Schaltbild, welches einen Aufbau einer Pegelschie beschaltung gemäß einem ersten erfindungsgemäßen Ausführungsbeispiel darstellt. In der Figur bezeichnen E1, E2, E5, E6, E11, E12, E15, E16, E21 und E22 E-FETs, D1, D4, D5, D14 und D15 bezeichnen D-FETs, R1 bis R3, Ra1, Ra2, Rs1, Rs2, Rc1 und Rc2 bezeichnen Widerstände, Dd1 und Dd2 bezeich nen Dioden, Cc1 und Cc2 bezeichnen Kondensatoren, IN und bezeichnen Eingangssignalanschlüsse und OUT sowie bezeichnen DCFL-Pegel-Aus gangssignalanschlüsse. Das Bezugszeichen Vss bezeichnet einen Span nungsversorgungsanschluß und beträgt beispielsweise im ersten Ausführungs beispiel ca. -3 V. V2 und V3 bezeichnen Eingangsspannungen für die DCFL- Schaltung.

Bei den E-FETs E1 und E2 eines SCFL-Schaltungsabschnitts 200 sind die Eingangssignalanschlüsse IN und mit den jeweiligen Gates verbunden, die Drains über Widerstände R1 und R2 auf Masse gelegt und die Sources ge meinsam miteinander verbunden. Diese gemeinsame Source ist über den D- FET D1 und den Widerstand R3 mit dem Versorgungsspannungsanschluß Vss verbunden, während das Gate des D-FETs D1 mit dem Spannungsversor gungsanschluß Vss verbunden ist.

Die Sourcefolgerschaltung 20a besitzt den vorstehend beschriebenen E- FET E1 1 und die Diode Dd1, während die Sourcefolgerschaltung 20b aus dem vorstehend beschriebenen E-FET E21 und der Diode Dd2 besteht.

Beim E-FET E11 eines Pegelschiebe-Schaltungsabschnitts 100 ist das Gate mit einem Verbindungsknoten zwischen dem E-FET E1 und dem Wider stand R1 verbunden, das Drain mit Masse und die Source über die Diode Dd1, den Lastwiderstand Ra1, den E-FET (Schalt-FET) E12 und den Widerstand Rs1 mit dem Spannungsversorgungsanschluß Vss verbunden. Beim E-FET E21 ist das Gate mit einem Verbindungsknoten zwischen dem E-FET E2 und dem Widerstand R2 verbunden, das Drain mit Masse und die Source über die Diode Dd2, den Lastwiderstand Ra2, den E-FET (Schalt-FET) E22 und den Widerstand Rs2 mit dem Spannungsversorgungsanschluß Vss verbunden. Das Gate des E-FETs E12 ist über eine aus einem Widerstand Rc2 und einem Kondensator Cc2 bestehende Parallelschaltung 10d mit einem Verbindungs knoten (Eingangs/Ausgangsknoten) b zwischen dem E-FET E22 und dem Wi derstand Ra2 verbunden, während das Gate des E-FETs E22 über eine aus dem Widerstand Rc1 und dem Kondensator Cc1 bestehende Parallelschaltung 10c mit einem Verbindungsknoten (Eingangs/Ausgangsknoten) a verbunden ist. Der innerhalb einer strichpunktierten Linie dargestellte Schaltungsteil ent spricht einer DCFL-Flip-flop-Schaftung 10, die sich im Pegelschiebe-Schal tungsabschnitt 100 befindet, wobei die Flip-flop-Schaltung als "high/low"-Erfas sungsschaltung dient, die "high"- oder "low"-Pegel von Signalen erkennt, die anhand der Sourcefolgerschaltungen 20a und 20b DCFL-Pegel angenommen haben, und Signale mit den Erfassungsergebnissen entsprechenden logischen Pegeln ausgibt.

Beim E-FET E5 eines DCFL-Schaltungsabschnitts 300 ist das Gate mit einem Verbindungsknoten zwischen dem E-FET E12 und dem Widerstand Ra1 verbunden, während die Source mit dem Spannungsversorgungsanschluß Vss verbunden ist. Beim D-FET D4 liegt das Drain auf Masse während sein Source und Gate mit dem Drain des E-FETs E5 verbunden ist. Beim E-FET E6 ist das Gate mit einem Verbindungsknoten zwischen dem D-FET D4 und dem E-FET E5 verbunden, während die Source an den Spannungsversorgungsanschluß Vss angeschlossen ist. Beim D-FET D5 liegt das Drain auf Masse, während die Source und das Gate mit dem Drain des E-FETs E6 verbunden ist.

Beim E-FET E15 eines DCFL-Schaltungsabschnitts 400 ist das Gate mit einem Verbindungsknoten zwischen dem E-FET E22 und dem Widerstand Ra2 verbunden, während die Source an den Spannungsversorgungsanschluß Vss angeschlossen ist. Beim D-FET D14 liegt das Drain auf Masse, während sein Source und Gate mit dem Drain des E-FETs E15 verbunden ist. Beim E-FET E16 ist das Gate mit einem Verbindungsknoten zwischen dem D-FET D14 und dem E-FET E15, während die Source an den Spannungsversorgungsanschluß Vss angeschlossen ist. Beim D-FET D15 liegt das Drain auf Masse, während sein Source und Gate mit dem Drain des E-FETs E16 verbunden ist.

Nachfolgend wird die Arbeitsweise beschrieben. Entsprechend den kom plementären Eingangssignalen mit SCFL-Pegel, die an den Eingangssignalan schlüssen IN und des SCFL-Schaltungsabschnitts 200 eingegeben werden, wird einer der E-FETs E1 und E2 eingeschaltet, während der andere abge schaltet wird. Daraufhin entsteht ein Spannungsabfall über entweder dem Wi derstand R1 oder dem Widerstand R2, der mit dem eingeschalteten E-FET in Verbindung steht. Folglich werden Signale mit zu den komplementären Signa len, die an den Eingangssignalanschlüssen IN und eingegeben werden, umgekehrten Phasen an den Pegelschiebe-Schaltungsabschnitt 100 ausgege ben.

Wenn beispielsweise "L"- und "H"-Signalpegel an den Eingangssignalan schlüssen IN und des SCFL-Schaltungsabschnitts 200 entsprechend einge geben werden, wird der E-FET E1 ausgeschaltet, während der E-FET E2 ein geschaltet wird, wodurch kein Spannungsabfall über den Widerstand R1 son dern über den Widerstand R2 hervorgerufen wird.

Daher werden "H"- und "L"-Signalpegel mit SCFL-Pegeln an die jeweiligen Gates der E-FETs E11 und E21 im Pegelschiebe-Schaltungsabschnitt 100 ausgegeben.

Folglich nehmen die Sourcepotentiale der jeweiligen E-FETs E11 und E21 die Werte "H" und "L" an, wobei "H"- und "L"-Signalpegel an die jeweiligen Eingangs/Ausgangsknoten a und b der Flip-flop-Schaltung 10 eingegeben werden.

In der Flip-flop-Schaltung 10 sind die die Schaltung 10 darstellenden E- FETs E12 und E22 über zwei Parallelschaltungen miteinander kreuzgekoppelt, d. h. einer aus einem Widerstand Rc1 und dem Kondensator Cc1 bestehenden Parallelschaltung 10c und einer aus dem Widerstand Rc2 und dem Kondensa tor Cc2 bestehenden Parallelschaltung 10d. Dadurch wird unter Verwendung einer minimalen Anzahl von Elementen die Schaltung 10 realisiert. In den Parallelschaltungen 10c und 10d werden die komplementären Ausgangsspan nungen der Flip-flop-Schaltung 10 wirkungsvoll an die als Schalt-FETs dienen den E-FETs E12 und E22 bei kleiner Frequenz über die Widerstände Rc1 und Rc2 und bei einer hohen Frequenz über die Kondensatoren Cc1 und Cc2 übertragen. Die Widerstände Rs1 und Rs2 werden sourceseitig jeweils an die E-FETs E12 und E22 angeschaltet, so daß die E-FETs E12 und E22 vollstän dig abgeschaltet werden können. Daher kann die Flip-flop-Schaltung 10 flink in die Zustände "H" und "L" übergehen, die aufgrund des Spannungsabfalls in Durchlaßrichtung der Dioden Dd1 und Dd2 und Eingabe an die Ein gangs/Ausgangsknoten a und b in DCFL-Pegel umgewandelt werden, und überträgt die Zustände "H" und "L" zwangsläufig an die jeweiligen DCFL- Schaltungsabschnitte 300 und 400. In dieser Pegelschiebeschaltung ist es un ter der Annahme, daß der SCFL-Schaltungsabschnitt 200 direkt mit den DCFL- Schaltungsabschnitten 300 und 400 verbunden ist, sehr schwierig für jede DCFL-Schaltung den Wert "H" und "L" der Signale zu erfassen, wenn eine Än derung bzw. Schwankung in der Versorgungsspannung auftritt. Wenn diese Schaltungen jedoch über eine Flip-flop-Schaltung 10 miteinander verbunden werden, können die "H"- und "L"-Pegel schneller erfaßt werden als in dem Fall, bei dem die Erfassung allein durch die DCFL-Schaltungen 300 und 400 durch geführt wird, da die Flip-flop-Schaltung 10 sehr schnell nach "high" oder "low" übergehen kann, selbst wenn Signale eingegeben werden, deren Pegel gerade noch als "H" oder "L" erfaßt werden können. Somit können die DCFL-Schaltun gen 300 und 400 einen schnellen Pegelübergang mit Hilfe der Flip-flop-Schal tung 10 durchführen. Folglich kann diese Pegelschiebeschaltung seinen Ar beitsspannungsbereich verbreitern bzw. vergrößern.

Die vorstehend beschriebene Arbeitsweise wird durchgeführt, wenn "H"- und "L"-Signalpegel den Eingangssignalanschlüssen IN und des SCFL- Schaltungsabschnitts 200 eingegeben werden, obwohl ihre EIN-AUS-Operation und logischen Pegel entgegengesetzt zu denen der Flip-flop-Schaltung sind. Aufgrund dieser Tatsache dehnt sich der Spannungsversorgungsbereich der Pegelschiebeschaltung von 0,6 V auf über 1 V aus, wenn Schwankungen in der Versorgungsspannung Vss auftreten.

Darüber hinaus absorbiert der Widerstand Ra1 einen Potentialunterschied zwischen der Gatespannung des als Eingangs-FET im DCFL-Schal tungsabschnitt 300 dienenden E-FETs E5 und einer Kathodenspannung der Di ode Dd1, wodurch ein Anstieg der Spannung V2, die dem DCFL-Schaltungs abschnitt 300 eingegeben wird, aufgrund eines Anstiegs in der Versorgungs spannung Vss verhindert wird. Ebenso absorbiert der Widerstand Ra2 einen Potentialunterschied zwischen der Gatespannung des als Eingangs-FET im DCFL-Schaltungsabschnitt 400 dienenden E-FETs E15 und einer Kathoden spannung der Diode Dd2, wodurch ein Anstieg der Spannung V3, die dem DCFL-Schaltungsabschnitt 400 eingegeben wird, aufgrund eines Anstiegs in der Versorgungsspannung Vss verhindert wird.

Dadurch erhöht sich der Arbeitsspannungsbereich in dieser Pegelschie beschaltung auf ca. 2,7 V, wie in einem Fall, bei dem die Versorgungsspan nung Vss schwankt, beispielsweise gemäß Fig. 2 in einem Bereich von -1,6 V bis -4,4 V.

Während für jede der Dioden Dd1 und Dd2 in diesem Ausführungsbeispiel eine einzige Diode verwendet wird, kann dafür auch eine Reihe bzw. Serie von Dioden verwendet werden, wenn die Versorgungsspannung groß ist.

Die DCFL-Schaltungsabschnitte werden mit den Positiv-Phasen- und Ne gativ-Phasen-Seiten der komplementären Ausgänge des Pegelschiebeschal tungsabschnitts derart verbunden, daß die Last am Pegelschiebe-Schaltungs abschnitt gleich groß wird. Wenn daher ein einziges Phasensignal wie in den herkömmlichen DCFL-Schaltungen gewünscht wird, wird eine DCFL-Schaltung mit einem DCFL-Schaltungsabschnitt einer nachfolgenden Stufe zum Aufneh men des Ausgangssignals verbunden.

Wenn man andererseits komplementäre Ausgangssignale aus diesen DCFL-Schaltungsabschnitten erhalten will, so werden die DCFL-Schaltungen als nächste Stufen zu beiden DCFL-Schaltungsabschnitten hinzugefügt.

Die Fig. 2 zeigt auf der Grundlage von Simulationsergebnissen einen Vergleich zwischen dem Arbeitsspannungsbereich der herkömmlichen Schal tung gemäß Fig. 9 und dem der Pegelschiebeschaltung gemäß dem ersten Ausführungsbeispiel nach Fig. 1. Die Mittelpunktsspannung (optimale Ar beitsspannung) der Simulation wird auf 3 V eingestellt. In der Figur sind sowohl die Spannungspegel ("H" und "L") der Spannung V1 in der Schaltung gemäß Fig. 9 und die der Spannung V2 in der Schaltung gemäß Fig. 1 aufgezeich net. Aus dieser Figur ergibt sich, daß in der herkömmlichen Schaltung eine Än derung der Spannung V1 hinsichtlich einer Änderung in der Versorgungsspan nung groß ist, weshalb die Arbeitsspannung einen kleinen Bereich von -2,7 V bis 3,2 V (ca. 0,6 V) aufweist, während man in der Schaltung gemäß dem er sten Ausführungsbeispiel einen großen Arbeitsspannungsbereich von -1,6 V bis -4,2 V erhält und die Änderung von V2 in Bezug auf eine Änderung in der Versorgungsspannung gering ist.

Die Fig. 3 zeigt ein Versuchsergebnis hinsichtlich der Betriebsspannung in Abhängigkeit von den Temperatureigenschaften der Schaltung gemäß dem ersten Ausführungsbeispiel. Diese Schaltung arbeitet in einem Spannungsbe reich von -1,6 V bis -4,2 V bei einer normalen Temperatur von +25°C, während sie selbst für Temperaturen von -20°C bis +80°C in einem breiten Spannungs bereich von -1,8 V bis -4,2 V arbeitet. Daran zeigt sich, daß die Pegelschiebe schaltung gemäß dem ersten Ausführungsbeispiel in einem derart erweiterten Temperaturbereich arbeiten kann.

Ausführungsbeispiel 2

Die Fig. 4 zeigt ein Schaltbild, welches einen Aufbau der Pegelschiebe schaltung gemäß einem zweiten erfindungsgemäßen Ausführungsbeispiel darstellt. Diese Schaltung gemäß dem zweiten Ausführungsbeispiel besitzt den gleichen Aufbau wie die Schaltung in Fig. 1, wobei die Kondensatoren Cc1 und Cc2 aus den kreuzgekoppelten Parallelschaltungen 10c und 10d entfernt wurden, und die die Flip-flop-Schaltung 10 darstellenden E-FETs E12 und E22 über Widerstände Rc1 und Rc2 miteinander kreuzgekoppelt sind.

Obwohl im Vergleich zur Schaltung gemäß Fig. 1 die Schaltung gemäß dem zweiten Ausführungsbeispiel schlechtere Hochfrequenzeigenschaften aufweist, erhält man mit ihr die gleichen Wirkungen und Effekte beim Auftreten einer Versorgungsspannungsschwankung wie bei der Schaltung gemäß dem ersten Ausführungsbeispiel. Wenn darüber hinaus diese Schaltung tatsächlich in einer integrierten Schaltung (IC) ausgebildet wird, kann die Chipfläche ent sprechend den entfernten Kondensatoren Cc1 und Cc2 verringert werden.

Ausführungsbeispiel 3

Die Fig. 5 zeigt ein Schaltbild, welches einen Aufbau der Pegelschiebe schaltung gemäß einem dritten erfindungsgemäßen Ausführungsbeispiel dar stellt. Diese Schaltung gemäß dem dritten Ausführungsbeispiel besitzt den gleichen Aufbau wie die Schaltung gemäß Fig. 1, wobei jedoch die Wider stände Ra1 und Ra2 entfernt wurden. Gemäß dem dritten Ausführungsbeispiel ist, wie bereits im ersten Ausführungsbeispiel beschrieben wurde, der Arbeits spannungsbereich der Schaltung klein ca. 1 V. Aufgrund der entfernten Wi derstände Ra1 und Ra2 kann jedoch die Anzahl der Bauteile verringert werden, was zu einer Verringerung der Chipfläche führt, wenn die Schaltung dieses Ausführungsbeispiels tatsächlich in eine integrierte Schaltung (IC) umgewan delt wird. Darüber hinaus führt die Abwesenheit der Widerstände Ra1 und Ra2 zu einer Schaltung, die für eine Hochgeschwindigkeitsoperation geeignet ist.

Ausführungsbeispiel 4

Die Fig. 6 zeigt ein Schaltbild, welches einen Aufbau der Pegelschiebe schaltung gemäß einem vierten erfindungsgemäßen Ausführungsbeispiel dar stellt. Die Schaltung gemäß dem vierten Ausführungsbeispiel besitzt den glei chen Aufbau wie die Schaltung gemäß Fig. 1, wobei jedoch die Dioden Dd1 und Dd2 entfernt wurden.

Die Schaltung gemäß dem vierten Ausführungsbeispiel ist für einen Be trieb bei niedrigen Spannungen bzw. für eine Niederspannungsoperation ge eignet. Dies ergibt sich aus der Tatsache, daß bei kleiner Versorgungsspan nung sich die an den jeweiligen Abschnitten der Schaltung anliegenden Span nungen verringern, wodurch die Dioden Dd1 und Dd2 eleminiert werden kön nen.

Gemäß dem vierten Ausführungsbeispiel kann die Mittelpunktsspannung (optimale Betriebsspannung), die bei der Schaltung gemäß dem ersten Ausfüh rungsbeispiel bei ca. 3 V liegt, auf 2,4 V verringert werden, wodurch der Ar beitsspannungsbereich gemäß Fig. 2 und 3 auf die Seite der geringeren Spannung verschoben werden kann. Man kann daher eine Pegelschiebeschal tung erhalten, die für eine Arbeitsweise in einem niederen Spannungsbereich geeignet ist und die gleichen Wirkungen wie das erste Ausführungsbeispiel aufweist.

Eine Pegelschiebeschaltung zum Verschieben der logischen Pegel einer SCFL-Schaltung auf die logischen Pegel einer DCFL-Schaltung besitzt eine SCFL-Schaltung mit komplementären Ausgängen; zwei Sourcefolgerschaltun gen deren Eingänge jeweils mit den komplementären Ausgängen der SCFL- Schaltung verbunden sind; eine high/low-Erfassungsschaltung zum Erfassen der "high"- oder "low"-Pegel der Signale, die durch die zwei Sourcefolgerschal tungen DCFL-Pegel angenommen haben, und zum Ausgeben der den Erfas sungsergebnissen entsprechenden Signale mit logischen Pegeln; und DCFL- Schaltungen, deren Eingänge mit den Ausgängen der high/low-Erfassungs schaltung verbunden sind. Dadurch erhält man eine Pegelschiebeschaltung, die in einem größeren Spannungsbereich und einem erweiterten Temperatur bereich als die herkömmliche Schaltung arbeiten kann.

Claims

1. Pegelschiebeschaltung zum Verschieben von logischen Pegeln einer SCFL-Schaltung auf die logischen Pegel einer DCFL-Schaltung mit:
einer SCFL-Schaltung (200) mit komplementären Ausgängen;
zwei Sourcefolgerschaltungen (20a, 20b) mit an den komplementären Ausgängen der SCFL-Schaltung (200) verbundenen Eingängen;
einer high/low-Erfassungsschaltung (10) zum Erfassen eines "high"- oder "low"-Pegels der Signale, die durch die zwei Sourcefolgerschaltungen (20a, 20b) DCFL-Pegel angenommen haben, und zum Ausgeben von dem Er fassungsergebnis entsprechenden Signalen mit logischen Pegeln; und
DCFL-Schaltungen (300, 400), deren Eingänge mit den Ausgängen der high/low-Erfassungsschaltung (10) verbunden sind.

2. Pegelschiebeschaltung nach Patentanspruch 1, dadurch gekennzeich net, daß eine Flip-flop-Schaltung (10) für die high/low-Erfassungsschaltung (10) verwendet wird.

3. Pegelschiebeschaltung zum Verschieben von logischen Pegeln einer SCFL-Schaltung auf logische Pegel einer DCFL-Schaltung mit:
einer SCFL-Schaltung (200) mit komplementären Ausgängen;
einer DCFL-Flip-flop-Schaltung (10) mit zwei Serienschaltungen (10a, 10b), die jeweils einen Schalt-FET (E12, E22) und einen Lastwiderstand (Ra1, Ra2) aufweisen, zwei Parallelschaltungen (10c, 10d), die jeweils einen Wider stand (Rc1, Rc2) und einen Kondensator (Cc1, Cc2) aufweisen, und zwei Ein gangs/Ausgangsknoten (a, b), die mit dem Verbindungsknoten zwischen den Schalt-FETs (E12, E22) und den Lastwiderständen (Ra1, Ra2) in den zwei Se rienschaltungen (10a, 10b) verbunden sind, wobei die zwei Ein gangs/Ausgangs-Knoten (a, b) mit den Gates der Schalt-FETs (E22, E12) der zwei Serienschaltungen (10a, 10b) über zwei Parallelschaltungen (10c, 10d) kreuzgekoppelt sind;
zwei Sourcefolgerschaltungen (20a, 20b) mit jeweils einem FET (E11, E21) und einer Diode (Dd1, Dd2), wobei ihre Eingänge mit den komplementä ren Ausgängen der SCFL-Schaltung (200) und ihre Ausgänge mit den Enden der zwei Lasttransistoren (Ra1, Ra2) verbunden sind, deren andere Enden mit den Schalt-FETs (E12, E22) verbunden sind; und
zwei DCFL-Schaltungen (300, 400), deren Eingänge mit den zwei Ein gangs/Ausgangsknoten (a, b) der Flip-flop-Schaltung (10) verbunden sind, wo bei zumindest ein Ausgang mit einer DCFL-Schaltung der nächsten Stufe ver bunden ist.

4. Pegelschiebeschaltung nach Patentanspruch 3, dadurch gekennzeich net, daß die jeweiligen Kondensatoren (Cc1, Cc2) aus den beiden Parallel schaltungen (10c, 10d) entfernt sind.

5. Pegelschiebeschaltung nach Patentanspruch 3, dadurch gekennzeich net, daß die jeweiligen Lastwiderstände (Ra1, Ra2) aus den zwei Serienschal tungen (10a, 10b) entfernt sind.

6. Pegelschiebeschaltung nach Patentanspruch 3, dadurch gekennzeich net, daß die jeweiligen Dioden (Dd1, Dd2) aus den zwei Sourcefolgerschaltun gen (20a, 20b) entfernt sind.