DE3783006T2

DE3783006T2 - Schaltungsanordnung fuer einen differenzverstaerker.

Info

Publication number: DE3783006T2
Application number: DE8787402007T
Authority: DE
Inventors: Kay Tohyama
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-09-13
Filing date: 1987-09-08
Publication date: 1993-04-15
Anticipated expiration: 2007-09-09
Also published as: US4777451A; KR880004638A; KR900009192B1; EP0263006A1; JP2559032B2; JPS6372207A; DE3783006D1; EP0263006B1

Description

HINTERGRUND DER ERFINDUNG

1. Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich auf eine Differenzschaltung unter Verwendung eines Halbleiterelements vom Feldeffekttyp (FET), und sie betrifft insbesondere eine Differenzschaltung, die an einer integrierten Halbleiterschaltung angebracht ist.

2. Beschreibung der verwandten Technik

Nachstehend wird als Beispiel eine Differenzschaltung erläutert, wenn ein Galliumarsenid-MESFET (Metall-Halbleiter-Sperrschicht-FET) verwendet wird.
Der Grundtyp einer FET-Differenzverstärkerschaltung ist üblicherweise durch Transistoren als Differenzpaar gebildet und weist Last-Widerstände auf, die zwischen einer Quelle hoher Spannung und einer Quelle niedriger Spannung angeschlossen sind.
In einer derartigen Schaltung kann jedoch keine ausreichende Spannungsverstärkung auf Grund der Last-Widerstände erhalten werden. Zur Verbesserung der Spannungsverstärkung wurde daher vorgeschlagen, die Lastelemente und die Stromquelle durch einen FET vom Konstantstromtyp zu ersetzen, bei welchem ein Kurzschluß zwischen Gate und Source hergestellt wird. Eine derartige Konfiguration ist aus "Bipolar and MOS analog integrated circuit design", A.C. Grebene, Fig.6.22, veröffentlicht 1984 von John Wiley and Sons, bekannt.
Dieser Schaltungstyp hat jedoch die folgenden Nachteile:
1. Wenn ein Eingang ein Hochpegel ist, fließt ein Strom in ein Gate eines Treiber-FET, und wenn der Wert dieses Stroms hoch ist, kann ein Durchbruch eines Drahtes oder eine Verschlechterung der Schottky-Charakteristik auftreten.
2. Die Abhängigkeit einer Schaltungscharakteristik von einer Elementcharakteristik ist hoch, und so wird die Schaltungscharakteristik durch eine Änderung der Elementcharakteristik leicht verändert.
Um dieses Problem zu lösen, wurde vorgeschlagen, daß beide Enden des Last-FET durch Dioden festgeklemmt werden, um einen stabilen Betrieb zu erhalten.
Dieses Festklemmen durch die Dioden verursacht jedoch andere Probleme, wie:
eine hohe Temperaturcharakteristik am niederen Ausgangspegel, die auftritt, da der niedere Ausgangspegel durch eine EIN-Spannung in Vorwärtsrichtung der I-V-Charakteristik der Diode bestimmt wird, und eine Verschlechterung der Wechselstrom-Charakteristik, da die Übergangskapazität der Diode eine Last wird.

ZUSAMMENFASSUNG DER ERFINDUNG

Daher ist es eine Aufgabe der vorliegenden Erfindung, die Nachteile einer herkömmlichen FET-Differenzschaltung zu lösen und eine Differenzschaltung vorzusehen, bei welcher eine ausreichende Spannungsverstärkung und ein stabiler Betrieb erhalten werden können.
Diese Aufgabe kann durch das Vorsehen einer Differenzschaltung nach Anspruch 1 erzielt werden, bei welcher eine FET-Klemme mit jedem Last-FET vom Konstantstromtyp parallelgeschaltet ist, wobei die Verwendung der FET-Klemme die folgenden Wirkungen hat:
1. Die FET-Klemme weist im Gegensatz zu einer Diode keine Temperaturcharakteristik auf.
2. Die Kapazität zwischen Drain und Source wird zur Last addiert, dies ist jedoch verglichen mit der Sperrschichtkapazität der Diode ein sehr kleiner Wert, und so kann eine Verschlechterung einer Übertragungs-Kennlinie verhindert werden.
Weitere Merkmale und Vorteile der vorliegenden Erfindung werden durch die folgende Beschreibung mit Bezugnahme auf die beigeschlossenen Zeichnungen ersichtlich, auf welche jedoch der Umfang der Erfindung in keiner Weise eingeschränkt wird.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1A, 1B bzw. 1C sind Beispiele herkömmlicher Differenzverstärkerschaltungen;
Fig.2 zeigt eine Ausführungsform der Differenzverstärkerschaltung gemäß der vorliegenden Erfindung;
Fig.3 zeigt eine weitere Ausführungsform der Differenzverstärkerschaltung gemäß der vorliegenden Erfindung;
Fig.4A bis 4C sind schematische Darstellungen, die eine Analyse der Differenzverstärkerschaltung gemäß der Erfindung erläutern;
Fig.5 ist ein Schaltbild der Schaltung in der Ausführungsform der vorliegenden Erfindung, das in einer Analyse verwendet wird, in der ein Ausgangs-Niederpegel auf VGG festgeklemmt wird;
Fig. 6A und 6B sind schematische Darstellungen, die eine Draufsicht und eine Schnittansicht der in Fig.5 dargestellten integrierten Schaltung zeigen;
Fig.7A und 7B sind Schaltbilder der Differenzschaltung, wenn die vorliegende Erfindung auf eine logische Konstruktion ähnlich einer herkömmlichen CML angewendet wird;
Fig.8 und 10 sind schematische Darstellungen zum Umwandeln des SiECL-Pegels in der Anwendung der vorliegenden Erfindung in den GaAs-DCFL-Pegel und BFL-Pegel; und
Fig.9 ist ein Pegeldiagramm für die in Fig.8 gezeigte Schaltung.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Fig. 1A zeigt einen Grundtyp einer herkömmlichen FET- Differenzverstärkerschaltung, die durch Transistoren Q&sub1;, Q&sub2; als Differenzpaar, Lastwiderstände R&sub1; und R&sub2; und einen Widerstand R&sub0; gebildet ist. VDD ist eine Hochpotentialquelle und VEE eine Niederpotentialquelle.
In einer derartigen Schaltung kann jedoch auf Grund der Lastwiderstände keine ausreichende Spannungsverstärkung erhalten werden. Zur Verbesserung einer Spannungsverstärkung wird daher die Schaltung wie in Fig.1B gezeigt vorgeschlagen, bei welcher die Lastelemente und die Stromquelle durch FETs vom Konstantstromtyp QL1, QL2 und QCS ersetzt sind, wobei ein Kurzschluß zwischen Gate und Source hergestellt wird.
Diese Schaltung hat jedoch die im vorhergehenden Abschnitt diskutierten Nachteile.
Um dieses Problem zu lösen, wird daher eine Schaltung wie in Fig. 1C vorgeschlagen, bei welcher beide Enden des Last-FET QL1, QL2 durch Dioden D&sub1;, D&sub2; festgeklemmt werden, um einen stabilen Betrieb zu erhalten.
Dieses Festklemmen durch Dioden schafft jedoch, wie bereits erwähnt, neue Probleme, wie eine große Temperaturabhängigkeit bei einem niederen Ausgangspegel und eine Verschlechterung der Wechselstrom-Charakteristik.
Um die Spannungsverstärkung der Differenzschaltung zu erhöhen, werden in der vorliegenden Erfindung ein FET vom Konstantstromtyp, bei welchem Gate und Source kurzgeschlossen werden, als Lastelement und als Stromquelle sowie eine FET-Klemme anstelle der oben erwähnten Diodenklemme verwendet.
Fig.2 zeigt eine Grundschaltung eines Differenzverstärkers einer Ausführungsform der vorliegenden Erfindung. Wie im in Fig.1C gezeigten Fall, sind die Lastelemente und die Stromquelle der Differenzverstärkerschaltung durch einen FET vom Konstantstromtyp QL1, QL2 und QCS ersetzt, bei welchem Source und Gate kurzgeschlossen sind. In Fig.2 werden die gleichen Symbole zur Bezeichnung der gleichen in Fig.1 gezeigten Teile verwendet. Ferner ist ein FET (nachstehend Klemm-FET genannt) QC1, QC2, der als Klemmelement wirkt, zwischen Source und Drain eines jeweiligen FET vom Konstantstromtyp QL1, QL2, der als Lastelement wirkt, vorgesehen. Jeder Klemm-FET arbeitet als Konstantspannungsquelle, wobei ein Gate an ein elektrisches Bezugspotential VGG angeschlossen ist. Ferner ist in diesem Fall ein Eingang an das Gate eines Treiber-FET Q&sub1; des Differenzpaares angeschlossen, und eine geeignete Bezugsspannung VREF wird an das Gate eines anderen Treiber-FET Q&sub2; angelegt, um einen Ausgang OUT und einen Gegenausgang zu erhalten. Es sei bemerkt, daß dies auch auf ein invertiertes Signal des Eingangs IN angewendet werden kann.
Der Zustand, in welchem ein stabiler Schaltungsbetrieb durch einen Betrieb vom konstanten Spannungstyp des FET QC1, QC2 erhalten werden kann, wird beschrieben. Um diese Analyse zu unterstützen, zeigt Fig.4A eine Teilschaltung der Differenzverstärkerschaltung einer Ausführungsform der vorliegenden Erfindung, bei welcher der Last-FET als QL, der Klemm-FET als QC und der Treiber-FET als Q bezeichnet sind. Ferner zeigt Fig.4B den als Klemm-FET verwendeten Transistor QC und Fig.4C die Spannungs-Stromcharakteristik des Last-FET QL und des Klemm-FET QC.
In Fig.4C zeigt die Abszisse die Differenz der Spannungen zwischen dem Ausgang OUT und der Versorgungsspannung VDD und die Ordinate den Strom IL im FET QL und IX zwischen Source und Drain von QL und QC, wenn der Treiber-FET Q EIN geschaltet wird und der Strom zu diesem Seitenast fließt. Wenn der Strom IL in den FET QL als Lastelement fließt, da Source und Drain hiervon zusammengeschlossen sind, wird der Treiber-FET Q EIN geschaltet und die Spannung des Ausgangs OUT gesenkt, und wenn die Span-nungsdifferenz zwischen der Stromquelle und dem Ausgang erhöht wird, erhält man die Konstantstromcharakteristik wie in Fig.4C gezeigt. Andererseits erhöht sich, da die Gatespannung auf VX festgesetzt ist, der Strom des Klemm-FET QC plötzlich in einer Zone, in der die Gate/Source-Spannung über den Schwellenwert Vth von QC steigt, um die Konstantspannungcharakteristikzone zu erhalten. Die Spannungs/Stromcharakteristik der Parallelschaltung der FET QL und QC wird wie durch die unterbrochene Linie gezeigt, die durch das Kombinieren dieser zwei Charakteristiken erhalten wird, so daß der Konstantspannungsarbeitsbereich auftritt. Wenn dann, wie in der Zeichnung gezeigt, der Strom ICS der Stromquelle dieses Differenzpaares in eine Konstantspannungszone der Parallelschaltung von QL, QC kommt, kann die Ausgangsspannung, d.h. der Niederpegelausgang, auf einem um VD kleineren Wert als die Stromquelle festgeklemmt werden, wobei VD der Spannungsabfall der Parallelschaltung von QL, QC ist. Im Fall eines MESFET ist jedoch beispielsweise die Gate/Sourcespannung auf eine Spannung VF begrenzt, durch die der Schottky-Übergang des Gates EIN geschaltet wird, d.h. in Vorwärtsrichtung vorgespannt, so daß der Strom gesättigt ist. Daher erscheint die Konstantspannungscharakteristikzone der Parallelschaltung von QL, QC nur an der niedrigeren Seite als die EIN-Spannung VF des Schottky-Übergangs dem Klemm-FET QC Für das Funktionieren des Klemm-FET QC in der in Fig.4A gezeigten Schaltung sollte daher zuerst die folgende Bedingung erfüllt werden:
IL < ICS (1).
Als nächstes ist die Bedingung, bei welcher die Gate/Sourcespannung der FET-Klemme auf einem Maximum ist, jene, die der EIN-Spannung VF des Schottky-Übergangs des Gates des MESFET entspricht: das heißt,
IL + IX(VF) > ICS (2),
wobei IX(VF) der Strom ist, der zwischen Source und Drain fließt, wenn die EIN-Spannung VF des Schottky-Übergangs an das Gate des MESFET der FET-Klemme angelegt wird. Das Vorliegen dieser zwei Bedingungen ermöglicht, daß der Ausgangspegel auf dem Kreuzungspunkt des ICS festgeklemmt wird, und die kombinierte Kennlinie (Konstantspannungszone) wird erhalten. Das heißt, wenn die andere Seite des Differenzpaares vollständig abgeschnitten ist und der gesamte ICS der Stromquelle in die betreffende Seite fließt, wird der Strom IL des Last-FET QL konstant, und der verbleibende Strom fließt in den Klemm-FET QC, wodurch der Niederpegelausgang auf dem Pegel VD am Kreuzungspunkt mit der Konstantspannungszone der Kennlinie festgeklemmt wird. Die Einstellung zur Erfüllung der oben erwähnten Bedingungen (1) und (2) wird durch das Einstellen der Schaltungskonstante der Differenzverstärkerschaltung, beispielsweise der Gatebreite von drei FET (einem Treiber-FET Q, einem Last-FET QL und einem Klemm-FET QC), durchgeführt.
Als nächstes zeigt Fig.3 eine weitere Ausführungsform der Differenzverstärkerschaltung gemäß der vorliegenden Erfindung. Diese Ausführungsform unterscheidet sich insofern von Fig.2, als ein Differenzeingang IN angelegt wird. Ferner werden in den Schaltungen von Fig.2 und Fig.3 der Last-FET QL1, QL2, der Klemm-FET QC1, QC2 und der Konstantstromquellen-FET QCS durch das gleiche Verfahren hergestellt, weisen eine ähnliche Verunreinigungsverteilung auf und haben den gleichen Vth-Wert, K-Wert und die gleiche Gatelänge, und es ist nur die Gatebreite verschieden. Der K-Wert eines FET ist durch die Formel:
K = I/[W(VGS - Vth)2]
angegeben, worin I der durch den FET fließende Strom ist, W die Gatebreite hiervon bedeutet, Vth die Schwellenspannung darstellt und VGS die Spannung zwischen Gate und Source hiervon ist. Wenn in dieser Ausführungsform die Gatebreite des Last-FET QL1, QL2 als WL, die Gatebreite des Klemm-FET QC1, QC2 als WC und die Gatebreite des Konstantstromquellen-FET QCS als WCS bezeichnet wird, tritt die folgende Bedingung ein:
WCS = WL + WC (3).
Durch Einstellen dieser Bedingung kann der Niederpegelausgang auf den gleichen Pegel gesetzt werden wie das Gatepotential VGG des Klemm-FET QC.
Danach wird diese Bedingung (3) mit Bezugnahme auf die in Fig.5 und Fig.6A und 6B gezeigte Differenzverstärkerschaltung beschrieben. Hier sind der Treiber-FET als QS, QR, der Last-FET als QL, QL, der Klemm-FET als QC, QC, eine Hochpegelquelle als VDD und eine Niederpegelquelle als VEE bezeichnet.

1. Hochpegelausgang

Wenn der Treiber-FET QS oder QR vollständig AUS geschaltet wird, steigt das OUT-Signal auf den VDD-Pegel.
Daher entspricht der Hochpegelausgang
VOH = VDD.

2. Niederpegelausgang

Wenn der Treiber-FET QS oder QR vollständig AUS geschaltet wird, und QCs, QL und QC gesättigt sind,
IL = KL.WL.(-VthL)2,
wenn jedoch QL und QCS die gleiche Charakteristik haben, kann die obige Gleichung wie folgt verändert werden:
IL = KCS.WL.(-VthCS)2,
und der Strom des Klemm-FET wird:
IC = KC.WC.(VGSC - VthC)2 = KC.WC.(VGG VOL - VthC)2,
und der Strom des Stromquellen-FET QCS wird:
ICS = KCS.WCS.(-VthCS)2,
wobei KL, KCS und KC die K-Werte jedes FET sind, VthL, VthC und VthCS den Schwellenwert jedes FET bedeuten und WL, WC und WCS die Gatebreite jedes FET darstellen.
Wenn der Strom als
ICS = IL + IC
eingestellt wird und man nach VOL auflöst wird, ergibt sich
Wenn die Einstellung ist VthCS = VthL = VthC, KCS = KL = KC und WCS - WL = WC jedes Transistors, wird der Niederpegelausgang
VOL = VGG (4).
Das heißt, wenn die K-Werte und Vth des Last-FET QL, Klemm-FET QC und Stromquellen-FET QCS der Differenzschaltung gleich eingestellt werden, und die Summe der Gatebreite WL des Last-FET QL und die Gatebreite WC gleich der Gatebreite WCS der Stromquelle der Differenzverstärkerschaltung eingestellt wird, erscheint die an das Gate des Klemm-FET angelegte Spannung VGG als der Niederpegelausgang.
Der Betrieb der Differenzverstärkerschaltung in der oben beschriebenen Ausführungsform der vorliegenden Erfindung kann durch das Kombinieren der in Fig.2 und Fig.3 gezeigten Schaltungen stabilisiert werden. Das heißt, wenn in der in Fig.3 gezeigten Schaltung die Schaltung zur Erzeugung der Bezugsspannung VREF und der Klemmpegel (Niederpegelausgang) dadurch ausgebildet ist, daß das Umkehrsignal des Eingangssignals IN des Gates des Antriebs-FET Q&sub2; auf die Bezugsspannung VREF gebracht wird, wie in Fig.2 gezeigt, wenn die Änderungen δ VGG, δ VREF auf Grund von Temperatur- und Parameteränderungen zwischen dem Gatepotential VGG des Klemm-FET QC1, QC2 und VREF wie nachstehend sind:
kann VREF, welche die Schwellenspannung der Differenzverstärkerschaltung ist, in die Mitte zwischen der Hochpegel-VDD und der Niederpegel-VGG gesetzt werden, wodurch eine Abnahme des Störabstands verhindert und ein stabiler Betrieb durchgeführt wird.
Ferner kann zusätzlich zur oben gezeigten Ausführungsform eine logische Konstruktion ähnlich einer herkömmlichen CML (current mode logic = Strombetriebslogik) möglich sein, und ein Beispiel einer Schaltung (NOR-Schaltung) mit zwei Eingängen IN&sub1;, IN&sub2; ist in Fig.7A und 7B gezeigt, in welchen jenen in Fig.2 und Fig.3 entsprechende Teile durch die gleichen Symbole oder durch das gleiche Symbol mit ['] bezeichnet sind. Ferner kann, obwohl in der NOR-Konstruktion der Treiber-FET Q&sub1;, Q'&sub1; ... parallel angeordnet ist, eine Seriengatekonstruktion realisiert werden.
Die Anwendung der vorliegenden Erfindung wird nun erläutert.
Fig.8 zeigt eine Schaltung, auf welche die vorliegende Erfindung angewendet wird, wobei der ECL-Pegel durch die Verwendung eines Si-Substrats in eine GaAs-DCFL (direct coupled FET logic = direktgekoppelte FET-Logik) umgewandelt wird.
In der GaAs-DCFL ist VSS die Bezugsspannung der Logik, und so wird, wenn VSS geändert wird, der interne Pegel verändert. Andererseits wird in der SiECL VDD und nicht VSS als Logikbezug verwendet, und so wird, sogar wenn VSS geändert wird, der interne Logikpegel nicht verändert.
Beispielsweise ergibt sich in einer SiECL
VCC = 0
"H"-PegelT-0,5 oder -0,8 V
"L"-PegelT-1,8 V, und
in einer GaAs-DCFL VDD = 0, VEE = -3,6 V, VSS = -2,0 V.
Wenn die integrierte Si-Schaltung und DCFL verbunden werden, muß daher eine Wandlerschaltung vorgesehen werden, so daß eine vollständige Schnittstelle dadurch erhalten wird, daß der Eingangsniederpegel von der SiECL der Änderung des VSS-Pegels in der GaAs-DCFL folgt. Fig.8 ist ein Schaltbild der Wandlerschaltung, die durch die Anwendung einer Differenzverstärkerschaltung gemäß der vorliegenden Erfindung realisiert wird. In Fig.8 bezeichnet (I) die SiECL und (II) die Wandlerschaltung, auf welche die Differenzverstärkerschaltung gemäß der vorliegenden Erfindung angewendet wird. Ferner ist (III) eine interne GaAS-DCFL- Schaltung, und ein Last-GaAs-FET QLL und ein Treiber-FET QD sind als ein Teil hiervon gezeigt. P&sub1; und P&sub2; bezeichnen eine Ausgangsklemme von SiECL, und ein Differenzeingang IN und ein invertiertes Signal hiervon oder eine Bezugsspannung VREF werden von der SiECL ausgegeben und in die Gates des FET Qi1 und Qi2 der Eingangsschaltung der Wandlerschaltung eingegeben. Diese Eingangsschaltung wird durch den FET Qi1, Qi2, Pegelschiebedioden SD1 und SD2 sowie Stromquellen Qj1, Qj2 gebildet, und die Eingangssignale werden durch die Dioden SD1 und SD2 verschoben und an die Gates des Treiber-FET Q&sub1; und Q&sub2; der Differenzverstärkerschaltung angelegt, wie in der vorher beschriebenen Ausführungsform. VSS (VSS der DCFL) wird an die Gates des Klemm-FET QC1 und QC2 der Differenzverstärkerschaltung angelegt.
Der durch die Differenzverstärkerschaltung geleitete Signalpegel steigt auf VDD im Hochpegel. Andererseits wird der Niederpegel festgeklemmt und bei einem Pegel ausgegeben, der durch die an die Gates von QC1, QC2 angelegte VSS und eine Schaltungskonstante jedes FET der Differenzverstärkerschaltung bestimmt wird. Wenn die Schaltungskonstante geeignet bestimmt ist und der Ausgangsniederpegel durch VSS festgeklemmt ist, kann die DCFL durch den SiECL-Pegel getrieben werden. Die der obigen Gleichung (3) mit Bezugnahme auf Fig.3 entsprechende Bedingung kann sein:
die Gatebreite (WCS) des Stromquellen-FET
= die Summe (WL + WC) der Gatebreite des Last-FET, und der Gatebreite des Klemm-FET.
Beispielsweise:
WL + WC - WCS = 10 + 10 - 20 oder 15 + 5 - 20.
Fig.9 zeigt eine Beziehung zwischen den Logikpegeln in der SiECL und GaAs-DCFL. Das heißt, in der SiECL-Schaltung wird die Spannung VDD (Erde) als Bezugsschaltung verwendet, und VOH und VOL verwenden -0,8 V bzw. -1,8 V als logischem Hochpegel und logischem Niederpegel. In der GaAs-DCFL wird der Niederpegelausgang der Wandlerschaltung durch einen Bezugspegel VSS festgeklemmt, und der Schwellenspannungspegel VTH (+0,2 V auf VSS) des Treiber-FET QD ist auf Basis der Bezugsspannung VSS eingestellt. Wenn die Bezugsspannung VSS abnimmt oder zunimmt, folgt dann der Niederpegel der Zunahme oder Abnahme der Bezugsspannung VSS, und daher ändert sich die interne Logik nicht. Wenn die Bedingung der Gleichung (3), wie bereits erwähnt, erfüllt wird, kann der Ausgangsniederpegel VL gleich dem Bezugspegel VSS eingestellt werden.
Als nächstes wird eine Ausführungsform einer weiteren Anwendung der vorliegenden Erfindung mit Bezugnahme auf Fig.10 beschrieben. Dies ist eine Schaltung zum Umwandeln des SiECL-Pegels zu GaAs-BFL (gepufferte FET-Logik). Die für jeden Teil verwendeten Symbole sind die gleichen Symbole, die für die gleichen Teile in Fig.8 verwendet werden. Dies ist eine Wandlerschaltung (II'), die durch Addieren der Pegelverschiebeschaltung (IV) (der gleiche Strom wie die Pegelverschiebeschaltung der internen GaAs- BFL-Schaltung) zur gleichen Schaltung wie die Wandlerschaltung (II) für den DCFL-Pegel in Fig.8 gebildet ist. In Fig. 10 sind repräsentativ als Teil der internen GaAs-BFL- Schaltung eine Gateschaltung, die durch einen Treiber-FET QLLL gebildet ist, ein Treiber-FET QDD und eine Pegelverschiebeschaltung, die durch einen FET QSS, eine Diode DSS und einen Stromquellen-FET QSL gebildet ist, um den Ausgangspegel der Gateschaltung umzuwandeln, gezeigt. Die BFL unterscheidet sich insofern, als die Pegelverschiebeschaltung am Ausgang der DCFL vorgesehen ist. In der DCFL kann, wenn Vth des Treiber-FET nicht (+) ist, ein Umschalten nicht durchgeführt werden, wenn der Niederpegel an den Eingang angelegt wird, in der BFL ist jedoch, sogar wenn Vth des Treiber-FET (-) ist, ein Umschalten möglich, da die Pegelverschiebung vom Puffer durchgeführt wird. Dies ist insofern ein Vorteil, als sie in einer GaAs-IS, wenn Vth (-) ist, leichter herzustellen ist. Der Unterschied im Betrieb ist, daß in der DCFL der Ausgang bis VOL = VSS fällt, wenn der Treiber-FET EIN geschaltet wird. Andererseits fällt in der BFL, wenn der Treiber-FET EIN geschaltet wird, der Pegel im ersteren Stadium auch auf VSS. Da der Schwellenwert des Treiber-FET (-) ist, wird jedoch, um dann den FET AUS zu schalten, der Niederpegel über die Pegelverschiebeschaltung auf (-) und niedriger als der Schwellenwert des Treiber-FET eingestellt. Daher wird, wie in Fig.10 gezeigt, der Niederpegelausgang durch die Wandlerschaltung (II) auf VSS festgeklemmt und ausgegeben, und dieser Niederpegel wird an die Pegelverschiebeschaltung (IV) angelegt, durch die der Niederpegel auf (-) und niedriger als der Schwellenwert Vth des Treiber-FET eingestellt wird, um den Treiber-FET AUS zu schalten (der Schwellenwert Vth ist (-)).
Gemäß der vorliegenden Erfindung kann ein Betrieb ähnlich dem der herkömmlichen Diodenklemme durch einen FET vom Konstantspannungstyp durchgeführt werden, so daß das Problem, das bei der Differenzverstärkerschaltung vom Diodenklemmtyp auftritt, das heißt, die Temperaturabhängigkeit und die Verschlechterung der Wechselstrom- Charakteristik, durch die folgenden Wirkungen gelöst werden.

1. Temperaturcharakteristik

Da die FET-Pegelklemme nicht verwendet wird, wird die Temperaturcharakteristik nicht erhalten. Außerdem sind die Temperaturcharakteristiken der I-V-Kurven des Konstantstrom-FET und der FET-Pegelklemme genau die gleichen, und daher wird insofern ein Vorteil erhalten, als die Temperaturcharakteristik des Klemmpegels aufgehoben wird.

2. Wechselstrom-Charakteristiken

Die Kapazitäten zwischen Source und Drain des FET und zwischen einem Gate und einer Source des FET sind sehr gering verglichen mit jenen der Diode, und so kann die Verschlechterung der Wechselstrom-Charakteristik erheblich vermindert werden.

Claims

1. Differenzschaltung mit:

einem ersten Treiber-FET (Q&sub1;) und einem zweiten Treiber-FET (Q&sub2;), die jeweils ein an einen Eingang angeschlossenes Gate aufweisen, und wobei die Source des genannten ersten Treiber-FET und des genannten zweiten Treiber-FET zusammengeschlossen sind,

einem Konstantstrom-FET (QCS), der zwischen gemeinsam angeschlossenen Source des genannten ersten und zweiten Treiber-FET und einer Niederspannungs-Stromquelle angeschlossen ist,

jeweils einem Lastkreis für den ersten und zweiten Treiber-FET (Q&sub1;, Q&sub2;), der zwischen dem Drain des jeweiligen Treiber-FET und einer Energiequelle hoher Spannung vorgesehen ist,

wobei jeder der genannten Lastkreise einen Last-FET (QL1, QL2) umfaßt, dessen Drain an die Energiequelle für hohe Spannung angeschlossen ist, und Gate und Source kurzgeschlossen und an den Drain des jeweiligen Treiber-FET (Q&sub1;, Q&sub2;) angeschlossen sind, und

Ausgangsanschlüssen, die jeweils an die Drains des genannten ersten und zweiten Treiber-FET (Q&sub1;, Q&sub2;) angeschlossen sind,

dadurch gekennzeichnet, daß jeder der genannten Lastkreise ferner einen zweiten Last-FET (QC1, QC2) umfaßt, dessen Drain an die genannte Energiequelle hoher Spannung angeschlossen ist, und dessen Source an die Source des ersten Last-FET (QL1, QL2) angeschlossen ist, wobei eine konstante Spannung (VGG), die niedriger ist als die Spannung (VDD) der genannten Hochspannungs-Stromquelle, zusammen an die Gates der zweiten Last-FET (QC1, QC2) angelegt ist,

wobei der Source-Strom (ICS), der durch den Konstantstrom-FET (QCS) fließt, den folgenden Bedingungen entspricht:

IL < ICS < IL + IX (VF),

worin IL der Strom ist, der durch den ersten Last-FET (QL1, QL2) fließt, und IX(VF) der Strom ist, der durch einen zweiten Last-FET (QC1, QC2) fließt, wenn die in Vorwärtsrichtung vorgespannte Spannung VF seines Gateübergangs zwischen Gate und Source hiervon angelegt wird.

2. Differenzschaltung nach Anspruch 1, bei welcher

die ersten Last-FET (QL1, QL2), die zweiten Last-FET (QC1, QC2) und der genannte Konstantstrom-FET (QCS) im wesentlichen die gleiche Schwellenspannung und den gleichen K-Wert aufweisen, wobei der K-Wert eines FET durch die Formel:

K = I/[W(VGS - Vth)²]

angegeben ist, worin I der Strom ist, der durch den FET fließt, W die Gatebreite hiervon bedeutet, Vth die Schwellenspannung darstellt und VGS die Spannung zwischen Gate und Source hiervon ist.

3. Differenzschaltung nach Anspruch 1 oder 2, bei welcher jeder der FET durch einen MESFET gebildet ist.

4. Integrierte Schaltungsvorrichtung mit:

einer Energiequelle für hohe Spannung, einer Energiequelle für niedrige Spannung und einer Zwischenspannungs- Stromquelle, wobei die Spannung (VGG) der letzteren zwischen den jeweiligen Spannungen (VDD, VEE) der ersteren beiden Stromquellen liegt,

Eingangsanschlüsse und

einer Wandlerschaltung, welche enthält:

einen ersten Treiber-FET (Q&sub1;) und einen zweiten Treiber-FET (Q&sub2;), die jeweils ein an eine jeweilige Eingangsklemme angeschlossenes Gate aufweisen, und wobei die Source des genannten ersten Treiber-FET und des genannten zweiten Treiber-FET zusammengeschlossen sind,

einen Konstantstrom-FET (QCS), der zwischen gemeinsam angeschlossenen Source des genannten ersten und zweiten Treiber-FET und der Energiequelle für niedrige Spannung angeschlossen ist,

jeweils einen Lastkreis für den ersten und zweiten Treiber-FET (Q&sub1;, Q&sub2;), der zwischen Drain des jeweiligen Treiber-FET und der Energiequelle für hohe Spannung vorgesehen ist,

wobei jeder der genannten Lastkreise einen Last-FET (QL1, QL2) umfaßt, dessen Drain an die besagte Energiequelle für hohe Spannung angeschlossen ist, und dessen Gate und Source kurzgeschlossen und an den Drain des jeweiligen Treiber-FET (Q&sub1;, Q&sub2;) angeschlossen sind, und

dadurch gekennzeichnet, daß jeder der genannten Lastkreise ferner einen zweiten Last-FET (QC1, QC2) umfaßt, dessen Drain an die genannte Energiequelle für hohe Spannung angeschlossen ist, und dessen Source an die Source des ersten Last-FET (QL1, QL2) angeschlossen ist, wobei die genannte Zwischenspannung (VGG) gemeinsam an die Gates der zweiten Last-FET (QC1, QC2) angelegt wird, wobei der Quellenstrom (ICS), der durch den Konstantstrom-FET (QCS) fließt, den folgenden Bedingungen entspricht:

IL < ICS < IL + IX (VF),

worin IL der Strom ist, der durch den ersten Last-FET (QL1, QL2) fließt, und IX(VF) der Strom ist, der durch einen zweiten Last-FET (QC1, QC2) fließt, wenn die in Vorwärtsrichtung vorgespannte Spannung VF seines Gateübergangs zwischen Gate und Source hiervon angelegt wird,

und dadurch, daß die integrierte Schaltungsanordnung ferner eine interne Schaltung aufweist, die zwischen der Energiequelle für hohe Spanung und der Zwischen-Stromquelle angeordnet ist und zweimal einen Last-FET (QLL) und einen Treiber-FET (QD) in Serie vorsieht, wobei jede der Ausgangsklemmen der Wandlerschaltung an das Gate des jeweiligen Treiber-FET (QD) in der genannten internen Schaltung angeschlossen ist.

5. Integrierte Schaltungsanordnung nach Anspruch 4, bei welcher eine Pegelverschiebeschaltung zwischen den Ausgangsklemmen der Wandlerschaltung und den Gates der Treiber-FET (QDD) der internen Schaltung vorgesehen ist.