DE4022899A1

DE4022899A1 - Schaltungsanordnung zur erzeugung einer spannung, insbesondere einer konstantspannung, bzw. eines stromes, insbesondere eines konstantstromes

Info

Publication number: DE4022899A1
Application number: DE4022899A
Authority: DE
Inventors: Mark E Fitzpatrick; Michael G France
Original assignee: Gazelle Microcircuits Inc
Current assignee: Gazelle Microcircuits Inc
Priority date: 1989-07-18
Filing date: 1990-07-18
Publication date: 1991-01-24
Also published as: JPH0365714A; GB2235795A; US4970415A; US4970415B1; GB9015773D0

Description

Die Erfindung bezieht sich auf eine elektronische Schal tungsanordnung zur Erzeugung einer im wesentlichen kon stanten Referenzspannung und eines im wesentlichen kon stanten Referenzstromes. Die Erfindung betrifft insbeson dere eine solche Schaltungsanordnung, die in Galliumarsenid technologie implementiert werden kann.

Eine typische Schaltung zur Implementierung in Halbleiter technologie kann eine Vielzahl von unterschiedlichen Refe renzspannungen erfordern, die an geeigneten Stellen für den richtigen Betrieb der Schaltung abzugeben sind.

Als Beispiel kann eine Eingangspufferschaltung, wie sie in Fig. 1 gezeigt ist, eine Referenzspannung V_REF1 erfordern, die den Gate-Elektroden von Transistoren 20, 21 zugeführt wird, um einen im wesentlichen konstanten Spannungshub an Widerständen R_L1, R_L2 während des Betriebs eines Dif ferenz-Transistorpaares 22, 24 und eines Differenz-Tran sistorpaares 26, 28 zu liefern. Darüber hinaus kann eine Referenzspannung V_REF2 erforderlich sein, die die Fähig keit haben sollte sicherzustellen, daß ein konstanter Strom durch jeden der entsprechenden Widerstände R_C geliefert wird, die betriebsmäßig dem Differenztransistorpaar, be stehend aus den Transistoren 26, 28, zugehörig sind.

Darüber hinaus ist eine Referenzspannung V_REF3 von Nutzen in dem Fall, daß die Transistoren 22, 24 ein Differenz transistorpaar mit einem einzigen Eingang bilden, was be deutet, daß das Eingangssignal für das Gate des Transistors 22 oberhalb und unterhalb des Eingangssignals V_REF3 geändert wird. Außerdem sollte in gewissen Fällen, wie bezüglich der Anwendung einer Referenzspannung V_REF4, die Referenz spannung imstande sein, einen großen und sich ändernden Strom aufgrund der Tatsache aufzunehmen bzw. abzuführen, daß sie betriebsmäßig mit einer großen Anzahl von Dif ferenztransistorpaaren verbunden ist (von denen lediglich eines durch die Transistoren 22, 24 dargestellt ist), um zu verhindern, daß die Spannung am Schaltungspunkt 30 um mehr als einen Diodenspannungsabfall über V_REF4 ansteigt.

Es sind bereits Versuche unternommen worden, Schaltungen bereitzustellen, die derartige Referenzspannungen und Re ferenzströme erzeugen, und zwar in einer solchen Art und Weise, daß die betreffenden Referenzspannungen und -ströme nicht nennenswert durch Temperatur- oder Speisespannungs schwankungen beeinträchtigt bzw. beeinflußt werden, um die beschriebenen Forderungen zu erfüllen. Derartige Schal tungen haben indessen Beschränkungen hinsichtlich der Er reichung dieser Ziele, und die Schwierigkeit hinsichtlich der Erzielung derartiger Ziele nimmt noch zu, wenn man versucht, die betreffenden Schaltungen in Galliumarsenid technologie zu implementieren. So wird beispielsweise bei einer Referenzspannungs-Generatorschaltung, bei der Galliumarsenidtechnologie angewandt wird, mit Rücksicht darauf, daß die Schwellwertspannungen für GaAs-FETs schwierig zu steuern sind, jegliche Referenzspannung, die durch den besonderen Wert einer FET-Schwellwertspannung beeinflußt wird, schwierig zu steuern sein.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, die oben aufgeführten Probleme zu überwinden und eine Schal tungsanordnung bereitzustellen, die imstande ist, Referenz spannungen und -ströme in einer hochwirksamen Art und Weise unabhängig von der Technologie zu erzeugen, in der die betreffenden Schaltungen implementiert sind, und unabhängig von Variationen bzw. Änderungen in den Schwellwertspannungen der FET-Einrichtungen, die in der betreffenden Schaltungsan ordnung verwendet sind. Die betreffende Schaltungsanordnung ist ferner so auszulegen bzw. ausgelegt, daß eine konstante Referenzspannung oder ein konstanter Referenzstrom über einen relativ weiten Temperaturbereich von beispielsweise -55°C bis 125°C erzielt wird. Im besonderen ist die Schal tungsanordnung so auszulegen bzw. ausgelegt, daß eine konstante Spannung oder ein konstanter Strom für sämtliche Temperaturen innerhalb und gut außerhalb der üblicherweise spezifizierten Standardbereiche für integrierten Schaltungs betrieb erzielt wird. Beispiele für diese Standardbereiche sind: 0 bis 75°C für ECL-Technologie, 0 bis 70°C (kommer ziell) für CMOS-Technologie, -55° bis 125°C (militärisch) für CMOS-Technologie, 0 bis 70°C (kommerziell) für TTL- Technologie und -55° bis 125°C (militärisch) für TTL- Technologie.

Allgemein ausgedrückt besteht die Erfindung gemäß einer Ausführungsform in einer Halbleitereinrichtung, die in Gallimarsenidtechnologie implementiert werden kann und die eine im wesentlichen konstante Referenzspannung über zumindest die Temperaturbereiche erzeugt, die oben beschrie ben worden sind, wenn an sie eine Speisespannung angelegt wird, wobei ein Strom, der im wesentlichen umgekehrt pro portional dem Wert eines Lastwiderstandes ist, durch den Widerstand fließt bzw. gezogen wird, um eine im wesentlichen konstante Spannung an dem betreffenden Widerstand zu erzeu gen. Dabei ist der den Widerstand durchfließende Strom durch die Summe eines ersten Stromes und eines zweiten Stromes gegeben.

Der erste Strom wird durch den Absolutwert der negativen Schwellwertspannung eines Feldeffekttransistors vom Ver armungstyp (DFET) in Verbindung mit einem zugehörigen ersten Widerstand bestimmt. Der zweite Strom wird durch die Schwellwertspannung eines Feldeffekttransistors vom An reicherungstysp (EFET) in Verbindung mit einem zugehörigen zweiten Widerstand bestimmt. (Der EFET kann ein DFET sein, solange seine Schwellwertspannung höher ist als die des zuvor beschriebenen DFET.)

Wenn sich die Temperatur der Einrichtung ändert, ändert sich der Absolutwert der Schwellwertspannung des DFET in einer ersten Richtung, während sich die Schwellwertspannung des EFET in einer gleichen, jedoch entgegengesetzten Rich tung ändert. Falls der erste Widerstand und der zweite Widerstand im wesentlichen identisch gemacht sind, ändern sich die Widerstandswerte in gleicher Weise mit einer Tempe raturänderung. Wenn sich der erste Strom in einer ersten Richtung auf die Temperaturänderung hin ändert, wird sich somit der zweite Strom in einer entgegengesetzten Richtung ändern, wobei die Summe der beiden Ströme durch den Last widerstand sich umgekehrt proportional zur Änderung im Wert des Lastwiderstands ändert. Demgemäß wird die Spannung an dem Lastwiderstand im wesentlichen konstant bleiben.

Die Referenzschaltung kann relativ unempfindlich gegenüber Veränderungen in den Schwellwertspannungen gemacht werden, und zwar durch Einbeziehen von zusätzlichen EFETs und DFETs in die Schaltung, deren Betriebscharakteristika so gewählt werden, daß sämtliche Effekte der tatsächlichen Werte der Schwellwertspannungen der in der Referenzspannungsschaltung verwendeten FETs ausgeglichen sind.

Damit ist die Referenzschaltung scheinbar unempfindlich gegenüber Temperaturänderungen und Prozeßvariationen.

Durch Ändern der Relativwerte der ersten und zweiten Wider stände bei der obigen Ausführungsform kann die Ausgangs spannung der betreffenden Einrichtung in einer ausgewählten Art und Weise mit der Temperatur geändert werden. Die Spannung kann dann einem Gate eines FET zugeführt werden, der den Strom durch einen dritten Widerstand steuert, der art, daß jegliche Änderungen in den Leistungseigenschaften des FET und Änderungen im Widerstandswert des dritten Widerstands mit der Temperatur aufgehoben sind. Auf diese Art und Weise ist ein Konstantstromgenerator aufgebaut.

Anhand von Zeichnungen wird die Erfindung nachstehend bei spielsweise näher erläutert.

Fig. 1 zeigt ein schematisches Diagramm einer typischen Schaltungsanordnung, in die Differenz-Transistor paare einbezogen sind, für welche Referenz spannungen, für die unter Anwendung der vor liegenden Erfindung erzeugt sind, angelegt werden können.

Fig. 2 zeigt ein Spannungs-Strom-Diagramm für einen typi schen Feldeffekttransistor vom Verarmungstyp.

Fig. 3 zeigt ein Spannungs-Strom-Diagramm für einen typi schen Feldeffekttransistor vom Anreicherungstyp.

Fig. 4 zeigt ein schematisches Diagramm einer bevorzug ten Ausführungsform einer Konstantspannungs- Referenzschaltung.

Fig. 5 zeigt ein schematisches Diagramm einer bevorzug ten Ausführungsform einer Konstantstromreferenz schaltung.

Fig. 6 zeigt ein schematisches Diagramm einer bevorzugten Ausführungsform einer Eingangsschwellwertreferenz schaltung.

Die bevorzugte Ausführungsform der Erfindung macht Gebrauch von einem oder mehreren Feldeffekttransistoren vom Verar mungstyp (DFET) und von einem oder mehreren Feldeffekt transistoren vom Anreicherungstyp (EFET). Zum besseren Verständnis der Vorteile der nachstehend beschriebenen bevorzugten Ausführungsformen der Erfindung wird Bezug genommen auf die Fig. 2 und 3, die Spannungs-Strom-Dia gramme für einen DFET bzw. für einen EFET zeigen, wobei verschiedene Gate-Source-Spannungen (V_GS) angegeben sind. Bei einem DFET ist der Kanal lediglich teilweise bei einer Spannung V_GS von Null Volt verarmt. Eine positivere Spannung V_GS vermindert die Verarmung im Kanal und ermöglicht einen höheren Stromfluß zwischen einer Source und einer Drain. Eine negativere Spannung V_GS steigert die Verarmung im Kanal und schränkt den Stromfluß zwischen der Source und der Drain ein. Eine Spannung V_GS, die hinreichend negativ ist, so daß der Kanal effektiv abgeschnürt ist und scheinbar kein Strom zwischen der Source und der Drain fließt, ist die Schwellwertspannung (V_TH), auch als Einschnür- bzw. Pinch-off-Spannung bezeichnet. In typischer Weise wird dann, wenn die Temperatur des DFET ansteigt, eine zunehmend negative Spannung V_GS benötigt, um die Einschnürung des Kanals zu erzielen.

Fig. 3 veranschaulicht die Abhängigkeit zwischen Spannung und Strom für einen typischen EFET bei verschiedenen Gate- Source-Spannungen V_GS. Wie in Fig. 3 veranschaulicht, ist bei einer gewissen Spannung V_GS, die in typischer Weise eine positive Spannung ist, der Kanalbereich des EFET scheinbar vollständig von Ladungsträgern verarmt, und es fließt nahezu kein Strom zwischen Source und Drain. Dieser Spannungswert V_GS ist die Schwellwertspannung V_TH. Ein positiverer Wert der Spannung V_GS ist notwendig, um die Verarmung innerhalb des Kanals zu reduzieren und damit Strom zwischen Source und Drain fließen zu lassen.

Bei einem EFET ist theoretisch die Spannung V_TH ein posi tiver Wert. Bei der Galliumarsenidtechnologie können je doch Schwellwertspannungen für EFETs von Wafer zu Wafer variieren, und in einigen Fällen können sie sogar leicht negativ sein.

In typischer Weise bewirkt bei einem EFET ein Ansteigen der Temperatur, daß die Schwellwertspannung V_TH absinkt, vielleicht sogar zu einer negativen Spannung.

In Fig. 2 und 3 ist die Verwendung einer N-Kanal-Einrich tung angenommen, wie einen Galliumarsenid-N-Kanal-DFET und -EFET; es sei jedoch angemerkt, daß N-Kanal- oder P- Kanal-MOSFETs und -JFETs, die in Silicium oder irgendeinem anderen Halbleiter implementiert sind, ebenfalls bei dieser Erfindung angewandt werden können, währenddessen dennoch die angegebenen Vorteile der Erfindung erzielt werden.

Fig. 4 zeigt eine bevorzugte Ausführungsform einer Konstant spannungsreferenzschaltung gemäß der Erfindung, die eine Referenzspannung V_REF dem Gate eines EFET 100 zuführt, um eine im wesentlichen konstante Spannung V_R5 an einen Widerstand R5 zu liefern, durch die der Strom durch ein Differenztransistorpaar mit den Transistoren 102, 104 ge steuert wird. Gemäß Fig. 4 wird eine Versorgungsspeise spannung V_PS verschiedenen Speisespannungsanschlüssen zu geführt, wie dies dargestellt ist.

Es ist ein Ziel bzw. eine Aufgabe der in Fig. 4 dargestell ten Schaltungsanordnung, die Temperaturkoeffizienten der verschiedenen elektrischen Komponenten dazu auszunutzen, diese einander auszugleichen, um einen effektiven Null- Temperaturkoeffizienten für die Spannung V_R5 an dem Widerstand Rr hervorzurufen. Es ist ferner ein Ziel bzw. eine Aufgabe der in Fig. 4 dargestellten Schaltungsan ordnung, den Wert der Spannung V_R5 an dem Widerstand R5 unabhängig von den Auswirkungen der Variationen in den Schwellwertspannungen der verschiedenen FET-Einrichtungen und den Variationen bzw. Veränderungen in den Widerstands werten zu erhalten, und zwar durch Einbeziehen von Kompo nenten in die Schaltung, welche jegliche Veränderungen in den tatsächlichen Werten der Schwellwertspannungen und Widerstände ausgleichen. Somit ist die Schaltungsanordnung gemäß Fig. 4 effektiv unempfindlich gegenüber Temperatur- und Fabrikationsprozeßänderungen. Außerdem ist eine Schal tungsanordnung enthalten, um die Schaltung unempfindlich gegenüber Speisespannungsschwankungen zu machen.

Um diese Ziele bzw. Aufgaben zu erreichen, wird ein Strom I_X durch einen Lastwiderstand R_X fließen, womit an den Widerstand R_X eine konstante Spannung V_X erzeugt wird. Ein erster Strom I1 wird durch einen DFET 40 fließen bzw. durch diesen gezogen, wobei die Drain dieses Feldeffekt transistors mit einem ersten Anschluß des Widerstands R_X an einem Schaltungspunkt 1 verbunden ist. Ein zweiter Strom I2 durchfließt den Widerstand R2, der mit einem Anschluß ebenfalls am Schaltungspunkt 1 angeschlossen ist. Die Summe der Ströme I1 und I2 ist gleich dem Strom I_X, der durch den Widerstand R_X fließt bzw. gezogen wird.

Bei einer bevorzugten Ausführungsform ist der Widerstand R_X ein veränderbarer Widerstand, dessen Wert durch Laser- Abgleich gewählt wird, um eine präzise Einstellung des Nennwertes der Spannung V_X an dem Widerstand R_X zu ermög lichen.

Der Strom I1 wird dadurch erzeugt, daß das Gate des DFET 40 direkt mit Masse verbunden ist und daß die Source des DFET 40 über einen Widerstand R1 mit Masse verbunden ist. Bei dieser Konfiguration ruft der den DFET 40 durchfließende Strom I1 einen Spannungsabfall am Widerstand R1 hervor, was dazu führt, daß die Spannung V_GS des DFET 40 negativer wird mit zunehmendem Strom I1 durch den DFET 40. Somit bewirkt ein zunehmender Strom I1 durch den DFET 40 eine zunehmende Verarmung im Kanal des DFET 40, und zwar auf grund der negativeren Spannung V_GS. Dabei tritt ein Aus gleichszustand in dem Fall auf, daß der Strom I1 bei einer konstanten Temperatur konstant ist. Durch Herstellen des DFET 40 in der Weise, daß dieser eine niedrige Stromdichte bei einem Drain-Strom von I1 aufweist, wird somit die Spannung V_GS nahe, jedoch leicht oberhalb der Schwell wertspannung V_THD des DFET 40 gehalten. Da die Spannung an der Source des DFET 40 der Absolutwert der Spannung V_THD ist, da nämlich das Gate an Masse liegt, ist somit der Strom I1 durch den DFET 40 gleich |V_THD|/R1.

Der Strom I2 durch den Widerstand R2 ist durch die Schwellwertspannung V_THE des EFET 50 bestimmt. Der Wider stand R2 ist zwischen Gate und Source des EFET 50 an geschlossen; das Gate des EFET 50 ist mit dem ersten Anschluß des Widerstands R_X am Schaltungspunkt 1 verbunden. Die Source des EFET 50 ist über Dioden D1 und D2 mit Masse bzw. Erde verbunden. Da ein vernachlässigbarer Strom in das Gate des EFET 50 fließt, ist die Spannung V_GS des EFET 50 effektiv gegeben mit I2×R2.

Um die Größe des Stroms so zu steuern, daß I2 abhängig gemacht ist von der Schwellwertspannung V_THE des EFET 50, wird der EFET 50 so hergestellt, daß er eine niedrige Stromdichte bei einem Drain-Strom von I3 hat, wobei I3 durch den DFET 60 und den Widerstand R3 geliefert wird, der zusammen mit dem betreffenden Transistor als Lastein richtung wirkt, die zwischen der Drain des EFET 50 (am Schaltungspunkt 2) und der Speisespannung V_PS liegt. Bei dieser niedrigen Stromdichte wird die Spannung V_GS des EFET 50 nahe bei, jedoch geringfügig oberhalb dessen Schwellwertspannung V_THE gehalten. Damit wird der Strom I2 durch V_THF/R2 bestimmt.

Die Höhe des Stroms I3 und der Spannung V_GS des EFET 50 sind im Gleichgewicht. Um dies zu veranschaulichen, sei bemerkt, daß jeglicher Anstieg im Strom I2 durch den Wider stand R2, was eine erhöhte Spannung V_GS des EFET 50 her vorruft, zu einem Anstieg im Strom I3 durch den EFET 50 führt. Dieser Anstieg im Strom I3 veranlaßt eine Ver ringerung der Spannung am Schaltungspunkt 2, was dazu führt, daß die Spannung am Widerstand R2 und damit die Spannung V_GS des EFET 50 absinkt, und zwar aufgrund des Rückkopp lungsweges über den EFET 70 und den Widerstand R_X. Das Absinken der Spannung V_GS des EFET 50 ruft ein gegen sätzliches Ansteigen des Stroms I3 hervor, und der Aus gleichszustand ist erreicht. Ein entsprechender, jedoch gegensätzlicher Effekt tritt bezüglich eines Absinkens des Stromes I2 auf, was eine Herabsetzung der Spannung V_GS des EFET 50 bewirkt.

Um Schwingungen am Schaltungspunkt 2 zu vermeiden, ist ein Filterkondensator C1 zwischen dem Schaltungspunkt 2 und Erde bzw. Masse angeschlossen.

Die Drain des EFET 50 ist mit dem Gate des EFET 70 ver bunden. Die Drain des EFET 70 ist mit der Speisespannung V_PS verbunden, während die Source des EFET 70 mit dem Wider stand R_X verbunden ist. Der Strom I_X durch den EFET 70 ruft eine gewisse Spannung V_GS an den Gate-Source-Anschlüs sen des EFET 70 hervor. Wie weiter unten noch erläutert werden wird, wird diese Spannung V_GS des EFET 70 dazu herangezogen, die Spannung V_GS des EFET 100 auszugleichen. Der EFET 70 kann eliminiert werden, und der Strom I_X wird dennoch in Übereinstimmung mit Gleichung 1 (siehe unten) erzeugt, indem lediglich der Schaltungsanschluß 2 mit dem oberen Anschluß des Widerstands R_X kurzgeschlossen wird.

Da der Strom I_X lediglich abhängt von V_THD, V_THE, R1 und R2, ist der Strom I_X durch den Widerstand R_X gegeben durch die nachstehende Gleichung:

|V_THD|/R1 + V_THE/R2. (1)

Die Source des EFET 50 ist über Dioden D1 und D2 mit Erde bzw. Masse verbunden; in diesem Falle sind die Dioden Schottky-Dioden, die in GaAs-Technologie implementiert sind. Dadurch ist sichergestellt, daß die Spannung an der Drain des DFET 40 hinreichend hoch ist für den richtigen Betrieb des DFET 40. Dieser Spannungsabfall an den beiden in Reihe geschalteten Dioden D1 und D2 wird mit 2V_d be zeichnet.

Wie aus der obigen Beschreibung ersichtlich ist, wird die Spannung an der Drain des EFET 50 (Schaltungspunkt 2) bei einem Ausgleichszustand gehalten; sie wird durch die Wer te der verschiedenen Schwellwertspannungen und Wider standswerte der zuvor beschriebenen Komponenten bestimmt.

Der Schaltungspunkt 2 ist mit dem Gate des EFET 80 ver bunden, dessen Drain mit der Speisespannung V_PS verbunden ist und dessen Source über in Reihe geschaltete Dioden D3 und D4 sowie über den DFET 90 und den Widerstand R4 mit Erde bzw. Masse verbunden ist. Die Spannung am Schaltungspunkt 2 wird wie folgt berechnet:

2V_d (von D1 und D2) + V_THE(EFET 50) + V_X (an R_X) + V_GS (EFET 70). (2)

Diese dem Gate des EFET 80 zugeführte Ausgleichsspannung ruft eine Spannung von V_GS an der Gate-Source-Strecke des EFET 80 hervor und bewirkt das Fließen eines Stromes I4 durch den EFET 80. Vorzugsweise ist der EFET 80 so herge stellt, daß er eine entsprechende bzw. ähnliche Stromdich te (Strom/Breite des FET) hat wie der EFET 50, so daß diese beiden FETs entsprechende Betriebsspannungen haben. Der Strom I4 durch den EFET 80 fließt über die in Reihe ge schalteten Dioden D3 und D4, die so hergestellt sind, daß sie entsprechende bzw. ähnliche Stromdichten haben wie die Dioden D1 und D2, sowie durch den DFET 90 und den Wi derstand R4 nach Erde bzw. Masse. Die zuletzt erwähnten Elemente sind so hergestellt, daß der DFET 90 eine ent sprechende Stromdichte hat wie der DFET 60, wenn dieser mit dem Widerstand R3 beschrieben wird. Die Spannung an der Source des EFET 80 ist um zwei Dioden-Spannungsabfälle durch die Dioden D3 und D4 vermindert; sie wird dem Gate des EFET 100 zugeführt, der so hergestellt ist, daß er eine entsprechende Stromdichte hat wie der EFET 70. Somit sind im Ausgleichszustand die Spannungen V_GS der EFET 50 und 80 ähnlich bzw. entsprechen einander; die Spannungen V_GS der DFETs 60 und 90 werden einander entsprechen; die Spannungen V_GS der EFETs 70 und 100 werden einander ent sprechen; und die Spannungsabfälle an den Dioden D1 und D2 werden den Spannungsabfällen an den Dioden D3 und D4 entsprechen.

Die den Gate des EFET 100 zugeführte Spannung ist die Referenzspannung V_REF. Bei einer Anwendung würde die dem Gate des EFET 100 zugeführte Referenzspannung V_REF einer Vielzahl weiterer FETs zugeführt, um Ströme durch deren zugehörige Differenztransistorpaare zu steuern. Diese dem Gate des EFET 100 zugeführte Referenzspannung V_REF ruft einen gewissen Stromfluß durch den EFET 100 und den Wi derstand R5 hervor, der zwischen der Source des EFET 100 und Erde bzw. Masse liegt.

Aufgrund der sich einander aufhebenden verschiedenen Spannungsabfälle an den verschiedenen FETs und Dioden muß die Spannung V_R5 an dem Widerstand R5 die Spannung V_X sein, bei der es sich um die Spannung an dem Widerstand R_X handelt. Insbesondere aufgrund der Offset-Spannungen V_GS werden auf jegliche Fabrikation oder Temperatur bezogene Änderungen in den Spannungen V_GS der EFETs 70 und 50 durch eine im wesentlichen identische Änderung in den Spannungen V_GS der EFETs 100 bzw. 80 ausgeglichen. Ferner wird jeg liche Änderung in den Dioden-Spannungsabfällen der Dio den D1 und D2 durch im wesentlichen identische Änderungen in den Dioden-Spannungsabfällen der Dioden D3 und D4 aus geglichen. Darüber hinaus wird jegliche Änderung in den Charakteristiken des DFET 60 und des Widerstands R3 durch im wesentlichen identische Änderungen im DFET 90 und im Widerstand R4 ausgeglichen, wobei angenommen ist, daß die DFETs 60 und 90 entsprechende bzw. ähnliche Stromdichten aufweisen.

Wie ersichtlich, bewirkt die Konfiguration gemäß Fig. 4, daß die Auswirkungen der Veränderungen in den individuellen Komponenten einander ausgleichen, womit ermöglicht ist, daß die Spannung V_R5 an dem Widerstand R5 unabhängig von jeglichen Fabrikations- oder Temperaturänderungen ist.

Da der Strom durch den EFET 70, den DFET 60 und den EFET 80 vernachlässigbar durch Änderungen der Speisespannung V_PS beeinflußt bzw. beeinträchtigt wird, ist darüber hinaus die Schaltungsanordnung gemäß Fig. 4 scheinbar unempfindlich gegenüber Speisespannungsschwankungen. Dieses wünschenswer te Merkmal geht darauf zurück, daß der einen FET durch fließende Strom scheinbar unabhängig ist von der Drain- Source-Spannung an dem betreffenden FET, wenn dieser in seinem gesättigten Bereich betrieben ist.

Die Wirkung der verschiedenen Komponenten auf die Spannung V_R5 infolge einer Temperaturänderung wird nunmehr im ein zelnen erläutert werden. Jeder FET mit einer entsprechen den Stromdichte wie ein anderer FET oder jeder Widerstand mit einem entsprechenden bzw. ähnlichen Wert wie ein wei terer Widerstand wird entsprechende Reaktionen gegenüber Temperaturänderungen zeigen. Bei der Schaltungsanordnung gemäß Fig. 4 gleichen sich diese Änderungen einander aus, so daß die Spannung V_R5 unabhängig von Temperaturänderungen konstant bleibt.

In bezug auf den Strom I_X durch den Widerstand R_X ist fest zustellen, daß in dem Fall, daß I_X gleich ist V_THD/R1+ V_THE/R2 bei zunehmender Temperatur der Schaltungsanordnung der Absolutwert der Schwellwertspannung V_THD des DFET 40 ansteigt, während der Widerstandswert des Widerstands R1 ebenfalls zunimmt. Damit ändert sich der durch V_THD×R1 bestimmte Strom I1 in einer bestimmten Richtung. Zur gleichen Zeit wird die Schwellwertspannung V_THE des EFET 50 mit zunehmender Temperatur absinken, und der Widerstands wert R2 wird mit zunehmender Temperatur ansteigen. Wenn die Widerstände R1 und R2 denselben Wert haben und mit Rücksicht darauf, daß V_THD+V_THE in eigentümlicher Weise eine Konstante ist, wobei angenommen sei, daß V_THD und V_DHE entsprechende Temperaturkoeffizienten haben, dann wird eine ansteigende Spannung V_THD aufgrund einer Temperaturzunahme durch eine absinkende Spannung V_THE ausgeglichen, und der Strom I_X durch den Widerstand R_X wird sich umgekehrt proportional zur Änderung im Wert der Widerstände R1, R2 und R_X ändern.

Der Widerstandswert R_X ist so gewählt, daß eine gewünschte Spannung an dem Widerstand R5 und damit ein gewünschter Strom durch diesen Widerstand für eine optimale Geschwin digkeits-Leistungs-Charakteristik der Logikschaltungen erreicht wird, die mit der Konstantspannungsdifferenz schaltung gemäß Fig. 4 verbunden sind.

Wie zuvor erläutert, werden die verschiedenen Spannungsab fälle an den FETs, Widerständen und Dioden in der Schal tungsanordnung gemäß Fig. 4 mittels komplementärer Kompo nenten ausgeglichen, und die resultierende Änderung in der Spannung V_R5 mit der Temperatur ist effektiv Null. Damit kann die Schaltungsanordnung gemäß Fig. 4 weiten Temperaturbereichen von beispielsweise -55°C bis 125°C ohne nenneswerte Änderung des Wertes der Spannung V_R5 ausgesetzt werden.

Wie ohne weiteres ersichtlich sein dürfte, können die ver schiedenen EFETs durch DFETs ersetzt werden, da der einzi ge Unterschied die Höhe der verschiedenen Spannungen V_GS ist. Die einzige Forderung besteht allerdings darin, daß die Schwellwertspannung des FET 50 positiver ist als die Spannung V_THD des DFET 40. Obwohl die Schaltungsanordnung gemäß Fig. 4 N-Kanal-Einrichtungen verwendet, können P- Kanal-EFETs und -DFETs verwendet werden, womit geeignete Betrachtungen bezüglich der Umkehr der Kanal-Polaritäten gegeben sind. Ferner kann die Schaltungsanordnung gemäß Fig. 4 auch leicht unter Verwendung von N-Kanal- oder P- Kanal-MOSFETs oder -JFETs aufgebaut werden.

Obwohl es bevorzugt wird, FETs 40, 50 und 80 in Fig. 4 so herzustellen, daß sie bei niedrigen Stromdichten arbei ten und damit nahe ihrer Schwellwertspannungen, können die FETs 40, 50 und 80 so hergestellt sein, daß sie bei höheren Gate-Source-Spannungen arbeiten, womit eine weni ger wünschenswerte Schaltungsanordnung geschaffen ist, die dennoch die zuvor beschriebenen Vorteile mit sich bringt. Die Arbeitsweise der FETs nahe ihrer Schwellwert spannungen wird bevorzugt, da Änderungen in den Gate-Source- Spannungen näher bei den Schwellwertspannungen geringere Änderungen im Strom durch den jeweiligen FET hervorrufen als Änderungen bei größeren Gate-Source-Spannungen. Somit kann der erwünschte Wert der verschiedenen Ströme bei der Schaltungsanordnung gemäß Fig. 4 leichter dadurch erhalten werden, daß die FETs 40, 50 und 80 nahe ihrer Schwellwert spannungen betrieben werden.

Die bei der Konstantspannungsreferenzschaltung gemäß Fig. 4 angewandten Techniken können ebenfalls bei der Konstant stromreferenzschaltung gemäß Fig. 5 angewandt werden. Wie aus Fig. 4 ersichtlich ist, kann der Wert des Widerstands R5 sich mit der Temperatur ändern, obwohl die Spannung V_R5 und die Spannung V_X unabhängig von Temperaturänderungen konstant bleiben. Dies führt zu einer Änderung im Strom durch den Widerstand R5. Um einen konstanten Strom durch einen Widerstand in dem Fall zu erreichen, daß der Strom durch den betreffenden Widerstand durch einen EFET ge steuert wird, dessen Gate die Spannung V_REF zugeführt wird, muß dem Wert der Spannung V_R5 ermöglicht sein, sich in einer ausgewählten Art und Weise zu ändern, um jegliche Änderung im Wert des Widerstands infolge von Temperatur änderungen auszugleichen.

Gemäß Fig. 5 wird eine Referenzspannung V_REF, wie jene, die in der Konstantspannungsreferenzschaltung gemäß Fig. 4 erzeugt wird, dem Gate des EFET 100 zugeführt, um den Strom durch das Differenztransistorpaar 102, 104 zu steuern. Die Ausgänge der Transistoren 102, 104 sind mit den EFETs 106, 108 einer Pegelverschiebeeinrichtung 107 verbunden, welche die Ausgangssignale der Transistoren 102, 104 in entsprechend höhere Leistungs-Ausgangssignale oder Dif ferenz-Spannungspegel umsetzt.

Eine temperaturempfindliche Spannung V_T wird den Gates der EFETs 110 und 120 der Pegelverschiebeeinrichtung 107 zugeführt; diese Spannung ändert sich in bestimmter Weise mit der Temperatur, so daß die Änderungen in den Werten der Widerstände R6 und R7, welche die Source-Elektroden des EFET 110 bzw. des EFET 120 mit Erde bzw. Masse verbin den, effektiv durch die temperaturbedingte Änderung in der Spannung V_T ausgeglichen sind. Obwohl die Widerstands werte der Widerstände R6 und R7 mit der Temperatur anstei gen und damit versuchen, den Strom durch die EFETs 110 und 120 zu vermindern, nimmt somit die Spannung V_T mit der Temperatur zu, so daß ein konstanter Strom durch die EFETs 110 und 120 und die Widerstände R6 und R7 fließt. Dies führt zu einer Spannung an den Widerständen R6 und R7, die mit der Temperatur proportional zu dem Widerstands wert von R6 und R7 zunimmt.

Diese Spannung V_T, die den Gate-Elektroden der EFETs 110 und 120 zugeführt wird, wird durch Auswahl der geeigneten relativen Werte der Widerstände R1 und R2 eingestellt, womit dieselbe Funktion ausgeführt wird; sie werden in identischer Weise angeschlossen wie die Widerstände R1 und R2 bei der Konstantspannungsreferenzschaltung gemäß Fig. 4. Der übrige Teil der Schaltungsanordnung gemäß Fig. 5 ist mit dem in Fig. 4 gezeigten Schaltungsaufbau identisch.

Um eine zunehmende Spannung zu erzielen, die den Gate-Elek troden der EFETs 110 und 120 zugeführt wird, wird der Wider standswert des Widerstands R2 größer gemacht als jener des Widerstands R1, um die gewünschte Steigerungsrate hin sichtlich der Spannung V_T in Abhängigkeit von der Tempera tur zu liefern. Das Verhältnis von R1 und R2 wird sich nicht mit der Temperatur ändern, so daß die Spannung V_T mit einer konstanten Rate zunehmen wird.

Da wie zuvor diskutiert, der Strom durch den Widerstand R_X gleich |V_THD|/R1 + V_THE/R2 ist, wird in dem Fall, daß R2 größer gemacht ist als R1 in dem Fall, daß die Tempera tur ansteigt und V_THE absinkt, während der Absolutwert von V_THD ansteigt, der den Widerstand R_X durchfließende Strom I_X höher sein als in der Konstantspannungsschaltung gemäß Fig. 4, und demgemäß wird die Spannung V_X am Wider stand R_X zunehmen. Diese Zunahme in der Spannung am Wider stand R_X wird zu einer Zunahme in der Spannung führen, die den Gate-Elektroden der EFETs 110 und 120 zugeführt wird. Wenn das Verhältnis von R2 zu R1 so eingestellt ist, daß der Temperaturkoeffizient der Spannung an R_X, R6 und R7 angepaßt ist an jenen der Widerstandswerte selbst, dann werden die Ströme durch die Widerstände R6 und R7 unabhängig von Temperaturänderungen konstant sein.

Der Widerstand R_X würde so gewählt werden, daß die anfäng lich erwünschte Spannung an den Widerständen R6 und R7 und der diese durchfließende Strom für ein optimales Ge schwindigkeits-Leistungs-Verhalten der mit der Pegelver schiebeeinrichtung 107 verbundenen Schaltungen erzielt sind. Sofern erwünscht, können die relativen Werte der Wider stände R1 und R2 so gewählt werden, daß eine Spannung V_T mit irgendeinem gewünschten Temperaturkoeffizienten be reitgestellt wird.

Zur Auswahl eines beliebigen Temperaturkoeffizienten (TC) von V_X sind beliebige Temperaturkoeffizienten für V_THE und V_THD vorgegeben (das heißt in dem Fall, daß sie nicht gleich sind wie bei vorhergehenden Analysen angenommen worden ist):
Gegeben sei eine lineare Änderung in V_THD und V_THE über die Temperatur,

V_THD = V_THDO + K₁ (T-T_O) K₁ = TC von V_THD (3)

V_THE = V_THEO + K₂ (T-T_O) K₂ = TC von V_THE (4)

In unserer Schaltung gilt

da wir annehmen, daß die Spannung V_GS von DFET 40 und EFET 50 nahe der Schwellwerte liegt.

Demgemäß gilt

Da die Beziehung gilt

V_X = R_X(I₁ + I₂), (7)

folgt dann

Werden die Widerstände R1, R2 und R_S vom selben Typ des Widerstandsmaterials hergestellt, dann verlaufen ihre Werte über die Temperatur einander entsprechend, die Verhältnisse R_X/R1 und R_X/R2 werden sich nicht über die Temperatur hinweg ändern.

Damit gilt

Bei unserer bevorzugten Anwendung sind K₁ und K₂ negativ (das heißt, daß die Schwellwertspannungen mit zunehmender Temperatur niedriger werden), so daß die Gleichung (9) die Summe einer positiven und einer negativen Zahl umfaßt. Es dürfte ersichtlich sein, daß jeder erwünschte Wert von dV_X/dT (einschließlich Null) für beliebige Werte von K₁ und K₂ erhalten werden kann (sogar dann, wenn sie verschieden sind), und zwar durch geeignete Wahl der Verhältnisse R_X/R1 und R_X/R2.

Eine Schaltungssimulation der Konstantspannungsreferenz schaltung gemäß Fig. 4 hat gezeigt, daß die Spannung am Widerstand R5 sich um nicht mehr als um ±0,58% von ihrem Nennwert bei Speisespannungsänderungen von 4,5 bis 5,5 Volt ändert. Darüber hinaus ändert sich die Spannung am Widerstand R5 um nicht mehr als ±0,30% bei Temperatur änderungen von 0°C bis 75°C; sie wird sich um nicht mehr als um ±0,66% bei Temperaturänderungen von -55°C bis +125°C ändern. Für ein nominelles 1-Volt-Referenz-Ausgangssignal hat die Änderung in der Referenzspannung über 0°C bis 75°C einen Gesamtwert von 5 mV insgesamt oder lediglich 0,04 mV/°C gezeigt.

Eine Schaltungssimulation der Konstantstromreferenzschaltung gemäß Fig. 5 hat gezeigt, daß der Strom durch die Widerstän de R6 und R7 sich um nicht mehr als um ±0,47% von dem Nennwert aus bei Speisespannungsänderungen von 4,5 bis 5,5 Volt ändert. Darüber hinaus wird sich der Strom durch die Widerstände R6 und R7 um nicht mehr als um ±1,30% bei Temperaturänderungen bei 0°C bis 75°C ändern, und er zeigt eine Änderung von nicht mehr als ±3,28% für Temperatur änderungen von -50°C bis +125°C.

Fig. 6 zeigt eine Eingangs-Schwellwertreferenzschaltung, die eine konstante Referenzspannung einem Eingang eines Transistors 140 eines Differenztransistorpaares zuführt. Gemäß Fig. 6 arbeitet der Schaltungsteil, umfassend den DFET 40, den EFET 50, die Widerstände R1 und R2 sowie die Dioden D1 und D2 ähnlich dem entsprechenden Schaltungs teil gemäß Fig. 4, allerdings mit der Ausnahme, daß die Anode der Diode D2 nunmehr mit Erde bzw. Masse verbunden ist und daß deren Kathode ebenso wie das Gate des DFET 40 mit einer negativen Spannung (-V_EE) über eine Lasteinrich tung vorgespannt ist, die den DFET 135 und den Widerstand R8 umfaßt. Diese Schaltungskonfiguration gestattet es, die Spannung am Schaltungspunkt 1 bei einem niedrigen Wert zu betreiben.

Der EFET 130, der zwischen dem EFET 50 und einer den DFET 60 und den Widerstand R3 umfassenden Lasteinrichtung ange schlossen ist, wirkt in der Weise, daß die Spannung V_GS des EFET 50 ausgeglichen wird. Die beiden EFET 50 und EFET 130 sind so hergestellt, daß sie bei einer entspre chenden bzw. ähnlich niedrigen Stromdichte arbeiten, so daß die beiden Einrichtungen nahe ihrer Schwellwertspannung betrieben sind. Ein Ausgleichszustand wird dort erzielt, wo der Strom durch die EFETs 50 und 130 dazu führt, daß der Strom I2 gleich V_THE/R2 ist.

Somit werden sich, wie in bezug auf Fig. 4 erläutert, in dem Fall, daß die Widerstände R1 und R2 mit identischen Werten hergestellt sind, jegliche Änderungen in den Werten dieser Komponenten und den Schwellwertspannungen des EFET 50 und des DFET 40 aufgrund einer Temperaturänderung einander ausgleichen, und eine konstante Spannung V_X wird an dem Widerstand R_X unabhängig von Temperaturänderungen erzeugt werden.

Der DFET 135, dessen Source über den Widerstand R8 an einem eine negative Spannung V_EE führenden Schaltungspunkt ange schlossen ist und dessen Gate die Spannung V_EE zugeführt wird, wird ebenfalls dazu benutzt, die Spannung am unteren Anschluß des Widerstands R1 auf einen Wert vorzuspannen, der um einen Dioden-Spannungsabfall unterhalb von Erdpo tential liegt, um den richtigen Betrieb des DFET 40 zu erreichen.

Die Diode D5, die zwischen dem Gate und der Drain des EFET 130 liegt, wird lediglich dazu benutzt sicherzu stellen, daß die dem EFET 130 zugeführte Gate-Spannung hinreichend unterhalb der Drain-Spannung gezogen werden kann, um in angemessener Weise sicherzustellen, daß der EFET 130 in seinem gesättigten Bereich in dem Fall arbeitet, daß der EFET 130 eine leicht negative Schwellwertspannung hat.

Da die EFETs 130 und 150 identische niedrige Stromdichten haben, führt dies dazu, daß beide Transistoren nahe ihrer Schwellwertspannungen arbeiten. Die Spannung an der Drain des EFET 50 (Schaltungspunkt 1) wird sein:

V_D1 (an D1) + V_GS (EFET 50) + V_X - V_GS (EFET 130) (10)

Da die Spannung V_GS des EFET 50 nahe bei der Spannung V_GS des EFET 130 liegt, ist die Spannung am Schaltungs punkt 1 im wesentlichen gleich:

V_D1 + V_X. (11)

Die Referenzspannung am Schaltungspunkt 1 wird dem EFET 140 des Differenztransistorpaares, umfassend die Transistoren 140, 150, als Referenzspannung zugeführt. Die dem Anschluß A zugeführte Eingangsspannung wird durch die Diode D6 angehoben und dem Gate des EFET 150 des Differenztransistorpaares zugeführt, womit sie effektiv mit bzw. gegenüber der Spannung V_X verglichen wird.

Die Diode D7 dient dazu, die Spannung am Gate des EFET 150 auf einen Diodenspannungsabfall oberhalb des Gates des EFET 140 zu begrenzen.

Der DFET 160 dient in Verbindung mit dem Widerstand R9 als Lasteinrichtung für die Eingangsanordnung. Der EFET 50 muß groß genug sein, um als Senke einen Strom aufzunehmen, der in typischer Weise von einer Vielzahl von Lasteinrich tungen erzeugt wird, die ähnlich bzw. identisch dem DFET 160 und dem Widerstand R9 sind.

Wie ersichtlich, erzeugt die Schaltungsanordnung gemäß Fig. 6 eine Referenzspannung, die nicht durch Temperatur änderungen oder Prozeßänderungen beeinflußt bzw. beein trächtigt ist, und zwar in einer ähnlichen Art und Weise wie die Schaltungsanordnung gemäß Fig. 4.

Die bei den Ausführungsformen gemäß Fig. 4, 5 und 6 ange wandten Konzepte können bei verschiedenen anderen Arten von Schaltungen angewandt werden, bei denen es erwünscht ist, daß die Schwellwertspannungen und die Abschnürspannungen der FETs ein resultierendes Ausgangssignal der die FETs umfassenden Einrichtung nicht beeinflussen bzw. beeinträch tigen sollen. Die hier beschriebenen Konzepte sind ferner bei einer Vielzahl von Schaltungen anwendbar, bei denen eine Spannung oder ein Strom zu erzeugen ist, die bzw. der in einer ausgewählten Weise auf Temperaturänderungen hin zu variieren ist.

Gemäß einer Ausführungsform erzeugt eine Halbleitereinrich tung eine im wesentlichen konstante Referenzspannung über einen breiten Temperaturbereich auf die Anlegung einer Speisespannung, wobei ein Strom, der im wesentlichen umge kehrt proportional zum Wert eines Lastwiderstandes steht, durch den Widerstand gezogen wird, um eine im wesentlichen konstante Spannung an dem Widerstand zu erzeugen. Der Strom durch den betreffenden Widerstand ist durch die Summe eines ersten Stromes und eines zweiten Stromes gegeben.

Der erste Strom ist durch den Absolutwert der Schwellwert spannung eines Feldeffekttransistors vom Verarmungstyp in Verbindung mit einem zugehörigen ersten Widerstand be stimmt. Der zweite Strom ist durch die Schwellwertspannung eines Feldeffekttransistors vom Anreicherungstyp in Ver bindung mit einem zugehörigen zweiten Widerstand bestimmt. Wenn sich die Temperatur der Einrichtung ändert, ändern sich die ersten und zweiten Ströme in entgegengesetzte Richtungen, wobei sich die Summe umgekehrt proportional zu der Widerstandsänderung mit der Temperatur des Last widerstands ändert. Infolgedessen wird die Spannung an dem Lastwiderstand im wesentlichen konstant bleiben.

Claims

1. Schaltungsanordnung zur Erzeugung einer selektiv durch Temperatur beeinflußten Spannung an einer ersten Last, dadurch gekennzeichnet,
daß eine erste Stromzieheinrichtung (40) mit einem ersten Anschluß der betreffenden ersten Last verbunden ist, derart,
daß ein erster Strom durch die betreffende erste Last ge zogen wird, wobei der erste Strom in Beziehung steht zu einer Schwellwertspannung eines ersten Transistors,
daß eine zweite Stromzieheinrichtung mit dem ersten Anschluß der genannten ersten Last verbunden ist, derart, daß ein zweiter Strom durch die betreffende erste Last gezogen wird, wobei der betreffende zweite Strom in Beziehung zu einer Schwellwertspannung eines zweiten Transistors steht, und
daß der erste Strom um eine erste Größe in einer ersten Richtung auf eine Temperaturänderung hin und der zweite Strom um eine zweite Größe in einer Richtung entgegengesetzt zu der ersten Richtung auf die betreffende Temperatur änderung hin geändert werden.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Strom ferner in Beziehung steht zu einem ersten Widerstandswert und daß der zweite Strom in Beziehung steht zu einem zweiten Widerstandswert, wobei der erste Widerstandswert und der zweite Widerstandswert so gewählt sind, daß eine Summe der ersten und zweiten Ströme durch die genannte erste Last sich mit der Temperatur in einer gewünschten Weise ändert.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die erste Last eine erste Widerstandslast ist.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die ersten und zweiten Widerstandswerte gleich gemacht sind, derart, daß die Summe der ersten und zweiten Ströme sich mit der Temperatur umge kehrt proportional zu einer Änderung im Widerstandswert der ersten Widerstandslast mit der Temperaturänderung ändert, derart, daß die Summe der ersten und zweiten Ströme durch die erste Widerstandslast dazu führt, daß an der betreffenden ersten Widerstandslast eine Spannung erzeugt wird, die in bezug auf die Temperatur im wesentlichen konstant ist.

5. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet,
daß die erste Stromziehein richtung einen ersten Feldeffekttransistor (40) vom Ver armungstyp umfaßt, dessen Gate auf einem ersten Potential liegt und dessen Source auf dem ersten Potential über den ersten Widerstand liegt,
und daß eine Drain des ersten Feldeffekttransistors vom Verarmungstyp mit einem ersten Anschluß der genannten ersten Widerstandslast verbunden ist.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die zweite Stromziehein richtung einen zweiten Feldeffekttransistor (50) umfaßt, dessen Gate mit dem ersten Anschluß der Widerstandslast verbunden ist und ferner über den zweiten Widerstand (R2) mit der Source des betreffenden Transistors verbunden ist, wobei der Strom durch den zweiten Feldeffekttransistor (50) über eine Rückkopplungseinrichtung gesteuert ist, die zwischen einer Drain des betreffenden zweiten Feld effekttransistors und einem zweiten Anschluß der ersten Widerstandslast angeschlossen ist, wobei eine Gate-Source- Spannung an dem betreffenden zweiten Widerstand festge legt ist, die abhängig ist von einer Schwellwertspannung des betreffenden zweiten Feldeffekttransistors.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Source des zweiten Feldeffekttransistors über eine erste Pegelverschiebeein richtung mit dem ersten Potential verbunden ist.

8. Schaltungsanordnung zur Erzeugung eines Konstant spannungsreferenzsignals über einen Temperaturbereich, insbesondere unter Verwendung einer Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet,
daß eine erste Stromzieheinrichtung mit einem ersten Anschluß einer ersten Widerstandslast derart verbunden ist, daß ein erster Strom durch die betreffende erste Widerstandslast gezogen wird, wobei dieser erste Strom in Beziehung zu einer Schwellwertspannung eines ersten Transistors und zu einem ersten Widerstand steht,
daß eine zweite Stromzieheinrichtung vorgesehen ist, die mit dem ersten Anschluß der ersten Widerstandslast derart verbunden ist, daß ein zweiter Strom durch die betreffende erste Widerstandslast gezogen wird, wobei der betreffende zweite Strom in Beziehung zu einer Schwellwertspannung eines zweiten Transistors und zu einem zweiten Widerstand steht,
daß der erste Strom um eine erste Größe in einer ersten Richtung auf eine Temperaturänderung hin geändert wird,
daß der zweite Strom um eine zweite Größe in einer Rich tung entgegengesetzt zu der genannten ersten Richtung auf die Temperaturänderung hin geändert wird,
daß die ersten und zweiten Widerstände im wesentlichen gleich sind, derart, daß eine Summe der ersten und zwei ten Ströme durch die erste Widerstandslast sich mit der Temperatur umgekehrt proportional zu einer Änderung im Widerstandswert der ersten Widerstandslast ändert,
und daß die Summe der ersten und zweiten Ströme durch die erste Widerstandslast zu einer im wesentlichen konstanten Spannung an der betreffenden ersten Widerstandslast führt.

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die erste Widerstands last ein veränderbarer Widerstand (R_X) ist.

10. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die erste Stromzieh einrichtung einen ersten Feldeffekttransistor vom Ver armungstyp umfaßt, der mit einem Gate an einem ersten Potential liegt und der mit einer Source über den ersten Widerstand an dem ersten Potential liegt, und daß eine Drain des ersten Feldeffekttransistors vom Verarmungstyp mit dem ersten Anschluß der ersten Wider standslast verbunden ist.

11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß die zweite Stromzieh einrichtung einen zweiten Feldeffekttransistor umfaßt, dessen Gate mit dem ersten Anschluß der ersten Wider standslast und ferner über den zweiten Widerstand mit der Source des betreffenden zweiten Feldeffekttransistors ver bunden ist, wobei der Strom durch den zweiten Feldeffekttransistor durch eine Rückkopplungseinrichtung gesteuert ist, die zwischen einer Drain des betreffenden zweiten Feldeffekt transistors und einem zweiten Anschluß der ersten Wider standslast angeschlossen ist, derart, daß eine Gate-Source- Spannung an dem zweiten Widerstand festgelegt ist, die von einer Schwellwertspannung des betreffenden zweiten Feldeffekttransistors abhängt.

12. Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet, daß die Schwellwertspannung des ersten Feldeffekttransistors vom Verarmungstyp ver schieden ist von der Schwellwertspannung des zweiten Feldeffekttransistors.

13. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß die Rückkopplungsein richtung eine zweite Lasteinrichtung umfaßt, die zwischen einer Speisespannung und der Drain des zweiten Feldeffekt transistors liegt, dessen Drain ferner mit dem zweiten Anschluß der ersten Widerstandslast verbunden ist, derart, daß ein Strom durch die betreffende zweite Lasteinrichtung gezogen wird, wobei eine verminderte Spannung an der Drain des zweiten Feldeffekttransistors eine verminderte Spannung am Gate des zweiten Feldeffekttransistors hervorruft, womit der Stromfluß durch den betreffenden zweiten Feldeffekt transistor begrenzt ist und eine von der Schwellwert spannung abhängige Spannung zwischen dem Gate und der Source des betreffenden zweiten Feldeffekttransistors auftritt.

14. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, daß die Source des zweiten Feldeffekttransistors über eine erste Pegelverschiebeein richtung mit dem ersten Potential verbunden ist.

15. Schaltungsanordnung nch Anspruch 13, dadurch gekennzeichnet, daß sie eine Referenzspannung erzeugt, die unabhängig von Fabrikationsprozeßänderungen ist, indem ein oder mehrere Feldeffekttransistoren hinzu gefügt sind, die so hergestellt sind, daß sie ähnlich bzw. entsprechende Stromdichten wie andere Feldeffekttransisto ren in der betreffenden Schaltungsanordnung aufweisen, derart, daß die Spannungsabfälle an jedem Feldeffekt transistor durch ähnliche bzw. entsprechende Spannungs abfälle an dem betreffenden einen oder den mehreren Feld effekttransistoren ausgeglichen sind.

16. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, daß die Rückkopplungsein richtung ferner einen dritten Feldeffekttransistor umfaßt, dessen Gate mit der Drain des zweiten Feldeffekttransistors verbunden ist und dessen Source mit dem zweiten Anschluß der ersten Widerstandslast verbunden ist.

17. Schaltungsanordnung nach Anspruch 16, dadurch gekennzeichnet, daß ein vierter Feldeffekt transistor vorgesehen ist, dessen Gate mit der Drain des zweiten Feldeffekttransistors verbunden ist und der so hergestellt ist, daß er eine ähnliche bzw. entsprechende Stromdichte aufweist wie der zweite Feldeffekttransistor, derart, daß an der Gate-Source-Strecke des betreffenden vierten Feldeffekttransistors eine entsprechende Spannung abfällt wie an der Gate-Source-Strecke des zweiten Feld effekttransistors, womit an einer Source des betreffenden vierten Feldeffekttransistors eine Spannung liegt, die im wesentlichen unabhängig von der Gate-Source-Spannung der zweiten und vierten Feldeffekttransistoren ist.

18. Schaltungsanordnung nach Anspruch 17, dadurch gekennzeichnet, daß ein fünfter Feldeffekt transistor vorgesehen ist, dessen Gate mit der Source des vierten Feldeffekttransistors verbunden ist und dessen Source mit einer zweiten Lasteinrichtung verbunden ist, daß der dritte Feldeffekttransistor und der fünfte Feld effekttransistor so hergestellt sind, daß sie einander entsprechende Stromdichten aufweisen, derart, daß sie ent sprechende Gate-Source-Spannungsabfälle aufweisen, die einander aufheben, und daß an der zweiten Lasteinrichtung eine Spannung abfällt, die im wesentlichen gleich der Spannung an der ersten Widerstandslast ist.

19. Schaltungsanordnung nach Anspruch 18, dadurch gekennzeichnet, daß eine dritte Lastein richtung zwischen dem Gate des fünften Feldeffekttransistors und dem ersten Potential liegt.

20. Schaltungsanordnung nach Anspruch 19, dadurch gekennzeichnet,
daß die Source des zweiten Feldeffekttransistors mit dem ersten Potential über eine erste Pegelverschiebeeinrichtung verbunden ist,
daß eine zweite Pegelverschiebeeinrichtung zwischen der Source des vierten Feldeffekttransistors und dem Gate des fünften Feldeffekttransitors angeschlossen ist,
daß die zweite Pegelverschiebeeinrichtung so hergestellt ist, daß sie eine Stromdichte aufweist, die entsprechend der Stromdichte der ersten Pegelverschiebeeinrichtung ist, derart, daß eine Spannung abfällt, die weitgehend gleich der Spannung ist, die durch die erste Pegelverschiebeein richtung abfällt.

21. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet,
daß die zweite Lasteinrich tung einen sechsten Feldeffekttransistor und einen dritten Widerstand umfaßt,
daß eine Drain des sechsten Feldeffekttransistors mit der Speisespannung verbunden ist,
daß eine Source des sechsten Feldeffekttransistors mit einem ersten Anschluß des dritten Widerstands verbunden ist,
daß ein Gate des sechsten Feldeffekttransistors mit einem zweiten Anschluß des dritten Widerstands verbunden ist, dessen zweiter Anschluß mit der Drain des Feldeffekt transistors verbunden ist,
und daß der sechste Feldeffekttransistor und der dritte Widerstand in der Weise wirken, daß ein Strom erzeugt wird, der im wesentlichen unabhängig von Speisespannungs schwankungen ist.

22. Schaltungsanordnung zur Erzeugung eines Konstantstrom- Referenzsignals über einen Temperaturbereich, insbesondere unter Verwendung einer Schaltungsanordnung nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet,
daß eine erste Stromzieheinrichtung vorgesehen ist, die mit einem ersten Anschluß einer ersten Widerstandslast verbunden ist und die einen ersten Strom durch die betreffende erste Widerstandslast zieht, wobei dieser erste Strom in Be ziehung zu einer Schwellwertspannung eines ersten Tran sistors und zu einem ersten Widerstand steht,
daß eine zweite Stromzieheinrichtung vorgesehen ist, die mit dem ersten Anschluß der ersten Widerstandslast ver bunden ist und die einen zweiten Strom durch die be treffende erste Widerstandslast zieht, wobei der zweite Strom in Beziehung steht zu einer Schwellwertspannung eines zweiten Transistors und zu einem zweiten Widerstand,
daß der erste Strom um eine erste Größe in einer ersten Richtung auf eine Temperaturänderung hin geändert wird,
daß der zweite Strom um eine zweite Größe in einer Rich tung entgegengesetzt zu der ersten Richtung auf die be treffende Temperaturänderung hin geändert wird,
daß die ersten und zweiten Widerstände so gewählt sind,
und daß eine Summe der ersten und zweiten Ströme durch die betreffende erste Widerstandslast sich mit der Tempera tur in einer solchen Art und Weise ändert, daß an der ersten Widerstandslast eine Spannung erzeugt wird, die proportional einem Widerstandswert der ersten Widerstandslast unabhängig von Änderungen im Widerstandswert infolge von Temperatur änderungen ist.

23. Schaltungsanordnung nach Anspruch 22, dadurch gekennzeichnet, daß die erste Widerstandslast ein veränderbarer Widerstand ist.

24. Schaltungsanordnung nach Anspruch 22, dadurch gekennzeichnet,
daß die erste Stromziehein richtung einen ersten Feldeffekttransistor vom Verarmungs typ umfaßt, der mit einem Gate an einem ersten Potential und mit einer Source über den ersten Widerstand an dem ersten Potential liegt,
und daß eine Drain des betreffenden ersten Feldeffekttran sistors vom Verarmungstyp mit dem ersten Anschluß der ersten Widerstandslast verbunden ist.

25. Schaltungsanordnung nach Anspruch 24, dadurch gekennzeichnet, daß die zweite Stromziehein richtung einen zweiten Feldeffekttransistor umfaßt, dessen Gate mit dem ersten Anschluß der ersten Widerstandslast und ferner über den zweiten Widerstand mit der Source des betreffenden zweiten Feldeffekttransistors verbunden ist, und daß der Strom durch den zweiten Feldeffekttransistor mittels einer Rückkopplungseinrichtung gesteuert ist, die zwischen einer Drain des zweiten Feldeffekttransistors und einem zweiten Anschluß der ersten Widerstandslast angeschlossen ist, wobei eine Gate-Source-Spannung an dem zweiten Widerstand festgelegt ist, die abhängig ist von einer Schwellwertspannung des zweiten Feldeffekttransistors.

26. Schaltungsanordnung nach Anspruch 25, dadurch gekennzeichnet, daß die Schwellwertspannung des ersten Feldeffekttransistors vom Verarmungstyp verschie den ist von der Schwellwertspannung des zweiten Feldeffekt transistors.

27. Schaltungsanordnung nach Anspruch 26, dadurch gekennzeichnet, daß die Rückkopplungsein richtung eine zweite Lasteinrichtung umfaßt, die zwischen einer Speisespannung und der Drain des zweiten Feldeffekt transistors angeschlossen ist,
und daß die Drain des zweiten Feldeffekttransistors mit dem zweiten Anschluß der ersten Widerstandslast verbunden ist, derart, daß ein Strom durch die betreffende zweite Lasteinrichtung gezogen wird,
und daß eine verminderte Spannung an der Drain des zweiten Feldeffekttransistors eine verminderte Spannung an dem Gate des zweiten Feldeffekttransistors hervorruft, womit der Stromfluß durch den zweiten Feldeffekttransistor be grenzt ist und eine von der betreffenden Schwellwertspannung abhängige Spannung zwischen dem Gate und der Source des zweiten Feldeffekttransistors hervorgerufen ist.

28. Schaltungsanordnung nach Anspruch 27, dadurch gekennzeichnet, daß die Source des zweiten Feldeffekttransistors über eine erste Pegelverschiebeein richtung an dem ersten Potential liegt.

29. Schaltungsanordnung nach Anspruch 27, dadurch gekennzeichnet, daß sie eine Referenz spannung erzeugt, die unabhängig von Fabrikationsprozeß änderungen ist, indem ein oder mehrere Feldeffekttransi storen hinzugefügt sind, die so hergestellt sind, daß sie entsprechende Stromdichten wie weitere Feldeffekttransisto ren in der betreffenden Schaltungsanordnung aufweisen, derart, daß die Spannungsfälle an jedem Feldeffekttransistor durch entsprechende Spannungsabfälle an dem betreffenden einen oder mehreren Feldeffekttransistoren ausgeglichen sind.

30. Schaltungsanordnung nach Anspruch 27, dadurch gekennzeichnet, daß die Rückkopplungsein richtung ferner einen dritten Feldeffekttransistor umfaßt, dessen Gate mit der Drain des zweiten Feldeffekttransistors verbunden ist und dessen Source mit dem zweiten Anschluß der ersten Widerstandslast verbunden ist.

31. Schaltungsanordnung nach Anspruch 30, dadurch gekennzeichnet, daß ein vierter Feldeffek transistor vorgesehen ist, dessen Gate mit der Drain des zweiten Feldeffekttransistors verbunden ist und der so hergestellt ist, daß er eine entsprechende Stromdichte aufweist wie der zweite Feldeffekttransistor, derart, daß an der Gate-Source-Strecke des Feldeffekttransistors eine entsprechende Spannung abfällt wie an der Gate-Source- Strecke des zweiten Feldeffekttransistors, so daß die Source des vierten Feldeffekttransistors auf einer Spannung liegt, die somit im wesentlichen unabhängig von der Gate-Source- Spannung der zweiten und vierten Feldeffekttransistoren ist.

32. Schaltungsanordnung nach Anspruch 31, dadurch gekennzeichnet, daß ein fünfter Feldeffekt transistor vorgesehen ist, dessen Gate mit der Source des vierten Feldeffekttransistors verbunden ist und dessen Source mit einer zweiten Lasteinrichtung verbunden ist und daß der dritte Feldeffekttransistor und der fünfte Feldeffekttransistor so hergestellt sind, daß sie einan der entsprechende Stromdichten aufweisen, derart, daß ent sprechende Gate-Source-Spannungsabfälle auftreten, die einander aufheben, womit an der zweiten Lasteinrichtung eine Spannung abfällt, die im wesentlichen gleich der Spannung an der ersten Widerstandslast ist.

33. Schaltungsanordnung nach Anspruch 32, dadurch gekennzeichnet, daß eine dritte Lasteinrich tung vorgesehen ist, die zwischen dem Gate des fünften Feldeffekttransistors und dem ersten Potential liegt.

34. Schaltungsanordnung nach Anspruch 33, dadurch gekennzeichnet, daß die Source des zweiten Feldeffekttransistors über eine erste Pegelverschiebeein richtung an dem ersten Potential liegt,
daß eine zweite Pegelverschiebeeinrichtung zwischen der Source des vierten Feldeffekttransistors und dem Gate des fünften Feldeffekttransistors angeschlossen ist
und daß die zweite Pegelverschiebeeinrichtung so herge stellt ist, daß sie eine Stromdichte aufweist, die jener der ersten Pegelverschiebeeinrichtung entspricht, derart,
daß eine Spannung abfällt, die im wesentlichen gleich der Spannung ist, die durch die erste Pegelverschiebeeinrich tung abfällt.

35. Schaltungsanordnung nach Anspruch 27, dadurch gekennzeichnet, daß die zweite Lasteinrich tung einen sechsten Feldeffekttransistor und einen dritten Widerstand umfaßt,
daß eine Drain des sechsten Feldeffekttransistors an der Speisespannung liegt,
daß eine Source des sechsten Feldeffekttransistors mit einem ersten Anschluß des dritten Widerstands verbunden ist,
daß ein Gate des sechsten Feldeffekttransistors mit einem zweiten Anschluß des dritten Widerstands verbunden ist,
daß der zweite Anschluß des dritten Widerstands mit der Drain des zweiten Feldeffekttransistors verbunden ist
und daß der sechste Feldeffekttransistor und der dritte Widerstand so wirken, daß ein Strom erzeugt wird, der im wesentlichen unabhängig von Speisespannungsschwankungen ist.

36. Schaltungsanordnung zur Erzeugung eines konstanten Referenzsignals über einen Temperaturbereich, insbesondere unter Verwendung einer Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeich net daß eine Stromzieheinrichtung vorgesehen ist, die einen ersten Feldeffekttransistor vom Verarmungstyp umfaßt der mit einem Gate an einem ersten Potential und mit einer Source über einen ersten Widerstand an dem be treffenden ersten Potential liegt,
daß eine Drain des betreffenden ersten Feldeffekttransistors vom Verarmungstyp mit einem ersten Anschluß einer ersten Widerstandslast verbunden ist, derart, daß ein erster Strom durch die betreffende erste Widerstandslast gezogen wird, der in Beziehung steht zu einer Schwellwertspannung des betreffenden ersten Feldeffekttransistors vom Verarmungs typ und zu dem ersten Widerstand,
daß eine zweite Umzieheinrichtung vorgesehen ist, die einen zweiten Feldeffekttransistor umfaßt, dessen Gate mit dem ersten Anschluß der ersten Widerstandslast und ferner über einen zweiten Widerstand mit der Source des betreffenden zweiten Feldeffekttransistors verbunden ist,
daß die zweite Stromzieheinrichtung einen zweiten Strom durch die erste Widerstandslast zieht, der in Beziehung zu einer Schwellwertspannung des zweiten Feldeffekt transistors und dem zweiten Widerstand steht,
daß eine Rückkopplungseinrichtung vorgesehen ist, welche den Strom durch den zweiten Feldeffekttransistor steuert und eine Spannung an dem zweiten Widerstand auf die Schwellwertspannung des zweiten Feldeffekttransistors festlegt,
daß die Rückkopplungseinrichtung einen dritten Feldeffekt transistor umfaßt, dessen Source mit einer Drain des zweiten Feldeffekttransistors verbunden ist,
daß ein Gate des dritten Feldeffekttransistors mit einem zweiten Anschluß der ersten Widerstandslast verbunden ist,
daß eine Drain des dritten Feldeffekttransistors über eine zweite Lasteinrichtung an einer Speisespannung liegt,
daß die Drain des dritten Feldeffekttransistors mit dessen Gate über eine dritte Lasteinrichtung verbunden ist, derart,
daß bei Ziehen eines Stromes durch die betreffende zweite Lasteinrichtung eine verminderte Spannung an der Drain des dritten Feldeffekttransistors dazu führt, daß eine verminderte Spannung am Gate des dritten Feldeffekt transistors auftritt, derart, daß eine verminderte Spannung am Gate des zweiten Feldeffekttransistors auftritt und
daß somit eine von der Schwellwertspannung abhängige Spannung zwischen Gate und Source des zweiten Feldeffekt transistors auftritt,
daß das konstante Referenzsignal an der Drain des zweiten Feldeffekttransistors erzeugt wird,
daß der erste Strom um eine erste Größe in einer ersten Richtung auf eine Temperaturänderung hin geändert wird, daß der zweite Strom um eine zweite Größe in einer Rich tung entgegengesetzt zu der ersten Richtung auf die be treffende Temperaturänderung hin geändert wird,
daß die ersten und zweiten Widerstände so gewählt sind, daß eine Summe der ersten und zweiten Ströme durch die erste Widerstandslast sich in einer ausgewählten Weise mit der Temperatur ändert,
und daß die Summe der ersten und zweiten Ströme durch die erste Widerstandslast zu einer Spannung an der ersten Widerstandslast und zu einem Potential an der Drain des zweiten Feldeffekttransistors führt, welche bzw. welches sich mit der Temperatur in einer ausgewählten Weise ändert.

37. Schaltungsanordnung nach Anspruch 36, dadurch gekennzeichnet, daß die erste Widerstands last ein veränderbarer Widerstand ist.

38. Schaltungsanordnung nach Anspruch 36, dadurch gekennzeichnet, daß die dritte Lasteinrich tung eine Diode ist.

39. Schaltungsanordnung nach Anspruch 36, dadurch gekennzeichnet, daß die ersten und zweiten Widerstände im wesentlichen gleich gemacht sind, derart, daß die Summe der ersten und zweiten Ströme durch die erste Widerstandslast zu einer im wesentlichen konstanten Spannung an der ersten Widerstandslast unabhängig von Temperatur änderungen führt.