JP2894776B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2894776B2 JP2894776B2 JP2049218A JP4921890A JP2894776B2 JP 2894776 B2 JP2894776 B2 JP 2894776B2 JP 2049218 A JP2049218 A JP 2049218A JP 4921890 A JP4921890 A JP 4921890A JP 2894776 B2 JP2894776 B2 JP 2894776B2
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- constant voltage
- potential
- power supply
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体集積回路に関し、特に、定電流源制
御用定電圧発生回路の配置に改良を加えた半導体集積回
路に関する。
御用定電圧発生回路の配置に改良を加えた半導体集積回
路に関する。
［従来の技術］ バイポーラ型半導体集積回路では、第３図（ａ）に示
されるような、トランジスタQ1、抵抗R1、R2からなる定
電流源回路が多数用いられている。同図において、８は
定電流供給端子、９は定電流源制御用定電圧入力端子、
10は低電位側電源である。定電流源制御用定電圧入力端
子９には、第３図（ｂ）に示されるような、高位側電源
11−低位側電源10間に配置された、トランジスタQ2〜Q
5、抵抗R3〜R8からなる定電流源制御用定電圧発生回路
の定電流源制御用定電圧出力端子12が接続される。この
定電圧発生回路では、低電位側電源の電位を基準とした
定電圧が発生され、また、定電流源回路では、低電位側
電源の電位を基準として定電流が発生される。
されるような、トランジスタQ1、抵抗R1、R2からなる定
電流源回路が多数用いられている。同図において、８は
定電流供給端子、９は定電流源制御用定電圧入力端子、
10は低電位側電源である。定電流源制御用定電圧入力端
子９には、第３図（ｂ）に示されるような、高位側電源
11−低位側電源10間に配置された、トランジスタQ2〜Q
5、抵抗R3〜R8からなる定電流源制御用定電圧発生回路
の定電流源制御用定電圧出力端子12が接続される。この
定電圧発生回路では、低電位側電源の電位を基準とした
定電圧が発生され、また、定電流源回路では、低電位側
電源の電位を基準として定電流が発生される。
従来、この種定電流源、定電流源制御用定電圧発生回
路は、第４図（ａ）に示すように配置されていた。すな
わち、チップ外周５に沿って、低電位側電源バスライン
１が配置され、その両端が低電位側電源電位供給位置３
となされ、そして、バスライン１の両端に定電流源制御
用定電圧発生回路４が接続され、また、バスライン１に
沿ってこれと接続される定電流源が設けられていた（２
は定電流源群を示す）。
路は、第４図（ａ）に示すように配置されていた。すな
わち、チップ外周５に沿って、低電位側電源バスライン
１が配置され、その両端が低電位側電源電位供給位置３
となされ、そして、バスライン１の両端に定電流源制御
用定電圧発生回路４が接続され、また、バスライン１に
沿ってこれと接続される定電流源が設けられていた（２
は定電流源群を示す）。
［発明が解決しようとする課題］ 第３図（ａ）に示した定電流源回路では、該回路の接
続された低電位側電源10と定電圧との電位差およびトラ
ンジスタQ1のベース・エミッタ間の電圧および抵抗R1に
より決定される定電流ICSが、定電流供給端子８から供
給される。したがって、トランジスタQ1の電流利得をｈ
とすると、トランジスタQ1のベースにはICS/hの電流
が、定電圧発生回路の負荷電流として流れる。定電圧発
生回路が、複数の定電流源回路に定電圧を供給する場
合、負荷電流による配線での電位降下によって、定電圧
電位は、第４図（ｂ）に６で示すように、定電圧発生回
路に近いほど高く、遠いほど低くなる。
続された低電位側電源10と定電圧との電位差およびトラ
ンジスタQ1のベース・エミッタ間の電圧および抵抗R1に
より決定される定電流ICSが、定電流供給端子８から供
給される。したがって、トランジスタQ1の電流利得をｈ
とすると、トランジスタQ1のベースにはICS/hの電流
が、定電圧発生回路の負荷電流として流れる。定電圧発
生回路が、複数の定電流源回路に定電圧を供給する場
合、負荷電流による配線での電位降下によって、定電圧
電位は、第４図（ｂ）に６で示すように、定電圧発生回
路に近いほど高く、遠いほど低くなる。
一方、定電流源回路の定電流は、該回路の接続された
低電位側電源のバスライン１に流れ込むため、その電流
による配線の電位上昇により、前記低電位側電源のバス
ラインの電位は、第４図（ｂ）に７で示すように、電位
供給位置に近いほど低く、遠いほど高くなる。
低電位側電源のバスライン１に流れ込むため、その電流
による配線の電位上昇により、前記低電位側電源のバス
ラインの電位は、第４図（ｂ）に７で示すように、電位
供給位置に近いほど低く、遠いほど高くなる。
第４図（ｂ）に示されるように、定電流源制御用定電
圧は定電圧発生回路から離れるに従って低下するのに対
し、基準となる低電位側電源はその供給位置から離れる
につれて上昇するため、２つの電位の差と抵抗R1の抵抗
値とによって決定される定電流は、位置によって大きく
異なることになる。たとえば、定電流源制御電圧用配線
による電圧降下を約10mV、前記電源バスラインの配線に
よる電圧上昇を約30mVとすると、両者の電位差の位置に
よる異差は、最大約40mVとなる。配線による電位降下及
び電位上昇のないときの制御用定電圧と低電位側電源の
電位差を1.2Vとし、定電流源の電流供給トランジスタQ1
のベース・エミッタ間の電圧を0.8Vとすると、定電流
は、位置により約10％変動することになる。
圧は定電圧発生回路から離れるに従って低下するのに対
し、基準となる低電位側電源はその供給位置から離れる
につれて上昇するため、２つの電位の差と抵抗R1の抵抗
値とによって決定される定電流は、位置によって大きく
異なることになる。たとえば、定電流源制御電圧用配線
による電圧降下を約10mV、前記電源バスラインの配線に
よる電圧上昇を約30mVとすると、両者の電位差の位置に
よる異差は、最大約40mVとなる。配線による電位降下及
び電位上昇のないときの制御用定電圧と低電位側電源の
電位差を1.2Vとし、定電流源の電流供給トランジスタQ1
のベース・エミッタ間の電圧を0.8Vとすると、定電流
は、位置により約10％変動することになる。
そのため、従来の集積回路では、論理しきい値に対す
るマージンが低下したり、あるいはマージンを十分にと
った場合には動作速度が低下したりした。
るマージンが低下したり、あるいはマージンを十分にと
った場合には動作速度が低下したりした。
［課題を解決するための手段］ 本発明の半導体集積回路では、一電位電源（例えば低
位側電源）バスラインの電位供給点と、そのバスライン
との接続位置における電位を基準に定電圧を発生し、そ
の定電圧で定電流源を制御する定電圧発生回路の配置位
置との関係を、バスラインを流れる電流によるバスライ
ンによる電位上昇（あるいは降下）と定電圧発生回路か
ら定電流源回路へ流れる電流による制御電圧用配線の電
位降下（あるいは上昇）とが相殺しあうように配置され
る。
位側電源）バスラインの電位供給点と、そのバスライン
との接続位置における電位を基準に定電圧を発生し、そ
の定電圧で定電流源を制御する定電圧発生回路の配置位
置との関係を、バスラインを流れる電流によるバスライ
ンによる電位上昇（あるいは降下）と定電圧発生回路か
ら定電流源回路へ流れる電流による制御電圧用配線の電
位降下（あるいは上昇）とが相殺しあうように配置され
る。
すなわち、バスラインに複数の点で電位を供給し、隣
り合う２つの電位供給点の中間点のバスラインに定電流
源制御用定電圧発生回路を接続するか、あるいは、複数
の点で電位を供給されるバスラインに対し、隣り合う電
位供給点の間で、供給された電位からの電位変動が最も
大きくなる点に、定電圧発生回路を接続する。
り合う２つの電位供給点の中間点のバスラインに定電流
源制御用定電圧発生回路を接続するか、あるいは、複数
の点で電位を供給されるバスラインに対し、隣り合う電
位供給点の間で、供給された電位からの電位変動が最も
大きくなる点に、定電圧発生回路を接続する。
［実施例］ 次に、本発明の実施例について、図面を参照して説明
する。
する。
第１図（ａ）は、本発明の一実施例を示すレイアウト
図であり、第１図（ｂ）は、その電位分布図である。
図であり、第１図（ｂ）は、その電位分布図である。
本実施例では、第１図（ａ）に示すように、定電圧発
生回路４を低電位側電源バスライン１の両端に接続し、
かつ前記バスラインの中央を低電位側電源電位供給位置
３とし、ここで電源電位給電を行っている。このため、
配線による電位降下、電位上昇により、定電流源制御用
定電圧と前記電源バスラインの電位がいずれも、バスラ
インの両端で最も高く、その中央で最も低くなる。この
ため、制御用定電圧の配線による電位降下と前記バスラ
インの電位上昇が互いに打ち消し合うようになり、従来
に較べて定電流の位置依存性を減少させることが可能と
なる。
生回路４を低電位側電源バスライン１の両端に接続し、
かつ前記バスラインの中央を低電位側電源電位供給位置
３とし、ここで電源電位給電を行っている。このため、
配線による電位降下、電位上昇により、定電流源制御用
定電圧と前記電源バスラインの電位がいずれも、バスラ
インの両端で最も高く、その中央で最も低くなる。この
ため、制御用定電圧の配線による電位降下と前記バスラ
インの電位上昇が互いに打ち消し合うようになり、従来
に較べて定電流の位置依存性を減少させることが可能と
なる。
たとえば、制御用定電圧の配線による電圧降下を約10
mV、低電位側電源のバスラインの配線による電圧上昇を
約30mVとすると、制御用定電圧と前記バスラインの電位
差の位置による異差は、最大約20mVとなる。配線による
電位降下及び電位上昇のないときの制御用定電圧と低電
位側電源の電位差を1.2Vとし、定電流源の電流供給トラ
ンジスタのベース・エミッタ間の電圧を0.8Vとすると、
定電流は位置により約５％変動することになる。従っ
て、本実施例によれば、従来例に較べて約50％変動を減
少させることができる。
mV、低電位側電源のバスラインの配線による電圧上昇を
約30mVとすると、制御用定電圧と前記バスラインの電位
差の位置による異差は、最大約20mVとなる。配線による
電位降下及び電位上昇のないときの制御用定電圧と低電
位側電源の電位差を1.2Vとし、定電流源の電流供給トラ
ンジスタのベース・エミッタ間の電圧を0.8Vとすると、
定電流は位置により約５％変動することになる。従っ
て、本実施例によれば、従来例に較べて約50％変動を減
少させることができる。
第２図（ａ）は、本発明の他の実施例を示すレイアウ
ト図であり、第２図（ｂ）は、その電位分布図である。
ト図であり、第２図（ｂ）は、その電位分布図である。
本実施例では、第２図（ａ）に示すように、低電位側
電源バスライン１の電位は、バスライン両端及び中央の
低電位側電源電位供給位置３において供給され、定電流
源制御用定電圧発生回路４は前記電位供給位置３の各中
央に接続されている。このため、第２図（ｂ）に６、７
で示されるように、制御用定電圧と低電位側電源のバス
ラインの電位がいずれも、前記バスライン両端及び中央
にて最も低く、その間で最も高くなる。このため、制御
用定電圧の配線による電位降下と前記バスラインの電位
上昇が互いに打ち消し合い、従来例に較べて定電流の位
置依存性を減少させることができる。
電源バスライン１の電位は、バスライン両端及び中央の
低電位側電源電位供給位置３において供給され、定電流
源制御用定電圧発生回路４は前記電位供給位置３の各中
央に接続されている。このため、第２図（ｂ）に６、７
で示されるように、制御用定電圧と低電位側電源のバス
ラインの電位がいずれも、前記バスライン両端及び中央
にて最も低く、その間で最も高くなる。このため、制御
用定電圧の配線による電位降下と前記バスラインの電位
上昇が互いに打ち消し合い、従来例に較べて定電流の位
置依存性を減少させることができる。
本実施例では、先の実施例と較べて、電源電位供給が
複数箇所で行われているため、電源電流の大きい場合に
有利となる。
複数箇所で行われているため、電源電流の大きい場合に
有利となる。
なお、特殊な場合として、バスラインが一箇所で電源
電位の供給を受け、該バスラインに接続される定電圧発
生回路が一つだけであるときには、電源電位供給位置と
定電圧発生回路とはそれぞれ互いにバスラインの反対側
に配置される。
電位の供給を受け、該バスラインに接続される定電圧発
生回路が一つだけであるときには、電源電位供給位置と
定電圧発生回路とはそれぞれ互いにバスラインの反対側
に配置される。
［発明の効果］ 以上説明したように、本発明は、低電位側電源のバス
ラインの電位供給位置と同バスラインに接続される定電
圧発生回路の接続位置を、配線による電位降下および電
位上昇が互いに打ち消し合う関係となるようにしたもの
であるので、本発明によれば、定電流源の発生する定電
流の位置依存性を減少させることができる。従って、本
発明によれば、バイポーラトランジスタ型半導体集積回
路において、論理しきい値に対するマージンを低下させ
ないようにすることができる。
ラインの電位供給位置と同バスラインに接続される定電
圧発生回路の接続位置を、配線による電位降下および電
位上昇が互いに打ち消し合う関係となるようにしたもの
であるので、本発明によれば、定電流源の発生する定電
流の位置依存性を減少させることができる。従って、本
発明によれば、バイポーラトランジスタ型半導体集積回
路において、論理しきい値に対するマージンを低下させ
ないようにすることができる。
第１図（ａ）は、本発明の一実施例を示すレイアウト
図、第１図（ｂ）は、その電位分布図、第２図（ａ）
は、本発明の他の実施例を示すレイアウト図、第２図
（ｂ）は、その電位分布図、第３図（ａ）は、定電流源
回路の回路図、第３図（ｂ）は、定電流源制御用定電圧
発生回路の回路図、第４図（ａ）は、従来例のレイアウ
ト図、第４図（ｂ）は、その電位分布図である。 １……低電位側電源バスライン、２……定電流源群、３
……低電位側電源電位供給位置、４……定電流源制御用
定電圧発生回路。
図、第１図（ｂ）は、その電位分布図、第２図（ａ）
は、本発明の他の実施例を示すレイアウト図、第２図
（ｂ）は、その電位分布図、第３図（ａ）は、定電流源
回路の回路図、第３図（ｂ）は、定電流源制御用定電圧
発生回路の回路図、第４図（ａ）は、従来例のレイアウ
ト図、第４図（ｂ）は、その電位分布図である。 １……低電位側電源バスライン、２……定電流源群、３
……低電位側電源電位供給位置、４……定電流源制御用
定電圧発生回路。
Claims (4)
- 【請求項１】電源電圧印加点をもつバスラインと、前記
バスラインに接続された複数の定電圧発生回路と、前記
バスラインに接続されるとともに制御電圧用配線を介し
て前記定電圧発生回路からの定電圧を受ける定電流源回
路とを有する半導体集積回路において、隣り合う前記定
電圧発生回路と前記バスラインとの接続点の中間で前記
電源電圧印加点と前記バスラインとを接続したことを特
徴とする半導体集積回路。 - 【請求項２】一端が電源電圧印加点であり、他端に定電
圧発生回路が接続されたバスラインと、前記バスライン
の一端と他端の間に接続されるとともに制御電圧用配線
を介して前記定電圧発生回路からの定電圧を受ける定電
流源回路とを有する半導体集積回路。 - 【請求項３】複数の電源電圧印加点をもつバスライン
と、前記バスラインに接続された定電圧発生回路と、前
記バスラインに接続されるとともに制御電圧用配線を介
して前記定電圧発生回路からの定電圧を受ける定電流源
回路とを有する半導体集積回路において、隣り合う前記
電源電圧印加点の中間で前記バスラインと前記定電圧発
生回路とを接続したことを特徴とする半導体集積回路。 - 【請求項４】複数の電源電圧印加点をもつバスライン
と、前記バスラインに接続された定電圧発生回路と、前
記バスラインに接続されるとともに制御電圧用配線を介
して前記定電圧発生回路からの定電圧を受ける定電流源
回路とを有する半導体集積回路において、隣り合う前記
電源電圧印加点の間のうち前記バスラインの電位変化が
最大となる点に前記定電圧発生回路を接続したことを特
徴とする半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2049218A JP2894776B2 (ja) | 1990-03-02 | 1990-03-02 | 半導体集積回路 |
| US07/664,371 US5068594A (en) | 1990-03-02 | 1991-03-04 | Constant voltage power supply for a plurality of constant-current sources |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2049218A JP2894776B2 (ja) | 1990-03-02 | 1990-03-02 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03253060A JPH03253060A (ja) | 1991-11-12 |
| JP2894776B2 true JP2894776B2 (ja) | 1999-05-24 |
Family
ID=12824812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2049218A Expired - Lifetime JP2894776B2 (ja) | 1990-03-02 | 1990-03-02 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5068594A (ja) |
| JP (1) | JP2894776B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5856742A (en) * | 1995-06-30 | 1999-01-05 | Harris Corporation | Temperature insensitive bandgap voltage generator tracking power supply variations |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52114250A (en) * | 1976-03-22 | 1977-09-24 | Nec Corp | Transistor circuit |
| JPS58142559A (ja) * | 1982-02-19 | 1983-08-24 | Hitachi Ltd | 半導体集積回路装置 |
| US4714872A (en) * | 1986-07-10 | 1987-12-22 | Tektronix, Inc. | Voltage reference for transistor constant-current source |
| US4736125A (en) * | 1986-08-28 | 1988-04-05 | Applied Micro Circuits Corporation | Unbuffered TTL-to-ECL translator with temperature-compensated threshold voltage obtained from a constant-current reference voltage |
| EP0271595A1 (de) * | 1986-12-16 | 1988-06-22 | Deutsche ITT Industries GmbH | On-Chip-Spannungsstabilisierungsschaltung |
| US4769589A (en) * | 1987-11-04 | 1988-09-06 | Teledyne Industries, Inc. | Low-voltage, temperature compensated constant current and voltage reference circuit |
| US4978904A (en) * | 1987-12-15 | 1990-12-18 | Gazelle Microcircuits, Inc. | Circuit for generating reference voltage and reference current |
| JP2809278B2 (ja) * | 1988-06-16 | 1998-10-08 | 富士通株式会社 | 半導体集積装置 |
| US4970415A (en) * | 1989-07-18 | 1990-11-13 | Gazelle Microcircuits, Inc. | Circuit for generating reference voltages and reference currents |
-
1990
- 1990-03-02 JP JP2049218A patent/JP2894776B2/ja not_active Expired - Lifetime
-
1991
- 1991-03-04 US US07/664,371 patent/US5068594A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03253060A (ja) | 1991-11-12 |
| US5068594A (en) | 1991-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448844B1 (en) | CMOS constant current reference circuit | |
| JP2894776B2 (ja) | 半導体集積回路 | |
| US11454998B2 (en) | Power control semiconductor device and variable output voltage power supply | |
| JP2911494B2 (ja) | 加速切換入力回路 | |
| US6605967B2 (en) | Low power consumption output driver circuit and supply voltage detection circuit | |
| JP3322600B2 (ja) | 電流調整回路 | |
| JP2004266809A (ja) | 演算増幅回路、過熱検出回路および比較回路 | |
| JP2806053B2 (ja) | 半導体集積回路 | |
| JP3628587B2 (ja) | 電流スイッチ回路およびそれを用いるｄ／ａコンバータ | |
| JPS6120151B2 (ja) | ||
| JP2776114B2 (ja) | 半導体集積回路 | |
| JP3529601B2 (ja) | 定電圧発生回路 | |
| JP2901538B2 (ja) | 基準電圧発生回路 | |
| KR100577552B1 (ko) | 반도체 메모리 장치의 내부 전압 변환회로 | |
| JPH0136291B2 (ja) | ||
| JP3175982B2 (ja) | 基準電圧発生回路 | |
| JP2740650B2 (ja) | 定電流発生回路 | |
| JP2600430Y2 (ja) | 電圧検出回路 | |
| JPS63101766A (ja) | 電圧比較回路 | |
| JPS6024707A (ja) | バイアス回路 | |
| JPH0360216A (ja) | 論理回路 | |
| JPH07147532A (ja) | 負サージクランプ回路 | |
| JPH10341150A (ja) | 電流発生回路 | |
| JPS61245626A (ja) | エクスクル−シブｏｒゲ−ト | |
| JPH08256049A (ja) | バイポーラトランジスタ出力回路 |