JP2901538B2 - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JP2901538B2 JP2901538B2 JP8105606A JP10560696A JP2901538B2 JP 2901538 B2 JP2901538 B2 JP 2901538B2 JP 8105606 A JP8105606 A JP 8105606A JP 10560696 A JP10560696 A JP 10560696A JP 2901538 B2 JP2901538 B2 JP 2901538B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- reference voltage
- npn transistor
- base
- npn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は基準電圧発生回路に
関する。
関する。
【０００２】
【従来の技術】従来の基準電圧発生回路が図５の回路図
に示されている。本従来例は、特開平３ー００１２０８
号公報に開示されている１例であり、電源電圧ＶCCおよ
び接地電位ＧＮＤの供給入力に対応して、抵抗１、４、
５、９および１１と、コンデンサ６と、ＮＰＮトランジ
スタ２、３、７、８および１２ー１〜１２ーｎとを備え
て構成され、電源電圧ＶCCを介して供給される電流入力
を受けて、所定の基準電圧ＶREF が出力されるように構
成される。なお、ＮＰＮトランジスタ１２ー１〜１２ー
ｎは、図５に示されるように、コレクタとベースが連結
されるｎ個のＮＰＮトランジスタが、抵抗１１の一端と
接地電位ＧＮＤとの間に直列接続される形で配置されて
いる。
に示されている。本従来例は、特開平３ー００１２０８
号公報に開示されている１例であり、電源電圧ＶCCおよ
び接地電位ＧＮＤの供給入力に対応して、抵抗１、４、
５、９および１１と、コンデンサ６と、ＮＰＮトランジ
スタ２、３、７、８および１２ー１〜１２ーｎとを備え
て構成され、電源電圧ＶCCを介して供給される電流入力
を受けて、所定の基準電圧ＶREF が出力されるように構
成される。なお、ＮＰＮトランジスタ１２ー１〜１２ー
ｎは、図５に示されるように、コレクタとベースが連結
されるｎ個のＮＰＮトランジスタが、抵抗１１の一端と
接地電位ＧＮＤとの間に直列接続される形で配置されて
いる。
【０００３】図５において、当該基準電圧発生回路の動
作時において、ＮＰＮトランジスタ２とＮＰＮトランジ
スタ７とは同一サイズのトランジスタであるものとす
る。今、抵抗１の抵抗値をＲ1 、抵抗４の抵抗値をＲ4
とし、ＮＰＮトランジスタ２のベース・エミッタ間の電
圧をＶBE2 、ＮＰＮトランジスタ３のベース・エミッタ
間の電圧をＶBE3 として、△ＶBE＝ＶBE2 −ＶBE3 とす
ると次式が成立つ。
作時において、ＮＰＮトランジスタ２とＮＰＮトランジ
スタ７とは同一サイズのトランジスタであるものとす
る。今、抵抗１の抵抗値をＲ1 、抵抗４の抵抗値をＲ4
とし、ＮＰＮトランジスタ２のベース・エミッタ間の電
圧をＶBE2 、ＮＰＮトランジスタ３のベース・エミッタ
間の電圧をＶBE3 として、△ＶBE＝ＶBE2 −ＶBE3 とす
ると次式が成立つ。
【０００４】 △ＶBE＝ＶBE2 −ＶBE3 ＝（ｋＴ／ｑ）・ln（Ｒ4 ／Ｒ1 ）………………（１） 上記（１）式において、ｋはポルツマン定数、ｑは電子
の電荷量、Ｔは絶対温度である。
の電荷量、Ｔは絶対温度である。
【０００５】また、抵抗５の抵抗値をＲ5 とし、ＮＰＮ
トランジスタ３に流れる電流をＩ3とすると、Ｉ3 ＝△
ＶBE／Ｒ5 であり、従って、抵抗４の抵抗値をＲ4 とす
ると、当該抵抗４による電圧降下△Ｖ4 は次式により与
えられる。
トランジスタ３に流れる電流をＩ3とすると、Ｉ3 ＝△
ＶBE／Ｒ5 であり、従って、抵抗４の抵抗値をＲ4 とす
ると、当該抵抗４による電圧降下△Ｖ4 は次式により与
えられる。
【０００６】 △Ｖ4 ＝△ＶBE（Ｒ4 ／Ｒ5 ）……………………………（２） 出力される基準電圧ＶREF は、抵抗４による電圧降下△
Ｖ4 と、ＮＰＮトランジスタ７のベース・エミッタ間電
圧ＶBE7 の加算値に等しく、上記の（１）式および
（２）式を参照して、次式により与えられる。
Ｖ4 と、ＮＰＮトランジスタ７のベース・エミッタ間電
圧ＶBE7 の加算値に等しく、上記の（１）式および
（２）式を参照して、次式により与えられる。
【０００７】 ＶREF ＝ＶBE7 ＋△Ｖ4 ＝ＶBE7 ＋△ＶBE（Ｒ4 ／Ｒ5 ） ＝ＶBE7 ＋（Ｒ4 ／Ｒ5 ）（ｋＴ／ｑ）・ln（Ｒ4 ／Ｒ1 ） ………………（３） また、直列接続されるｎ個のＮＰＮトランジスタ１２−
１〜１２−ｎの各ベース・エミッタ間電圧をＶBE12とす
ると、電源電圧ＶCCは次式にて表わされる。
１〜１２−ｎの各ベース・エミッタ間電圧をＶBE12とす
ると、電源電圧ＶCCは次式にて表わされる。
【０００８】 ＶCC＝Ｉ12Ｒ11＋ｎＶBE12 ………………………………（４） これより、ＮＰＮトランジスタ１２−１〜１２−ｎの各
飽和電流および各エミッタ電流を、それぞれＩS および
ＩE とすると、Ｉ12は次式により与えられる。
飽和電流および各エミッタ電流を、それぞれＩS および
ＩE とすると、Ｉ12は次式により与えられる。
【０００９】 Ｉ12＝〔ＶCC−（ｎｋＴ／ｑ）・ln（ＩE ／ＩS ）〕／Ｒ11 ………………（５） 上記（５）式より、電源電圧ＶCCが変動すると、抵抗１
１およびＮＰＮトランジスタ１２−１〜１２−ｎに流れ
込む電流Ｉ12が変動することが分かる。これにより、Ｎ
ＰＮトランジスタ８のベース電位が変化し、ＮＰＮトラ
ンジスタ８を介して抵抗９に流れ込む電流Ｉ8 の電流値
も変化する。そして、その際には、ＮＰＮトランジスタ
７に流れる電流も変化し、これにより、前記（３）式に
おけるＮＰＮトランジスタ７のベース・エミッタ間電圧
ＶBE7 の値も変動する状態となる。即ち、基準電圧Ｖ
REF の出力レベルは、電源電圧ＶCCの影響を受け易いこ
とが理解される。
１およびＮＰＮトランジスタ１２−１〜１２−ｎに流れ
込む電流Ｉ12が変動することが分かる。これにより、Ｎ
ＰＮトランジスタ８のベース電位が変化し、ＮＰＮトラ
ンジスタ８を介して抵抗９に流れ込む電流Ｉ8 の電流値
も変化する。そして、その際には、ＮＰＮトランジスタ
７に流れる電流も変化し、これにより、前記（３）式に
おけるＮＰＮトランジスタ７のベース・エミッタ間電圧
ＶBE7 の値も変動する状態となる。即ち、基準電圧Ｖ
REF の出力レベルは、電源電圧ＶCCの影響を受け易いこ
とが理解される。
【００１０】
【発明が解決しようとする課題】上述した従来の基準電
圧発生回路においては、電源電圧ＶCCの変動に伴ない、
当該電源電圧ＶCCの電流供給経路に対して直列に接続さ
れる電流供給用のＮＰＮトランジスタのベース電圧が変
化し、これにより、基準電圧の出力レベルが変動すると
いう欠点がある。
圧発生回路においては、電源電圧ＶCCの変動に伴ない、
当該電源電圧ＶCCの電流供給経路に対して直列に接続さ
れる電流供給用のＮＰＮトランジスタのベース電圧が変
化し、これにより、基準電圧の出力レベルが変動すると
いう欠点がある。
【００１１】本発明の目的は、当該基準電圧発生回路に
おける電源電圧変動に対しても、より安定した出力レベ
ルの基準電圧を生成して出力することのできる基準電圧
発生回路を実現することにある。
おける電源電圧変動に対しても、より安定した出力レベ
ルの基準電圧を生成して出力することのできる基準電圧
発生回路を実現することにある。
【００１２】
【課題を解決するための手段】本発明の基準電圧発生回
路は、コレクタが高電位電源に接続され、ベースが第１
の抵抗を介して当該高電位電源に接続されて、エミッタ
が第２の抵抗を介して所定の基準電圧出力端子に接続さ
れる第１のＮＰＮトランジスタと、コレクタとベースが
それぞれ個別に連結され、高電位側よりコレクタ・エミ
ッタの順方向に従って前記第１のＮＰＮトランジスタの
ベースと低電位電源との間に直列接続されるｎ個のＮＰ
Ｎトランジスタと、コレクタが前記第１のＮＰＮトラン
ジスタのエミッタに共通接続され、ベースが、前記ｎ個
のＮＰＮトランジスタに含まれるＮＰＮトランジスタの
内のエミッタが前記低電位電源に接続される第２のＮＰ
Ｎトランジスタのベースに共通接続されて、エミッタが
当該低電位電源に共通接続されるｍ（ｍ：正整数）個の
ＮＰＮトランジスタと、コレクタが前記基準電圧出力端
子に接続され、ベースが第３の抵抗を介して当該基準電
圧出力端子に接続されて、エミッタが前記低電位電源に
接続される第３のＮＰＮトランジスタと、前記第３のＮ
ＰＮトランジスタのコレクタとベースとの間に接続され
るコンデンサと、コレクタが前記第３の抵抗を介して前
記基準電圧出力端子に接続され、ベースが第４の抵抗を
介して前記基準電圧出力端子に接続されて、エミッタが
第５の抵抗を介して前記低電位電源に接続される第４の
ＮＰＮトランジスタと、コレクタおよびベースが前記第
４のＮＰＮトランジスタのベースに共通接続され、エミ
ッタが前記低電位電源に接続される第５のＮＰＮトラン
ジスタとを備えて構成され、前記基準電圧出力端子よ
り、前記低電位電源をベースとする基準電圧を生成して
出力することを特徴としている。
路は、コレクタが高電位電源に接続され、ベースが第１
の抵抗を介して当該高電位電源に接続されて、エミッタ
が第２の抵抗を介して所定の基準電圧出力端子に接続さ
れる第１のＮＰＮトランジスタと、コレクタとベースが
それぞれ個別に連結され、高電位側よりコレクタ・エミ
ッタの順方向に従って前記第１のＮＰＮトランジスタの
ベースと低電位電源との間に直列接続されるｎ個のＮＰ
Ｎトランジスタと、コレクタが前記第１のＮＰＮトラン
ジスタのエミッタに共通接続され、ベースが、前記ｎ個
のＮＰＮトランジスタに含まれるＮＰＮトランジスタの
内のエミッタが前記低電位電源に接続される第２のＮＰ
Ｎトランジスタのベースに共通接続されて、エミッタが
当該低電位電源に共通接続されるｍ（ｍ：正整数）個の
ＮＰＮトランジスタと、コレクタが前記基準電圧出力端
子に接続され、ベースが第３の抵抗を介して当該基準電
圧出力端子に接続されて、エミッタが前記低電位電源に
接続される第３のＮＰＮトランジスタと、前記第３のＮ
ＰＮトランジスタのコレクタとベースとの間に接続され
るコンデンサと、コレクタが前記第３の抵抗を介して前
記基準電圧出力端子に接続され、ベースが第４の抵抗を
介して前記基準電圧出力端子に接続されて、エミッタが
第５の抵抗を介して前記低電位電源に接続される第４の
ＮＰＮトランジスタと、コレクタおよびベースが前記第
４のＮＰＮトランジスタのベースに共通接続され、エミ
ッタが前記低電位電源に接続される第５のＮＰＮトラン
ジスタとを備えて構成され、前記基準電圧出力端子よ
り、前記低電位電源をベースとする基準電圧を生成して
出力することを特徴としている。
【００１３】なお、前記低電位電源は、接地電位として
規定してもよい。また、前記第２のＮＰＮトランジスタ
のサイズとしては、並列接続される前記ｍ個のＮＰＮト
ランジスタのサイズと同一サイズに規定するとともに、
前記第３のＮＰＮトランジスタのサイズは、前記第５の
ＮＰＮトランジスタのサイズと同一サイズに規定しても
よい。
規定してもよい。また、前記第２のＮＰＮトランジスタ
のサイズとしては、並列接続される前記ｍ個のＮＰＮト
ランジスタのサイズと同一サイズに規定するとともに、
前記第３のＮＰＮトランジスタのサイズは、前記第５の
ＮＰＮトランジスタのサイズと同一サイズに規定しても
よい。
【００１４】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００１５】図１は本発明の第１の実施形態を示すブロ
ック図である。図１に示されるように、本実施形態は、
電源電圧ＶCCおよび接地電位ＧＮＤの供給入力に対応し
て、抵抗１、４、５、９および１１と、コンデンサ６
と、ＮＰＮトランジスタ２、３、７、８、１０−１〜１
０−ｍおよび１２ー１〜１２ーｎとを備えて構成され、
電源電圧ＶCCを介して供給される電流入力を受けて、所
定の基準電圧ＶREF が出力されるように構成されてい
る。なお、ＮＰＮトランジスタ１０−１〜１０−ｍは、
ｍ個のＮＰＮトランジスタが、ＮＰＮトランジスタ８の
エミッタと接地電位ＧＮＤとの間に並列接続される形で
配置されており、ＮＰＮトランジスタ１２ー１〜１２ー
ｎは、ｎ個のＮＰＮトランジスタが、抵抗１１の一端と
接地電位ＧＮＤとの間に直列接続される形で配置され、
ＮＰＮトランジスタ２およびＮＰＮトランジスタ１２ー
１〜１２ーｎにおいては、それぞれコレクタとベースが
連結されている。また、ＮＰＮトランジスタ２とＮＰＮ
トランジスタ７のサイズは同一に設定されており、並列
接続されるｍ個のＮＰＮトランジスタ１０−１〜１０−
ｍを含むトランジスタ・サイズは、ベースが接続されて
いるＮＰＮトランジスタ１２ーｎのサイズと同一に設定
されている。図１と図４との対比により明らかなよう
に、本実施形態においては、新たに並列接続されるｍ個
のＮＰＮトランジスタ１０−１〜１０−ｍが付加されて
おり、これらのＮＰＮトランジスタのコレクタはＮＰＮ
トランジスタ８のエミッタに共通接続され、エミッタは
共に接地電位ＧＮＤに接続されて、ベースは、ＮＰＮト
ランジスタ１２−ｎのコレクタ／ベースに共通接続され
ている。
ック図である。図１に示されるように、本実施形態は、
電源電圧ＶCCおよび接地電位ＧＮＤの供給入力に対応し
て、抵抗１、４、５、９および１１と、コンデンサ６
と、ＮＰＮトランジスタ２、３、７、８、１０−１〜１
０−ｍおよび１２ー１〜１２ーｎとを備えて構成され、
電源電圧ＶCCを介して供給される電流入力を受けて、所
定の基準電圧ＶREF が出力されるように構成されてい
る。なお、ＮＰＮトランジスタ１０−１〜１０−ｍは、
ｍ個のＮＰＮトランジスタが、ＮＰＮトランジスタ８の
エミッタと接地電位ＧＮＤとの間に並列接続される形で
配置されており、ＮＰＮトランジスタ１２ー１〜１２ー
ｎは、ｎ個のＮＰＮトランジスタが、抵抗１１の一端と
接地電位ＧＮＤとの間に直列接続される形で配置され、
ＮＰＮトランジスタ２およびＮＰＮトランジスタ１２ー
１〜１２ーｎにおいては、それぞれコレクタとベースが
連結されている。また、ＮＰＮトランジスタ２とＮＰＮ
トランジスタ７のサイズは同一に設定されており、並列
接続されるｍ個のＮＰＮトランジスタ１０−１〜１０−
ｍを含むトランジスタ・サイズは、ベースが接続されて
いるＮＰＮトランジスタ１２ーｎのサイズと同一に設定
されている。図１と図４との対比により明らかなよう
に、本実施形態においては、新たに並列接続されるｍ個
のＮＰＮトランジスタ１０−１〜１０−ｍが付加されて
おり、これらのＮＰＮトランジスタのコレクタはＮＰＮ
トランジスタ８のエミッタに共通接続され、エミッタは
共に接地電位ＧＮＤに接続されて、ベースは、ＮＰＮト
ランジスタ１２−ｎのコレクタ／ベースに共通接続され
ている。
【００１６】当該基準電圧発生回路の動作時において、
電源電圧ＶCCが変動する際の抵抗１１およびＮＰＮトラ
ンジスタ１２ー１〜１２ーｎに流れ込む電流Ｉ12の変化
比率を△Ａとし、これらの直列接続されたｎ個のＮＰＮ
トランジスタのベース・エミッタ間電圧を統合した電圧
変化分を△Ｖとすると、当該△Ｖは次式により与えられ
る。
電源電圧ＶCCが変動する際の抵抗１１およびＮＰＮトラ
ンジスタ１２ー１〜１２ーｎに流れ込む電流Ｉ12の変化
比率を△Ａとし、これらの直列接続されたｎ個のＮＰＮ
トランジスタのベース・エミッタ間電圧を統合した電圧
変化分を△Ｖとすると、当該△Ｖは次式により与えられ
る。
【００１７】 △Ｖ＝（ｎｋＴ／ｑ）・ln（△Ａ）………………………（６） また、ＮＰＮトランジスタ８の固有定数である飽和電流
をＩS8、変動値であるエミッタ電流をＩE8とすると、当
該ＮＰＮトランジスタ８のベース・エミッタ間電圧Ｖ
BE8 は、次式により表わされる。
をＩS8、変動値であるエミッタ電流をＩE8とすると、当
該ＮＰＮトランジスタ８のベース・エミッタ間電圧Ｖ
BE8 は、次式により表わされる。
【００１８】 ＶBE8 ＝（ｋＴ／ｑ）・ln（ＩE8／ＩE8）………………（７） 上記の（６）式より、ＮＰＮトランジスタ８のベース電
位は、△Ｖ＝（ｎｋＴ／ｑ）・ln（△Ａ）だけ変化する
ので、これによるＮＰＮトランジスタ８のベ−ス・エミ
ッタ間電圧ＶBE8 の変化分△ＶBE8 は、次式により与え
られる。
位は、△Ｖ＝（ｎｋＴ／ｑ）・ln（△Ａ）だけ変化する
ので、これによるＮＰＮトランジスタ８のベ−ス・エミ
ッタ間電圧ＶBE8 の変化分△ＶBE8 は、次式により与え
られる。
【００１９】 △ＶBE8 ＝（ｋＴ／ｑ）・ln（ｎ△Ａ）…………………（８） 従って、電源電圧ＶCCの上昇に伴なって生じる電流Ｉ12
の変化比率△Ａに対応して、基準電圧ＶREF の出力レベ
ルに表われる電圧変化△ＶREF は、次式により表わされ
る。
の変化比率△Ａに対応して、基準電圧ＶREF の出力レベ
ルに表われる電圧変化△ＶREF は、次式により表わされ
る。
【００２０】 △ＶREF ＝△Ｖ−△ＶBE8 ＝（ｎｋＴ／ｑ）・ln（△Ａ） −（ｋＴ／ｑ）・ln（ｎ△Ａ）……………（９） 例えば、図２の第２の実施形態に示されるように、ｎ＝
５として、ＮＰＮトランジスタ１０−１〜１０−ｎが、
同一サイズの５個のＮＰＮトランジスタ１０−１〜１０
−５により形成され、ＮＰＮトランジスタ１２−１〜１
２−ｎが、同じく同一サイズの５個のＮＰＮトランジス
タ１２−１〜１２−５により形成される実施形態におい
ては、電源電圧ＶCCの変動により、ＮＰＮトランジスタ
１２−５のベース・エミッタ間電圧ＶBE12-5が１ｍＶ増
加するような場合、ＮＰＮトランジスタ８のベース電位
は５ｍＶ上昇して、これにより電源よりＮＰＮトランジ
スタ８の側に流入する電流Ｉ8 が増大する状態となる。
この場合に、この電流増加分を、ＮＰＮトランジスタ１
０−１〜１０−５の側に分流させるようにすれば、基準
電圧ＶREF の出力レベルを一定に維持することが可能と
なる。
５として、ＮＰＮトランジスタ１０−１〜１０−ｎが、
同一サイズの５個のＮＰＮトランジスタ１０−１〜１０
−５により形成され、ＮＰＮトランジスタ１２−１〜１
２−ｎが、同じく同一サイズの５個のＮＰＮトランジス
タ１２−１〜１２−５により形成される実施形態におい
ては、電源電圧ＶCCの変動により、ＮＰＮトランジスタ
１２−５のベース・エミッタ間電圧ＶBE12-5が１ｍＶ増
加するような場合、ＮＰＮトランジスタ８のベース電位
は５ｍＶ上昇して、これにより電源よりＮＰＮトランジ
スタ８の側に流入する電流Ｉ8 が増大する状態となる。
この場合に、この電流増加分を、ＮＰＮトランジスタ１
０−１〜１０−５の側に分流させるようにすれば、基準
電圧ＶREF の出力レベルを一定に維持することが可能と
なる。
【００２１】このように、ＮＰＮトランジスタ１０−１
〜１０−５の側に分流する電流値を、ＮＰＮトランジス
タ８に流入する電流Ｉ8 の増加分と等しくするために、
並列接続されるＮＰＮトランジスタ１０−１〜１０−５
のサイズを、ＮＰＮトランジスタ１２−５と同一サイズ
に設定し、電流増幅率ｈFEの値を十分に大きい値として
ベース電流の値を無視することができるようにすれば、
ＮＰＮトランジスタ１０−１〜１０−５を流れる電流
は、ＮＰＮトランジスタ１２−ｎを流れる電流と等しい
電流値となる。なお、図２において、ＮＰＮトランジス
タ１０−１〜１０−５として、５個のＮＰＮトランジス
タを並列に接続しているのは、ＮＰＮトランジスタ８に
おける電流増加分と同等の電流を流すためである。
〜１０−５の側に分流する電流値を、ＮＰＮトランジス
タ８に流入する電流Ｉ8 の増加分と等しくするために、
並列接続されるＮＰＮトランジスタ１０−１〜１０−５
のサイズを、ＮＰＮトランジスタ１２−５と同一サイズ
に設定し、電流増幅率ｈFEの値を十分に大きい値として
ベース電流の値を無視することができるようにすれば、
ＮＰＮトランジスタ１０−１〜１０−５を流れる電流
は、ＮＰＮトランジスタ１２−ｎを流れる電流と等しい
電流値となる。なお、図２において、ＮＰＮトランジス
タ１０−１〜１０−５として、５個のＮＰＮトランジス
タを並列に接続しているのは、ＮＰＮトランジスタ８に
おける電流増加分と同等の電流を流すためである。
【００２２】数値例として、電源電圧ＶCCの変動により
△Ａが１から１．５に変化するような場合には、上記の
（６）式、（８）式および（９）式より、△Ｖ、△Ｖ
BE8 および△ＶREF は、次表に示される値となる。
△Ａが１から１．５に変化するような場合には、上記の
（６）式、（８）式および（９）式より、△Ｖ、△Ｖ
BE8 および△ＶREF は、次表に示される値となる。
【００２３】
【表１】
【００２４】即ち、図２に示される第２の実施形態の場
合には、上記の表１によれば、前述の従来例において
は、ＮＰＮトランジスタ１０−１〜１０−５が設けられ
ていないために、上記（９）式より、基準電圧ＶREF の
電圧変動△ＶREF は＋５２．７ｍＶであり、本実施形態
においては、当該基準電圧ＶREF の電圧変動△ＶREF は
＋４２．１ｍＶとなり、基準電圧ＶREF の電圧変動△Ｖ
REF として１０．６ｍＶ低減することができる。
合には、上記の表１によれば、前述の従来例において
は、ＮＰＮトランジスタ１０−１〜１０−５が設けられ
ていないために、上記（９）式より、基準電圧ＶREF の
電圧変動△ＶREF は＋５２．７ｍＶであり、本実施形態
においては、当該基準電圧ＶREF の電圧変動△ＶREF は
＋４２．１ｍＶとなり、基準電圧ＶREF の電圧変動△Ｖ
REF として１０．６ｍＶ低減することができる。
【００２５】図３は、本発明の第３の実施形態を示す回
路図であり、図３において、ＮＰＮトランジスタ３（×
４）は、記載が省略されているが、４個のＮＰＮトラン
ジスタの並列接続により形成されており、ＮＰＮトラン
ジスタ１０（×３）、１２−１（×３）、１２−２（×
３）および１２−３（×３）は、同様に記載は省略され
てはいるが、それぞれ３個のＮＰＮトランジスタの並列
接続により形成されている。なお、この場合において、
図３に示されるＮＰＮトランジスタ２、３、７、８、１
０および１２−１〜１２−３を含む１９個のＮＰＮトラ
ンジスタのサイズは全て同一である。そして、抵抗１
（抵抗値：Ｒ1 ）、抵抗４（抵抗値：Ｒ4）、抵抗５
（抵抗値：Ｒ5 ）、抵抗９（抵抗値：Ｒ9 ）および抵抗
１１（抵抗値：Ｒ11）の抵抗値を、それぞれＲ1 ＝５０
０Ω、Ｒ4 ＝５００Ω、Ｒ5 ＝３６０Ω、Ｒ9 ＝２ｋ
Ω、Ｒ11＝１．２ｋΩとした時のシミュレーション結果
が図４の特性図に示される。図４の縦軸は基準電圧Ｖ
REF で単位はＶ（ボルト）であり、横軸は電源電圧ＶCC
で単位は同様にＶ（ボルト）である。図４においては、
従来例の特性はＰとして示されており、図３に示される
第３の実施形態による特性はＱとして示されている。こ
のシミュレーション結果により明らかなように、電源電
圧ＶCCが３Ｖから５Ｖに変化した場合の基準電圧ＶREF
の変化量△ＶREF は、従来例の場合には１２．８Ｖであ
るのに対して、本発明においては７．８Ｖであり、基準
電圧ＶREF の変化量が５ｍＶも低減される。
路図であり、図３において、ＮＰＮトランジスタ３（×
４）は、記載が省略されているが、４個のＮＰＮトラン
ジスタの並列接続により形成されており、ＮＰＮトラン
ジスタ１０（×３）、１２−１（×３）、１２−２（×
３）および１２−３（×３）は、同様に記載は省略され
てはいるが、それぞれ３個のＮＰＮトランジスタの並列
接続により形成されている。なお、この場合において、
図３に示されるＮＰＮトランジスタ２、３、７、８、１
０および１２−１〜１２−３を含む１９個のＮＰＮトラ
ンジスタのサイズは全て同一である。そして、抵抗１
（抵抗値：Ｒ1 ）、抵抗４（抵抗値：Ｒ4）、抵抗５
（抵抗値：Ｒ5 ）、抵抗９（抵抗値：Ｒ9 ）および抵抗
１１（抵抗値：Ｒ11）の抵抗値を、それぞれＲ1 ＝５０
０Ω、Ｒ4 ＝５００Ω、Ｒ5 ＝３６０Ω、Ｒ9 ＝２ｋ
Ω、Ｒ11＝１．２ｋΩとした時のシミュレーション結果
が図４の特性図に示される。図４の縦軸は基準電圧Ｖ
REF で単位はＶ（ボルト）であり、横軸は電源電圧ＶCC
で単位は同様にＶ（ボルト）である。図４においては、
従来例の特性はＰとして示されており、図３に示される
第３の実施形態による特性はＱとして示されている。こ
のシミュレーション結果により明らかなように、電源電
圧ＶCCが３Ｖから５Ｖに変化した場合の基準電圧ＶREF
の変化量△ＶREF は、従来例の場合には１２．８Ｖであ
るのに対して、本発明においては７．８Ｖであり、基準
電圧ＶREF の変化量が５ｍＶも低減される。
【００２６】
【発明の効果】以上説明したように、本発明は、基準電
圧発生回路に適用されて、電源電圧変動に伴ない増大す
る電流供給量に対して、当該電流増分に対応して分流量
が制御される分流回路として機能するＮＰＮトランジス
タ回路を設けることにより、電源より基準電圧発生回路
に流入する電流量を制御抑制することが可能となり、こ
れにより、電源電圧変動に伴なって生じる基準電圧の出
力レベル変動を抑制することができるという効果があ
る。
圧発生回路に適用されて、電源電圧変動に伴ない増大す
る電流供給量に対して、当該電流増分に対応して分流量
が制御される分流回路として機能するＮＰＮトランジス
タ回路を設けることにより、電源より基準電圧発生回路
に流入する電流量を制御抑制することが可能となり、こ
れにより、電源電圧変動に伴なって生じる基準電圧の出
力レベル変動を抑制することができるという効果があ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す回路図である。
【図２】本発明の第２の実施形態を示す回路図である。
【図３】本発明の第３の実施形態を示す回路図である。
【図４】前記第３の実施形態におけるシミュレーション
結果を、従来例に対比して示す特性図である。
結果を、従来例に対比して示す特性図である。
【図５】従来例を示す回路図である。
１、４、５、９、１１ 抵抗 ２、３、７、８、１０−１〜１０−ｍ、１２−１〜１２
−５〜１２−ｎ ＮＰＮトランジスタ ６ コンデンサ
−５〜１２−ｎ ＮＰＮトランジスタ ６ コンデンサ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０２Ｊ 1/00 ３０６
Claims (3)
- 【請求項１】 コレクタが高電位電源に接続され、ベー
スが第１の抵抗を介して当該高電位電源に接続されて、
エミッタが第２の抵抗を介して所定の基準電圧出力端子
に接続される第１のＮＰＮトランジスタと、 コレクタとベースがそれぞれ個別に連結され、高電位側
よりコレクタ・エミッタの順方向に従って前記第１のＮ
ＰＮトランジスタのベースと低電位電源との間に直列接
続されるｎ（ｎ：正整数）個のＮＰＮトランジスタと、 コレクタが前記第１のＮＰＮトランジスタのエミッタに
共通接続され、ベースが、前記ｎ個のＮＰＮトランジス
タに含まれるＮＰＮトランジスタの内のエミッタが前記
低電位電源に接続される第２のＮＰＮトランジスタのベ
ースに共通接続されて、エミッタが当該低電位電源に共
通接続されるｍ（ｍ：正整数）個のＮＰＮトランジスタ
と、 コレクタが前記基準電圧出力端子に接続され、ベースが
第３の抵抗を介して当該基準電圧出力端子に接続され
て、エミッタが前記低電位電源に接続される第３のＮＰ
Ｎトランジスタと、 前記第３のＮＰＮトランジスタのコレクタとベースとの
間に接続されるコンデンサと、 コレクタが前記第３の抵抗を介して前記基準電圧出力端
子に接続され、ベースが第４の抵抗を介して前記基準電
圧出力端子に接続されて、エミッタが第５の抵抗を介し
て前記低電位電源に接続される第４のＮＰＮトランジス
タと、 コレクタおよびベースが前記第４のＮＰＮトランジスタ
のベースに共通接続され、エミッタが前記低電位電源に
接続される第５のＮＰＮトランジスタと、 を備えて構成され、前記基準電圧出力端子より、前記低
電位電源をベースとする基準電圧を生成して出力するこ
とを特徴とする基準電圧発生回路。 - 【請求項２】 前記低電位電源が接地電位として規定さ
れる請求項１記載の基準電圧発生回路。 - 【請求項３】 前記第２のＮＰＮトランジスタのサイズ
と、並列接続される前記ｍ個のＮＰＮトランジスタのサ
イズが同一サイズに規定されるとともに、前記第３のＮ
ＰＮトランジスタのサイズと、前記第５のＮＰＮトラン
ジスタのサイズが同一サイズに規定される請求項１また
は請求項２記載の基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8105606A JP2901538B2 (ja) | 1996-04-25 | 1996-04-25 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8105606A JP2901538B2 (ja) | 1996-04-25 | 1996-04-25 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09292926A JPH09292926A (ja) | 1997-11-11 |
| JP2901538B2 true JP2901538B2 (ja) | 1999-06-07 |
Family
ID=14412172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8105606A Expired - Lifetime JP2901538B2 (ja) | 1996-04-25 | 1996-04-25 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2901538B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102289242A (zh) * | 2011-02-23 | 2011-12-21 | 李仲秋 | Npn型晶体管基准电压产生电路 |
-
1996
- 1996-04-25 JP JP8105606A patent/JP2901538B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09292926A (ja) | 1997-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521544A (en) | Multiplier circuit having circuit wide dynamic range with reduced supply voltage requirements | |
| US4362985A (en) | Integrated circuit for generating a reference voltage | |
| JPH0473806B2 (ja) | ||
| JP2901538B2 (ja) | 基準電圧発生回路 | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JPH1124769A (ja) | 定電流回路 | |
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| US5670868A (en) | Low-constant voltage supply circuit | |
| JPH0225561B2 (ja) | ||
| JP3186807B2 (ja) | 電流源 | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JP2000261260A (ja) | 電圧・電流変換回路 | |
| JPH0477329B2 (ja) | ||
| JP3526484B2 (ja) | 高入力インピーダンス回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2727389B2 (ja) | 温度特性補償回路 | |
| JP3282907B2 (ja) | 基準電圧発生回路 | |
| JP2897522B2 (ja) | カレントミラー回路 | |
| JPS6024707A (ja) | バイアス回路 | |
| JP3315850B2 (ja) | 電流電圧変換装置 | |
| JPS62173808A (ja) | バツフアアンプ | |
| JP3437274B2 (ja) | 基準電圧回路 | |
| JP2723703B2 (ja) | 演算回路 | |
| JPH0646370B2 (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990216 |