JPH03253060A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH03253060A JPH03253060A JP2049218A JP4921890A JPH03253060A JP H03253060 A JPH03253060 A JP H03253060A JP 2049218 A JP2049218 A JP 2049218A JP 4921890 A JP4921890 A JP 4921890A JP H03253060 A JPH03253060 A JP H03253060A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- bus line
- constant
- constant voltage
- supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000010586 diagram Methods 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体集積回路に関し、特に、定電流源制御
用定電圧発生回路の配置に改良を加えた半導体集積回路
に関する。
用定電圧発生回路の配置に改良を加えた半導体集積回路
に関する。
［従来の技術］
バイポーラ型半導体集積回路では、第３図（ａ〉に示さ
れるような、トランジスタＱｌ抵抗Ｒ１、Ｒ２からなる
定電流源回路が多数用いられている。同図において、８
は定電流供給端子、９は定電流源制御用定電圧入力端子
、１０は低電位側電源である。定電流源制御用定電圧入
力端子９には、第３図（ｂ）に示されるような、高位側
電源１１−低位側電源１０間に配置された、トランジス
タＱ２〜Ｑ５、抵抗Ｒ３〜Ｒ８からなる定電流源制御用
定電圧発生回路の定電流源制御用定電圧出力端子１２が
接続される。この定電圧発生回路では、低電位側電源の
電位を基準とした定電圧が発生され、また、定電流源回
路では、低電位側電源の電位を基準として定電流が発生
される。
れるような、トランジスタＱｌ抵抗Ｒ１、Ｒ２からなる
定電流源回路が多数用いられている。同図において、８
は定電流供給端子、９は定電流源制御用定電圧入力端子
、１０は低電位側電源である。定電流源制御用定電圧入
力端子９には、第３図（ｂ）に示されるような、高位側
電源１１−低位側電源１０間に配置された、トランジス
タＱ２〜Ｑ５、抵抗Ｒ３〜Ｒ８からなる定電流源制御用
定電圧発生回路の定電流源制御用定電圧出力端子１２が
接続される。この定電圧発生回路では、低電位側電源の
電位を基準とした定電圧が発生され、また、定電流源回
路では、低電位側電源の電位を基準として定電流が発生
される。
従来、この種定電流源、定電流源制御用定電圧発生回路
は、第４図（ａ＞に示すように配置されていた。すなわ
ち、チップ外周５に沿って、低電位側電源バスライン１
が配置され、その両端が低電位側電源電位供給位置３と
なされ、そして、バスライン１の両端に定電流源制御用
定電圧発生回路４が接続され、また、バスライン１に沿
ってこれと接続される定電流源が設けられていたく２は
定電流源群を示す）。
は、第４図（ａ＞に示すように配置されていた。すなわ
ち、チップ外周５に沿って、低電位側電源バスライン１
が配置され、その両端が低電位側電源電位供給位置３と
なされ、そして、バスライン１の両端に定電流源制御用
定電圧発生回路４が接続され、また、バスライン１に沿
ってこれと接続される定電流源が設けられていたく２は
定電流源群を示す）。
［発明が解決しようとする課題］
第３図（ａ）に示した定電流源回路では、該回路の接続
された低電位側電源１０と定電圧との電位差およびトラ
ンジスタＱ１のベース・エミッタ間の電圧および抵抗Ｒ
１により決定される定電流ＩＣ５が、定電流供給端子８
から供給される。したがって、トランジスタＱ１の電流
利得をｈとすると、トランジスタＱ１のベースにはＩｃ
ｓ／ｈの電流が、定電圧発生回路の負荷電流として流れ
る。
された低電位側電源１０と定電圧との電位差およびトラ
ンジスタＱ１のベース・エミッタ間の電圧および抵抗Ｒ
１により決定される定電流ＩＣ５が、定電流供給端子８
から供給される。したがって、トランジスタＱ１の電流
利得をｈとすると、トランジスタＱ１のベースにはＩｃ
ｓ／ｈの電流が、定電圧発生回路の負荷電流として流れ
る。
定電圧発生回路が、複数の定電流源回路に定電圧を供給
する場合、負荷電流による配線での電位降下によって、
定電圧電位は、第４図（ｂ）に６で示すように、定電圧
発生回路に近いほど高く、遠いほど低くなる。
する場合、負荷電流による配線での電位降下によって、
定電圧電位は、第４図（ｂ）に６で示すように、定電圧
発生回路に近いほど高く、遠いほど低くなる。
一方、定電流源回路の定電流は、該回路の接続された低
電位側電源のバスライン１に流れ込むため、その電流に
よる配線の電位上昇により、前記低電位側電源のバスラ
インの電位は、第４図（ｂ）に７で示すように、電位供
給位置に近いほど低く、遠いほど高くなる。
電位側電源のバスライン１に流れ込むため、その電流に
よる配線の電位上昇により、前記低電位側電源のバスラ
インの電位は、第４図（ｂ）に７で示すように、電位供
給位置に近いほど低く、遠いほど高くなる。
第４図（ｂ）に示されるように、定電流源制御用定電圧
は定電圧発生回路から離れるに従って低下するのに対し
、基準となる低電位側電源はその供給位置から離れるに
つれて上昇するため、２つの電位の差と抵抗Ｒ１の抵抗
値とによって決定される定電流は、位置によって大きく
異なることになる。たとえば、定電流源制御電圧用配線
による電圧降下を約１０ｍＶ、前記電源バスラインの配
線による電圧上昇を約３０ｍＶとすると、両者の電位差
の位置による異差は、最大的４０ｍＶとなる。配線によ
る電位降下及び電位上昇のないときの制御用定電圧と低
電位側電源の電位差を１．２■とし、定電流源の電流供
給トランジスタＱ１のベース・エミッタ間の電圧を０．
８Ｖとすると、定電流は、位置により約１０％変動する
ことになる。
は定電圧発生回路から離れるに従って低下するのに対し
、基準となる低電位側電源はその供給位置から離れるに
つれて上昇するため、２つの電位の差と抵抗Ｒ１の抵抗
値とによって決定される定電流は、位置によって大きく
異なることになる。たとえば、定電流源制御電圧用配線
による電圧降下を約１０ｍＶ、前記電源バスラインの配
線による電圧上昇を約３０ｍＶとすると、両者の電位差
の位置による異差は、最大的４０ｍＶとなる。配線によ
る電位降下及び電位上昇のないときの制御用定電圧と低
電位側電源の電位差を１．２■とし、定電流源の電流供
給トランジスタＱ１のベース・エミッタ間の電圧を０．
８Ｖとすると、定電流は、位置により約１０％変動する
ことになる。
そのため、従来の集積回路では、論理しきい値に対する
マージンか低下したり、あるいはマージンを十分にとっ
た場合には動作速度が低下したりした。
マージンか低下したり、あるいはマージンを十分にとっ
た場合には動作速度が低下したりした。
［課題を解決するための手段］
本発明の半導体集積回路では、一電位電源〈例えば低位
側電源）バスラインの電位供給点と、定電流源制御用定
電圧発生回路の配置位置との関係を、バスラインによる
電位上昇（あるいは降下）と定電流源制御電圧用配線に
よる電位降下（あるいは上昇〉とが相殺しあうように配
置される。
側電源）バスラインの電位供給点と、定電流源制御用定
電圧発生回路の配置位置との関係を、バスラインによる
電位上昇（あるいは降下）と定電流源制御電圧用配線に
よる電位降下（あるいは上昇〉とが相殺しあうように配
置される。
すなわち、バスラインに複数の点で電位を供給し、隣り
合う２つの電位供給点の中間点のバスラインに定電流源
制御用定電圧発生回路を接続するか、あるいは、隣り合
う２つの定電流源制御用定電圧発生回路の中間点でバス
ラインヘー電位電源の電位を供給するようにする。
合う２つの電位供給点の中間点のバスラインに定電流源
制御用定電圧発生回路を接続するか、あるいは、隣り合
う２つの定電流源制御用定電圧発生回路の中間点でバス
ラインヘー電位電源の電位を供給するようにする。
「実施例］
次に、本発明の実施例について、図面を参照して説明す
る。
る。
第１図（ａ）は、本発明の一実施例を示すレイアウト図
であり、第１図（ｂ）は、その電位分布図である。
であり、第１図（ｂ）は、その電位分布図である。
本実施例では、第１図（ａ）に示すように、定電圧発生
口Ｆ！＠４を低電位側電源バスライン１の両端に接続し
、かつ前記バスラインの中央を低電位側電源電位供給値
Ｗ３とし、ここで電源電位給電を行っている。このため
、配線による電位降下、電位上昇により、定電流源制御
用定電圧と前記電源バスラインの電位がいずれも、バス
ラインの両端で最も高く、その中央で最も低くなる。こ
のため、制御用定電圧の配線による電位降下と前記バス
ラインの電位上昇が互いに打ち消し合うようになり、従
来に較べて定電流の位置依存性を減少させることが可能
となる。
口Ｆ！＠４を低電位側電源バスライン１の両端に接続し
、かつ前記バスラインの中央を低電位側電源電位供給値
Ｗ３とし、ここで電源電位給電を行っている。このため
、配線による電位降下、電位上昇により、定電流源制御
用定電圧と前記電源バスラインの電位がいずれも、バス
ラインの両端で最も高く、その中央で最も低くなる。こ
のため、制御用定電圧の配線による電位降下と前記バス
ラインの電位上昇が互いに打ち消し合うようになり、従
来に較べて定電流の位置依存性を減少させることが可能
となる。
たとえば、制御用定電圧の配線による電圧降下を約１０
ｍＶ、低電位側電源のバスラインの配線による電圧上昇
を約３０ｍＶとすると、制御用定電圧と前記バスライン
の電位差の位置による異差は、最大的２０ｍＶとなる。
ｍＶ、低電位側電源のバスラインの配線による電圧上昇
を約３０ｍＶとすると、制御用定電圧と前記バスライン
の電位差の位置による異差は、最大的２０ｍＶとなる。
配線による電位降下及び電位上昇のないときの制御用定
電圧と低電位側電源の電位差を１．２Ｖとし、定電流源
の電流供給トランジスタのベース・エミッタ間の電圧を
０．８Ｖとすると、定電流は位置により約５％変動する
ことになる。従って、本実施例によれば、従来例に較べ
て約５０％変動を減少させることができる。
電圧と低電位側電源の電位差を１．２Ｖとし、定電流源
の電流供給トランジスタのベース・エミッタ間の電圧を
０．８Ｖとすると、定電流は位置により約５％変動する
ことになる。従って、本実施例によれば、従来例に較べ
て約５０％変動を減少させることができる。
第２図（ａ）は、本発明の他の実施例を示すレイアウト
図であり、第２図（ｂ）は、その電位分布図である。
図であり、第２図（ｂ）は、その電位分布図である。
本実施例では、第２図（ａ）に示すように、低電位側電
源バスライン１の電位は、バスライン両端及び中央の低
電位側電源電位供給位置３において供給され、定電流源
制御用定電圧発生回路４は前記電位供給位置３の各中央
に接続されている。
源バスライン１の電位は、バスライン両端及び中央の低
電位側電源電位供給位置３において供給され、定電流源
制御用定電圧発生回路４は前記電位供給位置３の各中央
に接続されている。
このため、第２図（ｂ）に６．７で示されるように、制
御用定電圧と低電位側電源のバスラインの電位がいずれ
も、前記バスライン両端及び中央にて最も低く、その間
で最も高くなる。このため、制御用定電圧の配線による
電位降下と前記バスラインの電位上昇が互いに打ち消し
合い、従来例に較べて定電流の位置依存性を減少させる
ことができる。
御用定電圧と低電位側電源のバスラインの電位がいずれ
も、前記バスライン両端及び中央にて最も低く、その間
で最も高くなる。このため、制御用定電圧の配線による
電位降下と前記バスラインの電位上昇が互いに打ち消し
合い、従来例に較べて定電流の位置依存性を減少させる
ことができる。
本実施例では、先の実施例と較べて、電源電位供給が複
数箇所で行われているため、電源電流の大きい場合に有
利となる。
数箇所で行われているため、電源電流の大きい場合に有
利となる。
なお、特殊な場合として、バスラインが一箇所で電源電
位の供給を受け、該バスラインに接続される定電圧発生
回路が一つだけであるときには、電源電位供給位置と定
電圧発生回路とはそれぞれ互いにバスラインの反対側に
配置される。
位の供給を受け、該バスラインに接続される定電圧発生
回路が一つだけであるときには、電源電位供給位置と定
電圧発生回路とはそれぞれ互いにバスラインの反対側に
配置される。
［発明の効果］
以上説明したように、本発明は、低電位側電源のバスラ
インの電位供給位置と同バスラインに接続される定電圧
発生回路の接続位置を、配線による電位降下および電位
上昇が互いに打ち消し合う関係となるようにしたもので
あるので、本発明によれば、定電流源の発生する定電流
の位置依存性を減少させることができる。従って、本発
明によれば、バイポーラトランジスタ型半導体集積回路
において、論理しきい値に対するマージンを低下させな
いようにすることができる。
インの電位供給位置と同バスラインに接続される定電圧
発生回路の接続位置を、配線による電位降下および電位
上昇が互いに打ち消し合う関係となるようにしたもので
あるので、本発明によれば、定電流源の発生する定電流
の位置依存性を減少させることができる。従って、本発
明によれば、バイポーラトランジスタ型半導体集積回路
において、論理しきい値に対するマージンを低下させな
いようにすることができる。
第１図＜ａ）は、本発明の一実施例を示すレイアウト図
、第１図（ｂ）は、その電位分布図、第２図（ａ）は、
本発明の他の実施例を示すレイアウト図、第２図（ｂ）
は、その電位分布図、第３図（ａ＞は、定電流源回路の
回路図、第３図（ｂ）は、定電流源制御用定電圧発生回
路の回路図、第４図（ａ）は、従来例のレイアウト図、
第４図（ｂ）は、その電位分布図である。 １・・低電位側電源バスライン、 ２・・・定電流源群
、 ３・・・低電位側電源電位供給位置、 ４・・・定
電流源制御用定電圧発生回路。
、第１図（ｂ）は、その電位分布図、第２図（ａ）は、
本発明の他の実施例を示すレイアウト図、第２図（ｂ）
は、その電位分布図、第３図（ａ＞は、定電流源回路の
回路図、第３図（ｂ）は、定電流源制御用定電圧発生回
路の回路図、第４図（ａ）は、従来例のレイアウト図、
第４図（ｂ）は、その電位分布図である。 １・・低電位側電源バスライン、 ２・・・定電流源群
、 ３・・・低電位側電源電位供給位置、 ４・・・定
電流源制御用定電圧発生回路。
Claims (4)
- （１）１乃至複数の点で一電位電源の電位が供給される
バスラインと、前記バスラインと接続された１乃至複数
個の定電圧発生回路と、前記バスラインに接続され、制
御電圧用配線を介して前記定電圧発生回路の発生電圧の
供給を受け該電圧によって制御される複数の定電流源回
路と、を具備する半導体集積回路において、前記一電位
電源のバスラインへの電位供給位置とバスラインへの前
記定電圧発生回路の接続位置とは、前記バスラインを流
れる電流によるバスラインの電位変化と前記制御電圧用
配線に流れる電流による該配線の電位変化とが相殺し合
うようになされていることを特徴とする半導体集積回路
。 - （２）一端で一電位電源の電位が給電されるバスライン
と、前記バスラインの他端に接続された定電圧発生回路
と、前記バスラインに接続され、前記定電圧発生回路の
発生電圧によって制御を受ける複数の定電流源回路と、
を具備する半導体集積回路。 - （３）複数の点で一電位電源の電位が給電されるバスラ
インと、隣りあう２つの一電位電源電位供給点の中間で
前記バスラインと接続されている定電圧発生回路と、前
記バスラインと接続され、前記定電圧発生回路の発生電
圧によって制御を受ける複数の定電流源回路と、を具備
する半導体集積回路。 - （４）複数の点で定電圧発生回路が接続され、隣り合う
２つの定電圧発生回路接続点の中間点で一電位電源の電
位が給電されているバスラインと、前記バスラインと接
続され、前記定電圧発生回路の発生電圧によって制御を
受ける複数の定電流源回路と、を具備する半導体集積回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2049218A JP2894776B2 (ja) | 1990-03-02 | 1990-03-02 | 半導体集積回路 |
| US07/664,371 US5068594A (en) | 1990-03-02 | 1991-03-04 | Constant voltage power supply for a plurality of constant-current sources |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2049218A JP2894776B2 (ja) | 1990-03-02 | 1990-03-02 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03253060A true JPH03253060A (ja) | 1991-11-12 |
| JP2894776B2 JP2894776B2 (ja) | 1999-05-24 |
Family
ID=12824812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2049218A Expired - Lifetime JP2894776B2 (ja) | 1990-03-02 | 1990-03-02 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5068594A (ja) |
| JP (1) | JP2894776B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5856742A (en) * | 1995-06-30 | 1999-01-05 | Harris Corporation | Temperature insensitive bandgap voltage generator tracking power supply variations |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58142559A (ja) * | 1982-02-19 | 1983-08-24 | Hitachi Ltd | 半導体集積回路装置 |
| JPH01316970A (ja) * | 1988-06-16 | 1989-12-21 | Fujitsu Ltd | 半導体集積装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52114250A (en) * | 1976-03-22 | 1977-09-24 | Nec Corp | Transistor circuit |
| US4714872A (en) * | 1986-07-10 | 1987-12-22 | Tektronix, Inc. | Voltage reference for transistor constant-current source |
| US4736125A (en) * | 1986-08-28 | 1988-04-05 | Applied Micro Circuits Corporation | Unbuffered TTL-to-ECL translator with temperature-compensated threshold voltage obtained from a constant-current reference voltage |
| EP0271595A1 (de) * | 1986-12-16 | 1988-06-22 | Deutsche ITT Industries GmbH | On-Chip-Spannungsstabilisierungsschaltung |
| US4769589A (en) * | 1987-11-04 | 1988-09-06 | Teledyne Industries, Inc. | Low-voltage, temperature compensated constant current and voltage reference circuit |
| US4978904A (en) * | 1987-12-15 | 1990-12-18 | Gazelle Microcircuits, Inc. | Circuit for generating reference voltage and reference current |
| US4970415A (en) * | 1989-07-18 | 1990-11-13 | Gazelle Microcircuits, Inc. | Circuit for generating reference voltages and reference currents |
-
1990
- 1990-03-02 JP JP2049218A patent/JP2894776B2/ja not_active Expired - Lifetime
-
1991
- 1991-03-04 US US07/664,371 patent/US5068594A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58142559A (ja) * | 1982-02-19 | 1983-08-24 | Hitachi Ltd | 半導体集積回路装置 |
| JPH01316970A (ja) * | 1988-06-16 | 1989-12-21 | Fujitsu Ltd | 半導体集積装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2894776B2 (ja) | 1999-05-24 |
| US5068594A (en) | 1991-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448844B1 (en) | CMOS constant current reference circuit | |
| JPH03201818A (ja) | 比較回路 | |
| US5786970A (en) | Stabilized power source circuit and IC incorporating the same | |
| JPH03253060A (ja) | 半導体集積回路 | |
| US11454998B2 (en) | Power control semiconductor device and variable output voltage power supply | |
| JP2005215761A (ja) | 半導体集積回路装置 | |
| JP2911494B2 (ja) | 加速切換入力回路 | |
| JPH0756496B2 (ja) | ウインドウコンパレータ | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JP3529601B2 (ja) | 定電圧発生回路 | |
| US6154063A (en) | Class AB emitter follower buffers | |
| JP3628587B2 (ja) | 電流スイッチ回路およびそれを用いるｄ／ａコンバータ | |
| JP3330004B2 (ja) | 直流安定化電源 | |
| JP2901538B2 (ja) | 基準電圧発生回路 | |
| JP2650390B2 (ja) | 比較装置 | |
| JP2806053B2 (ja) | 半導体集積回路 | |
| JP2600430Y2 (ja) | 電圧検出回路 | |
| JPS59188715A (ja) | 定電圧回路 | |
| JP3740896B2 (ja) | ループ電流検出回路 | |
| JPH0677747A (ja) | インターフェース回路 | |
| JP2000235422A (ja) | ボルテージレギュレータ | |
| JPH0612499B2 (ja) | 電圧リミット付定電流回路 | |
| JPS5884318A (ja) | 定電圧回路 | |
| JPH0685065A (ja) | 半導体集積回路 | |
| JPH04160807A (ja) | 定電流源回路 |