JP3628587B2 - 電流スイッチ回路およびそれを用いるｄ／ａコンバータ - Google Patents
電流スイッチ回路およびそれを用いるｄ／ａコンバータ Download PDFInfo
- Publication number
- JP3628587B2 JP3628587B2 JP2000123226A JP2000123226A JP3628587B2 JP 3628587 B2 JP3628587 B2 JP 3628587B2 JP 2000123226 A JP2000123226 A JP 2000123226A JP 2000123226 A JP2000123226 A JP 2000123226A JP 3628587 B2 JP3628587 B2 JP 3628587B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04113—Modifications for accelerating switching without feedback from the output circuit to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、注入形バイポーラ論理回路（以下、ＩＩＬ（ＩｎｔｅｇｒａｔｅｄＩｎｊｅｃｔｉｏｎ Ｌｏｇｉｃ）ロジック回路と称する）の出力を用いて電流をＯＮ／ＯＦＦする電流スイッチ回路、およびそれが好適に実施されるデジタル／アナログコンバータ（以下、Ｄ／Ａコンバータと称する）に関する。
【０００２】
【従来の技術】
高集積化および低消費電力化を実現する前記ＩＩＬロジック回路では、用いられるＩＩＬトランジスタの耐圧が低く、該ＩＩＬロジック回路と外部の回路とを接続する場合、該ＩＩＬロジック回路の出力には、通常１．５Ｖ程度である前記ＩＩＬトランジスタの耐圧を超える電圧が印加されないようにしなければならない。
【０００３】
図７は、そのようなＩＩＬロジック回路の出力を入力とする典型的な従来技術の電流スイッチ回路によって構成されるＤ／Ａコンバータ１の電気回路図である。このＤ／Ａコンバータ１は、ＮビットＲ−２Ｒ抵抗ラダー型のＤ／Ａコンバータであり、Ｎ個の電流スイッチ回路ｓｗ１，ｓｗ２，…，ｓｗＮを備えて構成されている。基準電圧Ｖｒｅｆのライン２には、前記各電流スイッチ回路ｓｗ１〜ｓｗＮ内の抵抗ｒ１１〜ｒ１Ｎの一端が共通に接続され、また各電流スイッチ回路ｓｗ２〜ｓｗＮ内で前記抵抗ｒ１１〜ｒ１Ｎの他端間には抵抗ｒ２１〜ｒ２Ｎが接続され、前記各抵抗ｒ１１〜ｒ１Ｎの他端が各電流スイッチ回路ｓｗ１〜ｓｗＮによって、接地ラインに対して任意にＯＮ／ＯＦＦ制御されることになる。前記抵抗ｒ１１〜ｒ１Ｎおよび抵抗ｒ２１〜ｒ２Ｎは、抵抗ラダー回路を構成し、最終段の電流スイッチ回路ｓｗＮ内の抵抗ｒ１Ｎの他端からは、出力端子３へ、前記基準電圧Ｖｒｅｆが抵抗ｒ１１〜ｒ１Ｎ；ｒ２１〜ｒ２Ｎの組合わせによって分圧して得られた電圧が、Ｄ／Ａ変換出力として導出される。
【０００４】
電流スイッチ回路ｓｗ１において、対を成すＮＰＮ型のトランジスタｑ１，ｑ２のエミッタは、共通にＮＰＮ型のトランジスタｑ３のコレクタから抵抗ｒ１を介して接地されている。前記トランジスタｑ１のベースには定電圧１．４Ｖが与えられ、コレクタは前記抵抗ｒ１１の他端、したがって抵抗ｒ２２に接続されている。トランジスタｑ２のコレクタは前記ライン２に接続され、ベースはハイレベルＶｃｃの電源ライン４と接地ラインとの間に直列に介在されるＰＮＰ型のトランジスタｑ４，ｑ５の接続点に接続される。前記トランジスタｑ５のベースには前記１．４Ｖが与えられ、前記トランジスタｑ４，ｑ５の接続点、したがってトランジスタｑ２のベースはまた、ＮＰＮ型のトランジスタｑ６のコレクタに接続される。前記トランジスタｑ６のベースにはＩＩＬロジック回路ｃ１の出力が与えられ、エミッタは接地され、前記ベースはまたトランジスタｑ７を介して前記ハイレベルＶｃｃの電源ライン４に接続される。
【０００５】
一方、定電流作成回路５が設けられており、カレントミラーを構成するＮＰＮ型の一対のトランジスタｑ１１，ｑ１２、トランジスタｑ１３、抵抗ｒ３１〜ｒ３３および定電流源ｆによって作成された定電流Ｉｒｅｆの所定数倍の電流が、前記トランジスタｑ１１，ｑ１２とカレントミラーを構成する前記トランジスタｑ３によって引抜き可能となり、また前記トランジスタｑ１１，ｑ１２とカレントミラーを構成するトランジスタｑ１４およびそれに直列に接続されるトランジスタｑ１５で折返された後、前記トランジスタｑ１５とカレントミラーを構成する前記トランジスタｑ４，ｑ７によって供給される。
【０００６】
このように構成される電流スイッチ回路ｓｗ１において、トランジスタｑ３によって引抜かれる電流は、トランジスタｑ１，ｑ２のベースの電位差によってスイッチングされ、トランジスタｑ２のベースよりもトランジスタｑ１のベースの電位が充分高い場合には前記抵抗ラダー回路から引抜かれ、トランジスタｑ２のベースよりもトランジスタｑ１のベースの電位が充分低い場合には前記抵抗ラダー回路から引抜かれない。このような電流スイッチ回路ｓｗ１が、Ｄ／Ａコンバータに要求される分解能に応じて、電流スイッチ回路ｓｗ２〜ｓｗＮとして複数Ｎ段接続され、前記抵抗ラダー型Ｄ／Ａコンバータが構成されている。残余の電流スイッチ回路ｓｗ２〜ｓｗＮも、前記電流スイッチ回路ｓｗ１と同様に構成され、それぞれ対応したＩＩＬロジック回路ｃ２〜ｃＮからの出力に応答してスイッチング動作を行う。
【０００７】
ここで、前記トランジスタｑ３が定電流を維持するように、該トランジスタｑ３を飽和させないためには、該トランジスタｑ３のコレクタには、抵抗ｒ１の電圧降下分をＶｒ１とし、該トランジスタｑ３の飽和電圧をＶｄｓａｔとするとき、Ｖｒ１＋Ｖｄｓａｔ以上の電圧が常にかかっている必要がある。前記飽和電圧Ｖｄｓａｔは０．１〜０．３Ｖ程度であり、Ｖｒ１＝０．３Ｖとすると、該トランジスタｑ３のコレクタには０．６Ｖ以上の電圧を印加しておく必要がある。トランジスタのべース−エミッタ間電圧降下Ｖｂｅは０．６〜０．８Ｖ程度であるので、トランジスタｑ１，ｑ２のベースには、少なくとも何れか一方に、
Ｖｒ１＋Ｖｄｓａｔ＋Ｖｂｅ＝１．４Ｖ
以上の電圧を印加しておかなければならない。該電流スイッチ回路ｓｗ１では、この条件を満足させるために、前記のようにトランジスタｑ１のベースに前記１．４Ｖの定電圧を印加し、トランジスタｑ２のベース電圧を変化させてスイッチング動作を行わせている。
【０００８】
一方、スイッチングに必要なベース間の電位差を考えると、スイッチングを充分に行うために、たとえばトランジスタｑ１とトランジスタｑ２とのコレクタ電流比を１：１０００以上にするためには、トランジスタｑ１，ｑ２のベース間には、ＶＴ×ｌｎ（１０００）の電位差が必要となる。ただし、ＶＴは熱電圧であり、素子温度が２５℃の時は約２６ｍＶ、１５０℃の時は約３７ｍＶである。ＶＴ＝３７ｍＶとすると、必要な電位差は２５６ｍＶ以上となる。したがって、前記のようにスイッチングを充分に行うためには、１．４Ｖ±２５６ｍＶから、トランジスタｑ２のベース電圧は、１．６６Ｖ以上、または１． １４Ｖ以下にする必要がある。
【０００９】
したがって、トランジスタｑ２のベースを直接ＩＩＬロジック回路ｃ１〜ｃＮの出力に接続すると、該ＩＩＬロジック回路ｃ１〜ｃＮの出力には前記１．６６Ｖ以上の電圧が加わる場合が生じ、該ＩＩＬロジック回路ｃ１〜ｃＮの耐圧を超えて、動作不良や信頼性の低下を引起こすおそれがある。このため、該ＩＩＬロジック回路ｃ１の出力に加わる電圧をＩＩＬトランジスタの耐圧以下に抑え、かつトランジスタｑ２のベース電圧を前記１．６６Ｖ以上、または１． １４Ｖ以下にするためのレベル変換回路が必要になる。このレベル変換回路は、該電流スイッチ回路ｓｗ１〜ｓｗＮでは、トランジスタｑ４〜ｑ７によって構成されている。
【００１０】
すなわち、ＩＩＬロジック回路ｃ１〜ｃＮの出力はトランジスタｑ６のベースに接続されており、このベースにはトランジスタｑ７によってバイアス電流が供給されている。トランジスタｑ２のベースにはトランジスタｑ４によってバイアス電流が供給され、またそのトランジスタｑ４が飽和しないように、コレクタにはコレクタを接地したトランジスタｑ５のエミッタが接続されている。
【００１１】
ここで、ＩＩＬロジック回路ｃ１〜ｃＮの出力がＯＮのときを考えると、トランジスタｑ７によって供給されたバイアス電流はＩＩＬロジック回路ｃ１〜ｃＮに流れ込むので、トランジスタｑ６のベース電圧は約０Ｖとなり、該トランジスタｑ６がＯＦＦする。その結果、トランジスタｑ２のベース電圧は上昇し、トランジスタｑ５が動作して１．４Ｖ＋Ｖｂｅ、すなわち２．０〜２．２Ｖになる。
【００１２】
一方、ＩＩＬロジック回路ｃ１〜ｃＮの出力がＯＦＦのときを考えると、トランジスタｑ７によって供給されたバイアス電流はＩＩＬロジック回路ｃ１〜ｃＮには流れ込まず、トランジスタｑ６のベースに流れ込むので、該トランジスタｑ６のベース電圧はＶｂｅ、すなわち０．６〜０．８Ｖとなって該トランジスタｑ６がＯＮになる。その結果、トランジスタｑ２のベース電圧は約０Ｖまで下降する。
【００１３】
このようにして、トランジスタｑ２のベースには、２．０〜２． ２Ｖ、もしくは約０Ｖの電圧が印加され、電流スイッチング動作が行われることになる。しかしながら、ＩＩＬロジック回路ｃ１〜ｃＮの出力にかかる電圧は前記のとおり０．８Ｖ以下であり、ＩＩＬトランジスタの耐圧を超える電圧が印加されないようになっている。
【００１４】
【発明が解決しようとする課題】
上述のような従来技術の電流スイッチ回路ｓｗ１〜ｓｗＮでは、前記レベル変換のための回路を含めると、７個のトランジスタｑ１〜ｑ７および１個の抵抗ｒ１を必要とし、これを複数組使用するＤ／Ａコンバータ１は、ＩＣチップ上の大きな面積を占有することになる。このため、小型パッケージのＩＣチップヘの搭載を困難にし、また製造コストを増加させてしまうという問題がある。
【００１５】
また、電流スイッチがＯＦＦの時、すなわちトランジスタｑ２のベース電圧がトランジスタｑ１のベース電圧よりも高い時に該トランジスタｑ２のコレクタに流れている電流は、Ｄ／Ａコンバータ１の動作上不要な電流であり、この場合には不要な電力が消費されるという問題もある。
【００１６】
さらにまた、前述の理由によってトランジスタｑ１のベースには少なくとも１．４Ｖの電圧を印加しておく必要があり、該トランジスタｑ１を飽和させないようにするためには、該トランジスタｑ１のコレクタ電圧を、
Ｖｒ１＋Ｖｄｓａｔ（ｑ３）＋Ｖｄｓａｔ（ｑ１）＝０．９Ｖ
以下に下げることができない。そのため、Ｄ／Ａコンバータ１の出力電圧の下限値を前記０．９Ｖ以下にすることができず、該Ｄ／Ａコンバータ１を低い電源電圧で動作させる場合に大きな制約になるという問題もある。
【００１７】
本発明の目的は、少ない回路規模および消費電力で、かつ出力電圧の下限値を低くすることができる電流スイッチ回路およびそれを用いるＤ／Ａコンバータを提供することである。
【００１８】
【課題を解決するための手段】
本発明の電流スイッチ回路は、ＩＩＬロジック回路の出力を用いて電流をＯＮ／ＯＦＦする電流スイッチ回路において、前記ＩＩＬロジック回路の出力端がベースに接続され、コレクタを電流出力端子とし、前記電流のＯＮ／ＯＦＦを行うＮＰＮ型の第１のトランジスタと、前記第１のトランジスタのエミッタを接地する第１の抵抗と、前記第１のトランジスタのベースにバイアス電流を供給する第１の定電流源と、エミッタが前記第１のトランジスタのベースに接続され、コレクタが接地され、前記ＩＩＬロジック回路の出力端の電圧を制限するＰＮＰ型の第２のトランジスタと、前記第２のトランジスタのベースにバイアス電圧を供給する電圧バイアス回路とを含むことを特徴とする。
【００１９】
上記の構成によれば、ＩＩＬロジック回路の出力がＯＦＦの場合には、第１のトランジスタのベースには第１の定電流源および第２のトランジスタによって、電圧バイアス回路からのバイアス電圧よりも該第２のトランジスタのＶｂｅ分だけ高いバイアス電圧が供給され、第１のトランジスタのエミッタにはそれより該第１のトランジスタのＶｂｅ分だけ低い電圧、すなわち前記バイアス電圧とほぼ等しい電圧が印加されて該第１のトランジスタはＯＮし、そのコレクタ、すなわち電流出力端子に定電流が流れる。このとき、たとえば第１の抵抗の電圧降下ＶＲ１を０．３Ｖとすると、ＩＩＬロジック回路の出力が接続されている第１のトランジスタのベースには、ＩＩＬトランジスタがＯＦＦの場合でもＶＲ１＋Ｖｂｅ＝０．９〜１．１Ｖの電圧しかかからず、ＩＩＬトランジスタの耐圧以上の電圧がかかることはない。
【００２０】
一方、ＩＩＬロジック回路の出力がＯＮの場合には、第１のトランジスタのベース電圧は約０Ｖになり、該第１のトランジスタはＯＦＦして電流出力端子の電流は殆ど０になる。このようにして、従来の電流スイッチ回路とレベル変換回路とを組合わせた場合と同様に、ＩＩＬロジック回路の出力でスイッチング動作を行うことができる電流スイッチ回路を実現することができる。
【００２１】
そして、本発明の電流スイッチ回路では、たとえば第１の定電流源をＰＮＰ型のトランジスタ１個で構成した場合、該電流スイッチ回路を、３個のトランジスタと１個の抵抗とで実現することができ、チップ面積を縮小することができる。特に、Ｄ／Ａコンバータのように該電流スイッチ回路を多数搭載する回路では、小型パッケージのＩＣヘの搭載を可能にし、また製造コストの増加を防ぐことができる。
【００２２】
また、従来の電流スイッチ回路と異なり、電流スイッチング用の第１のトランジスタを駆動するための第１の定電流源以外で、該第１のトランジスタのＯＮ／ＯＦＦに拘わらず、定電流を作成およびその定電流を消費している構成がないので、消費電力を小さくすることができる。
【００２３】
さらにまた、電流出力端子の電圧、すなわち第１のトランジスタのコレクタ電圧をＶＲ１＋Ｖｓａｔ＝０．６Ｖまで低下することができ、該電流スイッチ回路が搭載されるＤ／Ａコンバータなどを低い電源電圧で動作させる場合の制約を軽減し、出力電圧の下限値を低くすることができる。
【００２４】
また、本発明の電流スイッチ回路では、前記電圧バイアス回路は、入力が電流入力端子に接続され、出力から前記第２のトランジスタのベースに前記バイアス電圧を供給するフィードバック回路と、コレクタを前記電流入力端子とする第３のトランジスタと、前記第３のトランジスタのエミッタを接地する第２の抵抗と、前記第３のトランジスタのベースにバイアス電流を供給する第２の定電流源と、エミッタが前記第３のトランジスタのベースに接続され、コレクタが接地され、前記フィードバック回路の出力がベースに接続されるＰＮＰ型の第４のトランジスタとを備えて構成されることを特徴とする。
【００２５】
上記の構成によれば、電流入力端子に流入した電流が第３のトランジスタのコレクタに流れるようにフィードバック回路の出力電圧が制御される。
【００２６】
したがって、ＩＩＬロジック回路の出力がＯＦＦの場合には、電流出力端子には電流入力端子に流入させた電流と等しい電流出力を得ることができる。また、その電流は、電流スイッチ回路を構成している素子と電圧バイアス回路を構成している素子との特性が揃っていれば、該素子特性の変動や周囲温度による影響を受けることはない。
【００２７】
さらにまた、本発明の電流スイッチ回路では、前記フィードバック回路は、コレクタが電源電位に接続され、エミッタが第３の抵抗を介して接地されるＮＰＮ型の第５のトランジスタによって構成され、該第５のトランジスタのベースをフィードバック回路の入力とし、前記エミッタを出力とすることを特徴とする。
【００２８】
上記の構成によれば、フィードバック回路を極めて簡単な回路によって構成することができる。
【００２９】
また、本発明の電流スイッチ回路では、前記フィードバック回路はオペアンプによって構成され、該フィードバック回路の入力をオペアンプの正入力とし、基準電圧源からの基準電圧をオペアンプの負入力とし、オペアンプの出力を該フィードバック回路の出力とすることを特徴とする。
【００３０】
上記の構成によれば、電流入力端子の電圧を前記基準電圧と等しい値に保ちつつ、電流出力端子から、電流入力端子に流入した電流と等しい電流出力を得ることができる。
【００３１】
さらにまた、本発明の電流スイッチ回路は、前記第５のトランジスタのコレクタをカレントミラー回路の入力となるＰＮＰ型の第６のトランジスタのコレクタに接続し、カレントミラー回路の出力となるＰＮＰ型の第７および第８のトランジスタをそれぞれ前記第１および第２の定電流源とすることを特徴とする。
【００３２】
上記の構成によれば、第１および第２の定電流源から出力される基準電流を第５のトランジスタのコレクタ電流から得ることができる。
【００３３】
したがって、基準電流作成のために新たに電流源を設ける必要がなくなり、回路構成を簡略化し、かつ消費電流を節約することができる。
【００３４】
また、本発明のＤ／Ａコンバータは、前記請求項１〜５の何れかに記載の電流スイッチ回路を、相互に等しい構成で、前記第２のトランジスタのベースが共通になるように複数個接続することを特徴とする。
【００３５】
上記の構成によれば、相互に等しい電流値で、多数の独立にＯＮ／ＯＦＦ可能な電流スイッチ出力を容易に得ることができ、多数の該電流スイッチ回路を搭載するＤ／Ａコンバータは、小型パッケージのＩＣヘの搭載が可能になり、また製造コストの増加を防ぐことができる。
【００３６】
【発明の実施の形態】
本発明の実施の第１の形態について、図１および図２に基づいて説明すれば以下のとおりである。
【００３７】
図１は、本発明の実施の第１の形態の電流スイッチ回路ＳＷの電気回路図である。この電流スイッチ回路ＳＷは、ＩＩＬロジック回路Ｃの出力を用いて、電流出力端子Ｔ１の電流をＯＮ／ＯＦＦする。前記ＩＩＬロジック回路Ｃの出力端は前記電流のＯＮ／ＯＦＦを行うＮＰＮ型のトランジスタＱ１のベースに接続され、コレクタは前記電流出力端子Ｔ１とされる。また、前記トランジスタＱ１のエミッタは、該トランジスタＱ１が、低入力電圧時に入力電圧の微少変化に対して出力電流が大きく変化してしまうことを緩和するための抵抗Ｒ１を介して接地される。
【００３８】
前記トランジスタＱ１のベースにはまた、ハイレベルＶｃｃの電源から定電流源Ｆ１を介して、たとえば数μＡのバイアス電流が供給されるとともに、ＰＮＰ型のトランジスタＱ２のエミッタが接続される。トランジスタＱ２のコレクタは接地され、ベースには電圧バイアス回路Ｂ１からバイアス電圧Ｖ１が供給される。
【００３９】
このように構成することによって、ＩＩＬロジック回路Ｃの出力がＯＦＦの場合には、トランジスタＱ１のベースには定電流源Ｆ１およびトランジスタＱ２によって、電圧バイアス回路Ｂ１からのバイアス電圧Ｖ１よりもトランジスタＱ２のＶｂｅ分だけ高いバイアス電圧Ｖ１＋Ｖｂｅ（Ｑ２）が供給され、トランジスタＱ１のエミッタにはそれより該第１のトランジスタＱ１のＶｂｅ分だけ低い電圧Ｖ１＋Ｖｂｅ（Ｑ２）−Ｖｂｅ（Ｑ１）、すなわち前記バイアス電圧Ｖ１とほぼ等しい電圧が印加されて該トランジスタＱ１はＯＮし、そのコレクタ、すなわち電流出力端子Ｔに定電流が流れる。このとき、たとえば抵抗Ｒの電圧降下ＶＲ１を０．３Ｖとすると、ＩＩＬロジック回路Ｃの出力が接続されているトランジスタＱ１のベースには、ＩＩＬトランジスタがＯＦＦの場合でもＶＲ１＋Ｖｂｅ（Ｑ１）＝０．９〜１．１Ｖの電圧しかかからず、ＩＩＬトランジスタの耐圧以上の電圧がかかることはない。
【００４０】
一方、ＩＩＬロジック回路Ｃの出力がＯＮの場合には、トランジスタＱ１のベース電圧は約０（０．１〜０．２）Ｖになり、該トランジスタＱ１はＯＦＦして電流出力端子Ｔ１の電流は殆ど０になる。このようにして、従来の電流スイッチ回路とレベル変換回路とを組合わせた場合と同様に、ＩＩＬロジック回路Ｃの出力でスイッチング動作を行うことができる電流スイッチ回路ＳＷを実現することができる。
【００４１】
そして、たとえば定電流源Ｆ１をＰＮＰ型のトランジスタ１個で構成した場合、該電流スイッチ回路ＳＷを、３個のトランジスタと１個の抵抗とで実現することができ、チップ面積を縮小することができる。
【００４２】
また、従来の電流スイッチ回路と異なり、電流スイッチング用のトランジスタＱ１を駆動するための定電流源Ｆ１以外で、該トランジスタＱ１のＯＮ／ＯＦＦに拘わらず、定電流を作成およびその定電流を消費している構成がないので、消費電力を軽減することができる。
【００４３】
さらにまた、電流出力端子Ｔ１の電圧、すなわちトランジスタＱ１のコレクタ電圧をＶＲ１＋Ｖｓａｔ（Ｑ１）＝０．６Ｖまで低下することができ、該電流スイッチ回路ＳＷが搭載されるＤ／Ａコンバータなどを低い電源電圧で動作させる場合の制約を軽減し、出力電圧の下限値を低くすることができる。
【００４４】
図２は、前記電圧バイアス回路Ｂ１の一構成例を説明するための前記電流スイッチ回路ＳＷの電気回路図である。図１に対応する部分には、同一の参照符号を付して示す。この電圧バイアス回路Ｂ１は、前記トランジスタＱ１，Ｑ２、抵抗Ｒ１および定電流源Ｆ１にそれぞれ対応して、同一特性の素子で構成されているトランジスタＱ３，Ｑ４、抵抗Ｒ２および定電流源Ｆ２ならびにフィードバック回路ＦＢを備えて構成されている。トランジスタＱ３のコレクタを電流入力端子Ｔ２とし、フィードバック回路ＦＢの出力を前記バイアス電圧Ｖ１としてトランジスタＱ４，Ｑ２のベースに与える構成となっている。
【００４５】
このように電圧バイアス回路Ｂ１を構成することによって、電流入力端子Ｔ２に流入した電流がトランジスタＱ３のコレクタに流れるようにフィードバック回路ＦＢの出力電圧が制御される。その結果、ＩＩＬロジック回路Ｃの出力がＯＦＦの場合には、電流スイッチ回路ＳＷの電流出力端子Ｔ１、すなわちトランジスタＱ１のコレクタには、電流入力端子Ｔ２に流入した電流と等しい電流が流れることになる。この電流は、電流スイッチ回路ＳＷを構成している素子と電圧バイアス回路Ｂ１を構成している素子との特性が揃っていれば、該素子特性の変動や周囲温度による影響を受けることはない。
【００４６】
本発明の実施の第２の形態について、図３に基づいて説明すれば以下のとおりである。
【００４７】
図３は、前記フィードバック回路ＦＢの一構成例であるフィードバック回路ＦＢａを電圧バイアス回路Ｂａに搭載した本発明の実施の第２の形態の電流スイッチ回路ＳＷａの電気回路図である。このフィードバック回路ＦＢａは、コレクタがハイレベルＶｃｃの電源電位に接続され、エミッタが抵抗Ｒ３を介して接地されるＮＰＮ型のトランジスタＱ５によって構成され、該トランジスタＱ５のベースをフィードバック回路ＦＢａの入力とし、前記エミッタを出力とした構成となっている。この構成によれば、前記フィードバック回路ＦＢを極めて簡単な回路によって構成することができる。
【００４８】
本発明の実施の第３の形態について、図４に基づいて説明すれば以下のとおりである。
【００４９】
図４は、前記フィードバック回路ＦＢの他の構成例であるフィードバック回路ＦＢｂを電圧バイアス回路Ｂｂに搭載した本発明の実施の第３の形態の電流スイッチ回路ＳＷｂの電気回路図である。このフィードバック回路ＦＢｂはオペアンプＯＰによって構成され、該フィードバック回路ＦＢｂの入力をオペアンプＯＰの正入力とし、基準電圧源Ｂ２からの基準電圧Ｖ２をオペアンプＯＰの負入力とし、オペアンプＯＰの出力を該フィードバック回路ＦＢｂの出力としている。このような構成とすることによって、電流入力端子Ｔ２の電圧を基準電圧Ｖ２と等しい値に保ちつつ、電流入力端子Ｔ２に流入した電流と等しい電流を電流出力端子Ｔ１に流すことができる。
【００５０】
本発明の実施の第４の形態について、図５に基づいて説明すれば以下のとおりである。
【００５１】
図５は、前記定電流源Ｆ１，Ｆ２を具体的に示す本発明の実施の第４の形態の電流スイッチ回路ＳＷｃの電気回路図である。この電流スイッチ回路ＳＷｃは、前述の電流スイッチ回路ＳＷａに類似している。注目すべきは、前記トランジスタＱ５のコレクタをカレントミラー回路ＣＭの入力となるＰＮＰ型のトランジスタＱ６のコレクタに接続し、カレントミラー回路ＣＭの出力となるＰＮＰ型のトランジスタＱ７，Ｑ８をそれぞれ前記定電流源Ｆ１，Ｆ２とすることである。
【００５２】
このような構成とすることによって、前記定電流源Ｆ１，Ｆ２から出力される基準電流をトランジスタＱ５のコレクタ電流から得ることができ、該基準電流作成のために新たに電流源を設ける必要がなくなり、回路構成を簡略化し、かつ消費電流を節約することができる。前記定電流源Ｆ１，Ｆ２の電流は相対的に等しければよく、その絶対値は重要ではないので、このような構成を採用することができる。また、同じ理由から、カレントミラー回路ＣＭは、この図５で示すような簡略なカレントミラーとすることができる。もちろん、このカレントミラー回路ＣＭのエミッタに抵抗を接続したり、あるいは他の構成のカレントミラー回路としても、本発明の本質は何ら損なわれるものではない。
【００５３】
本発明の実施の第５の形態について、図６に基づいて説明すれば以下のとおりである。
【００５４】
図６は、前述の図５で示す電流スイッチ回路ＳＷｃを用いて構成される本発明の実施の第５の形態であるＤ／Ａコンバータ１１の電気回路図である。このＤ／Ａコンバータ１１は、ＮビットＲ−２Ｒ抵抗ラダー型のＤ／Ａコンバータであり、Ｎ個の電流スイッチ回路ＳＷ１，ＳＷ２，…，ＳＷＮを備えて構成されている。総ての電流スイッチ回路ＳＷ１〜ＳＷＮに共通に、バイアス回路Ｂ３が設けられている。
【００５５】
基準電圧Ｖｒｅｆのライン１２には、前記各電流スイッチ回路ＳＷ１〜ＳＷＮ内の抵抗Ｒ１１〜Ｒ１Ｎの一端が共通に接続され、また各電流スイッチ回路ＳＷ２〜ＳＷＮ内で前記抵抗Ｒ１１〜Ｒ１Ｎの他端間には抵抗Ｒ２１〜Ｒ２Ｎが接続され、前記各抵抗Ｒ１１〜Ｒ１Ｎの他端が各電流スイッチ回路ＳＷ１〜ＳＷＮによって、接地ラインに対して任意にＯＮ／ＯＦＦ制御されることになる。抵抗Ｒ１２〜Ｒ１Ｎと、抵抗Ｒ１１および抵抗Ｒ２１〜Ｒ２Ｎとの抵抗比は、２：１に選ばれる。前記抵抗Ｒ１１〜Ｒ１Ｎおよび抵抗Ｒ２１〜Ｒ２Ｎは、抵抗ラダー回路を構成し、最終段の電流スイッチ回路ＳＷＮ内の抵抗Ｒ１Ｎの他端からは、出力端子１３へ、前記基準電圧Ｖｒｅｆを、抵抗Ｒ１１〜Ｒ１Ｎ；Ｒ２１〜Ｒ２Ｎの組合わせによって分圧して得られた電圧が、Ｄ／Ａ変換出力として導出される。
【００５６】
前記バイアス回路Ｂ３は、総ての電流スイッチ回路ＳＷ１〜ＳＷＮにおいて、トランジスタＱ２のベースをトランジスタＱ４のベースに共通に接続して該トランジスタＱ２のベースに前記バイアス電圧Ｖ１を供給し、トランジスタＱ７のベースをトランジスタＱ６，Ｑ８のベースと接続してカレントミラー回路を構成して該トランジスタＱ７を前記定電流源Ｆ１とする。また、前記電流入力端子Ｔ２となるトランジスタＱ３のコレクタには、定電流源Ｆ３が接続される。
【００５７】
こうして、電流スイッチ回路ＳＷ１〜ＳＷＮは、それぞれ対応したＩＩＬロジック回路Ｃ１〜ＣＮからの出力に応答して独立にスイッチング動作を行うことができ、また相互に等しい電流スイッチ出力を得ることができる。特にこのＤ／Ａコンバータ１１のように、電流スイッチ回路ＳＷ１〜ＳＷＮを多数搭載する回路では、本発明を適用することによって、小型パッケージのＩＣヘの搭載を可能にし、また製造コストの増加を防ぐことができるようになる。
【００５８】
本発明は、上述のような抵抗ラダー型のＤ／Ａコンバータ１１に限らず、たとえば複数の電流スイッチ出力をすべて接続して、電流加算型のＤ／Ａコンバータを構成することもできる。また、任意の整数をＭとして、ある電流スイッチ回路に使用されているトランジスタの面積を他のＭ倍にし、抵抗値を他の１／Ｍ倍にすることによって、Ｍ倍の電流比を有する電流スイッチ出力が得られることは、本実施の形態から容易に推測でき、そのようにして得たＭ倍の電流出力を用いて、重み付けされた電流加算型のＤ／Ａコンバータを構成することも可能である。その他、ＩＩＬロジック回路Ｃの出力を用いて電流をＯＮ／ＯＦＦする必要のある様々な用途に、本発明は適用可能である。
【００５９】
なお、たとえば特開昭６０−２０５５６号公報には、ＩＩＬロジック回路の出力と、電流をＯＮ／ＯＦＦするバイポーラトランジスタとの間に介在されるインタフェイス装置において、ＩＩＬロジック領域にインジェクタと対向してＰ型領域を形成してＰＮＰ型のトランジスタを構成し、そのコレクタであるＰ型領域に流入してくる電流を前記バイポーラトランジスタのベースバイアスとして利用することで、単純な構成で電圧レベルを変換することが示されている。
【００６０】
したがって、本発明とこの特開昭６０−２０５５６号とは、ＩＩＬロジック回路の出力インタフェイスである点で類似している。しかしながら、本発明は電流スイッチ回路であるのに対して、特開昭６０−２０５５６号は電圧レベルのインタフェイスである。このため、図７のトランジスタｑ７を、この特開昭６０−２０５５６号におけるＰ型領域に置換えることで、より単純な構成にできるように思われるけれども、トランジスタｑ６を駆動するベースバイアス電流は、ＩＩＬロジック領域に形成したＰ型領域と基板（Ｎ型領域）とインジェクタ領域（Ｐ型領域）とによって形成され、飽和動作するＰＮＰ型のトランジスタによって供給されることになり、前記飽和動作によって該ベースバイアス電流はトランジスタｑ６のベース−エミッタ間電圧のばらつきに大きく影響されて不安定であり、ベースバイアス電流が限界以上に小さくなるとＮＰＮ型の出力のバイポーラトランジスタは動作しなくなってしまう。
【００６１】
このため、従来技術として、前記特開昭６０−２０５５６号を用いず、飽和動作していないラテラルＰＮＰトランジスタｑ７から成る定電流源をトランジスタｑ６のベースバイアスとして用いる旧来の構成を示している。
【００６２】
また、他にも、たとえば特開平１−１０５５７２号公報も、ＩＩＬロジック回路の出力インタフェイスであるけれども、前記特開昭６０−２０５５６号と同様動作の電圧インタフェイスであるので、その説明を省略する。
【００６３】
【発明の効果】
本発明の電流スイッチ回路は、以上のように、ＩＩＬロジック回路の出力を用いて電流をＯＮ／ＯＦＦする電流スイッチ回路において、前記ＩＩＬロジック回路の出力端を前記ＯＮ／ＯＦＦを行うＮＰＮ型の第１のトランジスタのベースに接続し、ＩＩＬロジック回路の出力がＯＦＦの場合には、第１の定電流源および第２のトランジスタによって該第１のトランジスタをＯＮし、ＩＩＬロジック回路の出力がＯＮの場合には、該第１のトランジスタはＯＦＦする。
【００６４】
それゆえ、該第１のトランジスタのＯＮ時に、ベースには前記電圧バイアス回路からのバイアス電圧よりも第２のトランジスタのＶｂｅ分だけ高いバイアス電圧が供給され、エミッタにはそれより該第１のトランジスタのＶｂｅ分だけ低い電圧、すなわち前記バイアス電圧とほぼ等しい電圧が印加されることになる。したがって、該第１のトランジスタのベースには、たとえば第１の抵抗の電圧降下ＶＲ１を０．３Ｖとすると、ＶＲ１＋Ｖｂｅ＝０．９〜１．１Ｖの電圧しかかからず、ＩＩＬトランジスタの耐圧以上の電圧がかかることはない。
【００６５】
これによって、たとえば第１の定電流源をＰＮＰ型のトランジスタ１個で構成した場合、該電流スイッチ回路を、３個のトランジスタと１個の抵抗とで実現することができ、チップ面積を縮小することができる。特に、Ｄ／Ａコンバータのように該電流スイッチ回路を多数搭載する回路では、小型パッケージのＩＣヘの搭載を可能にし、また製造コストの増加を防ぐことができる。
【００６６】
また、従来の電流スイッチ回路と異なり、電流スイッチング用の第１のトランジスタを駆動するための第１の定電流源以外で、該第１のトランジスタのＯＮ／ＯＦＦに拘わらず、定電流を作成およびその定電流を消費している構成がないので、消費電力を小さくすることができる。
【００６７】
さらにまた、電流出力端子の電圧、すなわち第１のトランジスタのコレクタ電圧をＶＲ１＋Ｖｓａｔ＝０．６Ｖまで低下することができ、該電流スイッチ回路が搭載されるＤ／Ａコンバータなどを低い電源電圧で動作させる場合の制約を軽減し、出力電圧の下限値を低くすることができる。
【００６８】
また、本発明の電流スイッチ回路は、以上のように、前記電圧バイアス回路を、前記第１および第２のトランジスタに対応する第３および第４のトランジスタと、第１の抵抗に対応する第２の抵抗と、第１の定電流源に対応する第２の定電流源と、入力が電流入力端子に接続され、出力が前記第２および第４のトランジスタのベースに共通に接続されるフィードバック回路とを備えて構成し、電流入力端子に流入した電流が第３のトランジスタのコレクタに流れるように、フィードバック回路はその出力電圧を制御する。
【００６９】
それゆえ、ＩＩＬロジック回路の出力がＯＦＦの場合には、電流出力端子には電流入力端子に流入させた電流と等しい電流出力を得ることができる。また、その電流は、電流スイッチ回路を構成している素子と電圧バイアス回路を構成している素子との特性が揃っていれば、該素子特性の変動や周囲温度による影響を受けることはない。
【００７０】
さらにまた、本発明の電流スイッチ回路は、以上のように、前記フィードバック回路を、コレクタが電源電位に接続され、エミッタが第３の抵抗を介して接地されるＮＰＮ型の第５のトランジスタによって構成し、該第５のトランジスタのベースをフィードバック回路の入力とし、前記エミッタを出力とする。
【００７１】
それゆえ、フィードバック回路を極めて簡単な回路によって構成することができる。
【００７２】
また、本発明の電流スイッチ回路は、以上のように、前記フィードバック回路をオペアンプによって構成し、該フィードバック回路の入力をオペアンプの正入力とし、基準電圧源からの基準電圧をオペアンプの負入力とし、オペアンプの出力を該フィードバック回路の出力とする。
【００７３】
それゆえ、電流入力端子の電圧を前記基準電圧と等しい値に保ちつつ、電流出力端子から、電流入力端子に流入した電流と等しい電流出力を得ることができる。
【００７４】
さらにまた、本発明の電流スイッチ回路は、以上のように、前記第５のトランジスタのコレクタをカレントミラー回路の入力となるＰＮＰ型の第６のトランジスタのコレクタに接続し、カレントミラー回路の出力となるＰＮＰ型の第７および第８のトランジスタをそれぞれ前記第１および第２の定電流源とし、第１および第２の定電流源から出力される基準電流を第５のトランジスタのコレクタ電流から得るようにする。
【００７５】
それゆえ、基準電流作成のために新たに電流源を設ける必要がなくなり、回路構成を簡略化し、かつ消費電流を節約することができる。
【００７６】
また、本発明のＤ／Ａコンバータは、以上のように、前記請求項１〜５の何れかに記載の電流スイッチ回路を、相互に等しい構成で、前記第２のトランジスタのベースが共通になるように複数個接続して構成される。
【００７７】
それゆえ、相互に等しい電流値で、多数の独立にＯＮ／ＯＦＦ可能な電流スイッチ出力を容易に得ることができ、多数の該電流スイッチ回路を搭載するＤ／Ａコンバータは、小型パッケージのＩＣヘの搭載が可能になり、また製造コストの増加を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態の電流スイッチ回路ＳＷの電気回路図である。
【図２】図１の電流スイッチ回路ＳＷにおける電圧バイアス回路の一構成例を説明するための電気回路図である。
【図３】図２で示すフィードバック回路の具体的な一構成例を電圧バイアス回路に搭載した本発明の実施の第２の形態の電流スイッチ回路の電気回路図である。
【図４】図２で示すフィードバック回路の具体的な他の構成例を電圧バイアス回路に搭載した本発明の実施の第３の形態の電流スイッチ回路の電気回路図である。
【図５】図３における定電流源を具体的に示す本発明の実施の第４の形態の電流スイッチ回路の電気回路図である。
【図６】図５で示す電流スイッチ回路を用いて構成される本発明の実施の第５の形態であるＤ／Ａコンバータの電気回路図である。
【図７】ＩＩＬロジック回路の出力を入力とする典型的な従来技術の電流スイッチ回路によって構成されるＤ／Ａコンバータの電気回路図である。
【符号の説明】
１１ Ｄ／Ａコンバータ
１３ 出力端子
Ｂ１，Ｂａ，Ｂｂ 電圧バイアス回路
Ｂ２ 基準電圧源
Ｂ３ バイアス回路
Ｃ ＩＩＬロジック回路
Ｃ１〜ＣＮ ＩＩＬロジック回路
ＣＭ カレントミラー回路
Ｆ１ 定電流源（第１の定電流源）
Ｆ２ 定電流源（第２の定電流源）
Ｆ３ 定電流源
ＦＢ，ＦＢａ，ＦＢｂ フィードバック回路
ＯＰ オペアンプ
Ｑ１ トランジスタ（第１のトランジスタ）
Ｑ２ トランジスタ（第２のトランジスタ）
Ｑ３ トランジスタ（第３のトランジスタ）
Ｑ４ トランジスタ（第４のトランジスタ）
Ｑ５ トランジスタ（第５のトランジスタ）
Ｑ６ トランジスタ（第６のトランジスタ）
Ｑ７ トランジスタ（第７のトランジスタ）
Ｑ８ トランジスタ（第８のトランジスタ）
Ｒ１ 抵抗（第１の抵抗）
Ｒ２ 抵抗（第２の抵抗）
Ｒ３ 抵抗（第３の抵抗）
Ｒ１１〜Ｒ１Ｎ；Ｒ２１〜Ｒ２Ｎ 抵抗
ＳＷ，ＳＷａ，ＳＷｂ，ＳＷｃ 電流スイッチ回路
ＳＷ１〜ＳＷＮ 電流スイッチ回路
Ｔ１ 電流出力端子
Ｔ２ 電流入力端子
【発明の属する技術分野】
本発明は、注入形バイポーラ論理回路（以下、ＩＩＬ（ＩｎｔｅｇｒａｔｅｄＩｎｊｅｃｔｉｏｎ Ｌｏｇｉｃ）ロジック回路と称する）の出力を用いて電流をＯＮ／ＯＦＦする電流スイッチ回路、およびそれが好適に実施されるデジタル／アナログコンバータ（以下、Ｄ／Ａコンバータと称する）に関する。
【０００２】
【従来の技術】
高集積化および低消費電力化を実現する前記ＩＩＬロジック回路では、用いられるＩＩＬトランジスタの耐圧が低く、該ＩＩＬロジック回路と外部の回路とを接続する場合、該ＩＩＬロジック回路の出力には、通常１．５Ｖ程度である前記ＩＩＬトランジスタの耐圧を超える電圧が印加されないようにしなければならない。
【０００３】
図７は、そのようなＩＩＬロジック回路の出力を入力とする典型的な従来技術の電流スイッチ回路によって構成されるＤ／Ａコンバータ１の電気回路図である。このＤ／Ａコンバータ１は、ＮビットＲ−２Ｒ抵抗ラダー型のＤ／Ａコンバータであり、Ｎ個の電流スイッチ回路ｓｗ１，ｓｗ２，…，ｓｗＮを備えて構成されている。基準電圧Ｖｒｅｆのライン２には、前記各電流スイッチ回路ｓｗ１〜ｓｗＮ内の抵抗ｒ１１〜ｒ１Ｎの一端が共通に接続され、また各電流スイッチ回路ｓｗ２〜ｓｗＮ内で前記抵抗ｒ１１〜ｒ１Ｎの他端間には抵抗ｒ２１〜ｒ２Ｎが接続され、前記各抵抗ｒ１１〜ｒ１Ｎの他端が各電流スイッチ回路ｓｗ１〜ｓｗＮによって、接地ラインに対して任意にＯＮ／ＯＦＦ制御されることになる。前記抵抗ｒ１１〜ｒ１Ｎおよび抵抗ｒ２１〜ｒ２Ｎは、抵抗ラダー回路を構成し、最終段の電流スイッチ回路ｓｗＮ内の抵抗ｒ１Ｎの他端からは、出力端子３へ、前記基準電圧Ｖｒｅｆが抵抗ｒ１１〜ｒ１Ｎ；ｒ２１〜ｒ２Ｎの組合わせによって分圧して得られた電圧が、Ｄ／Ａ変換出力として導出される。
【０００４】
電流スイッチ回路ｓｗ１において、対を成すＮＰＮ型のトランジスタｑ１，ｑ２のエミッタは、共通にＮＰＮ型のトランジスタｑ３のコレクタから抵抗ｒ１を介して接地されている。前記トランジスタｑ１のベースには定電圧１．４Ｖが与えられ、コレクタは前記抵抗ｒ１１の他端、したがって抵抗ｒ２２に接続されている。トランジスタｑ２のコレクタは前記ライン２に接続され、ベースはハイレベルＶｃｃの電源ライン４と接地ラインとの間に直列に介在されるＰＮＰ型のトランジスタｑ４，ｑ５の接続点に接続される。前記トランジスタｑ５のベースには前記１．４Ｖが与えられ、前記トランジスタｑ４，ｑ５の接続点、したがってトランジスタｑ２のベースはまた、ＮＰＮ型のトランジスタｑ６のコレクタに接続される。前記トランジスタｑ６のベースにはＩＩＬロジック回路ｃ１の出力が与えられ、エミッタは接地され、前記ベースはまたトランジスタｑ７を介して前記ハイレベルＶｃｃの電源ライン４に接続される。
【０００５】
一方、定電流作成回路５が設けられており、カレントミラーを構成するＮＰＮ型の一対のトランジスタｑ１１，ｑ１２、トランジスタｑ１３、抵抗ｒ３１〜ｒ３３および定電流源ｆによって作成された定電流Ｉｒｅｆの所定数倍の電流が、前記トランジスタｑ１１，ｑ１２とカレントミラーを構成する前記トランジスタｑ３によって引抜き可能となり、また前記トランジスタｑ１１，ｑ１２とカレントミラーを構成するトランジスタｑ１４およびそれに直列に接続されるトランジスタｑ１５で折返された後、前記トランジスタｑ１５とカレントミラーを構成する前記トランジスタｑ４，ｑ７によって供給される。
【０００６】
このように構成される電流スイッチ回路ｓｗ１において、トランジスタｑ３によって引抜かれる電流は、トランジスタｑ１，ｑ２のベースの電位差によってスイッチングされ、トランジスタｑ２のベースよりもトランジスタｑ１のベースの電位が充分高い場合には前記抵抗ラダー回路から引抜かれ、トランジスタｑ２のベースよりもトランジスタｑ１のベースの電位が充分低い場合には前記抵抗ラダー回路から引抜かれない。このような電流スイッチ回路ｓｗ１が、Ｄ／Ａコンバータに要求される分解能に応じて、電流スイッチ回路ｓｗ２〜ｓｗＮとして複数Ｎ段接続され、前記抵抗ラダー型Ｄ／Ａコンバータが構成されている。残余の電流スイッチ回路ｓｗ２〜ｓｗＮも、前記電流スイッチ回路ｓｗ１と同様に構成され、それぞれ対応したＩＩＬロジック回路ｃ２〜ｃＮからの出力に応答してスイッチング動作を行う。
【０００７】
ここで、前記トランジスタｑ３が定電流を維持するように、該トランジスタｑ３を飽和させないためには、該トランジスタｑ３のコレクタには、抵抗ｒ１の電圧降下分をＶｒ１とし、該トランジスタｑ３の飽和電圧をＶｄｓａｔとするとき、Ｖｒ１＋Ｖｄｓａｔ以上の電圧が常にかかっている必要がある。前記飽和電圧Ｖｄｓａｔは０．１〜０．３Ｖ程度であり、Ｖｒ１＝０．３Ｖとすると、該トランジスタｑ３のコレクタには０．６Ｖ以上の電圧を印加しておく必要がある。トランジスタのべース−エミッタ間電圧降下Ｖｂｅは０．６〜０．８Ｖ程度であるので、トランジスタｑ１，ｑ２のベースには、少なくとも何れか一方に、
Ｖｒ１＋Ｖｄｓａｔ＋Ｖｂｅ＝１．４Ｖ
以上の電圧を印加しておかなければならない。該電流スイッチ回路ｓｗ１では、この条件を満足させるために、前記のようにトランジスタｑ１のベースに前記１．４Ｖの定電圧を印加し、トランジスタｑ２のベース電圧を変化させてスイッチング動作を行わせている。
【０００８】
一方、スイッチングに必要なベース間の電位差を考えると、スイッチングを充分に行うために、たとえばトランジスタｑ１とトランジスタｑ２とのコレクタ電流比を１：１０００以上にするためには、トランジスタｑ１，ｑ２のベース間には、ＶＴ×ｌｎ（１０００）の電位差が必要となる。ただし、ＶＴは熱電圧であり、素子温度が２５℃の時は約２６ｍＶ、１５０℃の時は約３７ｍＶである。ＶＴ＝３７ｍＶとすると、必要な電位差は２５６ｍＶ以上となる。したがって、前記のようにスイッチングを充分に行うためには、１．４Ｖ±２５６ｍＶから、トランジスタｑ２のベース電圧は、１．６６Ｖ以上、または１． １４Ｖ以下にする必要がある。
【０００９】
したがって、トランジスタｑ２のベースを直接ＩＩＬロジック回路ｃ１〜ｃＮの出力に接続すると、該ＩＩＬロジック回路ｃ１〜ｃＮの出力には前記１．６６Ｖ以上の電圧が加わる場合が生じ、該ＩＩＬロジック回路ｃ１〜ｃＮの耐圧を超えて、動作不良や信頼性の低下を引起こすおそれがある。このため、該ＩＩＬロジック回路ｃ１の出力に加わる電圧をＩＩＬトランジスタの耐圧以下に抑え、かつトランジスタｑ２のベース電圧を前記１．６６Ｖ以上、または１． １４Ｖ以下にするためのレベル変換回路が必要になる。このレベル変換回路は、該電流スイッチ回路ｓｗ１〜ｓｗＮでは、トランジスタｑ４〜ｑ７によって構成されている。
【００１０】
すなわち、ＩＩＬロジック回路ｃ１〜ｃＮの出力はトランジスタｑ６のベースに接続されており、このベースにはトランジスタｑ７によってバイアス電流が供給されている。トランジスタｑ２のベースにはトランジスタｑ４によってバイアス電流が供給され、またそのトランジスタｑ４が飽和しないように、コレクタにはコレクタを接地したトランジスタｑ５のエミッタが接続されている。
【００１１】
ここで、ＩＩＬロジック回路ｃ１〜ｃＮの出力がＯＮのときを考えると、トランジスタｑ７によって供給されたバイアス電流はＩＩＬロジック回路ｃ１〜ｃＮに流れ込むので、トランジスタｑ６のベース電圧は約０Ｖとなり、該トランジスタｑ６がＯＦＦする。その結果、トランジスタｑ２のベース電圧は上昇し、トランジスタｑ５が動作して１．４Ｖ＋Ｖｂｅ、すなわち２．０〜２．２Ｖになる。
【００１２】
一方、ＩＩＬロジック回路ｃ１〜ｃＮの出力がＯＦＦのときを考えると、トランジスタｑ７によって供給されたバイアス電流はＩＩＬロジック回路ｃ１〜ｃＮには流れ込まず、トランジスタｑ６のベースに流れ込むので、該トランジスタｑ６のベース電圧はＶｂｅ、すなわち０．６〜０．８Ｖとなって該トランジスタｑ６がＯＮになる。その結果、トランジスタｑ２のベース電圧は約０Ｖまで下降する。
【００１３】
このようにして、トランジスタｑ２のベースには、２．０〜２． ２Ｖ、もしくは約０Ｖの電圧が印加され、電流スイッチング動作が行われることになる。しかしながら、ＩＩＬロジック回路ｃ１〜ｃＮの出力にかかる電圧は前記のとおり０．８Ｖ以下であり、ＩＩＬトランジスタの耐圧を超える電圧が印加されないようになっている。
【００１４】
【発明が解決しようとする課題】
上述のような従来技術の電流スイッチ回路ｓｗ１〜ｓｗＮでは、前記レベル変換のための回路を含めると、７個のトランジスタｑ１〜ｑ７および１個の抵抗ｒ１を必要とし、これを複数組使用するＤ／Ａコンバータ１は、ＩＣチップ上の大きな面積を占有することになる。このため、小型パッケージのＩＣチップヘの搭載を困難にし、また製造コストを増加させてしまうという問題がある。
【００１５】
また、電流スイッチがＯＦＦの時、すなわちトランジスタｑ２のベース電圧がトランジスタｑ１のベース電圧よりも高い時に該トランジスタｑ２のコレクタに流れている電流は、Ｄ／Ａコンバータ１の動作上不要な電流であり、この場合には不要な電力が消費されるという問題もある。
【００１６】
さらにまた、前述の理由によってトランジスタｑ１のベースには少なくとも１．４Ｖの電圧を印加しておく必要があり、該トランジスタｑ１を飽和させないようにするためには、該トランジスタｑ１のコレクタ電圧を、
Ｖｒ１＋Ｖｄｓａｔ（ｑ３）＋Ｖｄｓａｔ（ｑ１）＝０．９Ｖ
以下に下げることができない。そのため、Ｄ／Ａコンバータ１の出力電圧の下限値を前記０．９Ｖ以下にすることができず、該Ｄ／Ａコンバータ１を低い電源電圧で動作させる場合に大きな制約になるという問題もある。
【００１７】
本発明の目的は、少ない回路規模および消費電力で、かつ出力電圧の下限値を低くすることができる電流スイッチ回路およびそれを用いるＤ／Ａコンバータを提供することである。
【００１８】
【課題を解決するための手段】
本発明の電流スイッチ回路は、ＩＩＬロジック回路の出力を用いて電流をＯＮ／ＯＦＦする電流スイッチ回路において、前記ＩＩＬロジック回路の出力端がベースに接続され、コレクタを電流出力端子とし、前記電流のＯＮ／ＯＦＦを行うＮＰＮ型の第１のトランジスタと、前記第１のトランジスタのエミッタを接地する第１の抵抗と、前記第１のトランジスタのベースにバイアス電流を供給する第１の定電流源と、エミッタが前記第１のトランジスタのベースに接続され、コレクタが接地され、前記ＩＩＬロジック回路の出力端の電圧を制限するＰＮＰ型の第２のトランジスタと、前記第２のトランジスタのベースにバイアス電圧を供給する電圧バイアス回路とを含むことを特徴とする。
【００１９】
上記の構成によれば、ＩＩＬロジック回路の出力がＯＦＦの場合には、第１のトランジスタのベースには第１の定電流源および第２のトランジスタによって、電圧バイアス回路からのバイアス電圧よりも該第２のトランジスタのＶｂｅ分だけ高いバイアス電圧が供給され、第１のトランジスタのエミッタにはそれより該第１のトランジスタのＶｂｅ分だけ低い電圧、すなわち前記バイアス電圧とほぼ等しい電圧が印加されて該第１のトランジスタはＯＮし、そのコレクタ、すなわち電流出力端子に定電流が流れる。このとき、たとえば第１の抵抗の電圧降下ＶＲ１を０．３Ｖとすると、ＩＩＬロジック回路の出力が接続されている第１のトランジスタのベースには、ＩＩＬトランジスタがＯＦＦの場合でもＶＲ１＋Ｖｂｅ＝０．９〜１．１Ｖの電圧しかかからず、ＩＩＬトランジスタの耐圧以上の電圧がかかることはない。
【００２０】
一方、ＩＩＬロジック回路の出力がＯＮの場合には、第１のトランジスタのベース電圧は約０Ｖになり、該第１のトランジスタはＯＦＦして電流出力端子の電流は殆ど０になる。このようにして、従来の電流スイッチ回路とレベル変換回路とを組合わせた場合と同様に、ＩＩＬロジック回路の出力でスイッチング動作を行うことができる電流スイッチ回路を実現することができる。
【００２１】
そして、本発明の電流スイッチ回路では、たとえば第１の定電流源をＰＮＰ型のトランジスタ１個で構成した場合、該電流スイッチ回路を、３個のトランジスタと１個の抵抗とで実現することができ、チップ面積を縮小することができる。特に、Ｄ／Ａコンバータのように該電流スイッチ回路を多数搭載する回路では、小型パッケージのＩＣヘの搭載を可能にし、また製造コストの増加を防ぐことができる。
【００２２】
また、従来の電流スイッチ回路と異なり、電流スイッチング用の第１のトランジスタを駆動するための第１の定電流源以外で、該第１のトランジスタのＯＮ／ＯＦＦに拘わらず、定電流を作成およびその定電流を消費している構成がないので、消費電力を小さくすることができる。
【００２３】
さらにまた、電流出力端子の電圧、すなわち第１のトランジスタのコレクタ電圧をＶＲ１＋Ｖｓａｔ＝０．６Ｖまで低下することができ、該電流スイッチ回路が搭載されるＤ／Ａコンバータなどを低い電源電圧で動作させる場合の制約を軽減し、出力電圧の下限値を低くすることができる。
【００２４】
また、本発明の電流スイッチ回路では、前記電圧バイアス回路は、入力が電流入力端子に接続され、出力から前記第２のトランジスタのベースに前記バイアス電圧を供給するフィードバック回路と、コレクタを前記電流入力端子とする第３のトランジスタと、前記第３のトランジスタのエミッタを接地する第２の抵抗と、前記第３のトランジスタのベースにバイアス電流を供給する第２の定電流源と、エミッタが前記第３のトランジスタのベースに接続され、コレクタが接地され、前記フィードバック回路の出力がベースに接続されるＰＮＰ型の第４のトランジスタとを備えて構成されることを特徴とする。
【００２５】
上記の構成によれば、電流入力端子に流入した電流が第３のトランジスタのコレクタに流れるようにフィードバック回路の出力電圧が制御される。
【００２６】
したがって、ＩＩＬロジック回路の出力がＯＦＦの場合には、電流出力端子には電流入力端子に流入させた電流と等しい電流出力を得ることができる。また、その電流は、電流スイッチ回路を構成している素子と電圧バイアス回路を構成している素子との特性が揃っていれば、該素子特性の変動や周囲温度による影響を受けることはない。
【００２７】
さらにまた、本発明の電流スイッチ回路では、前記フィードバック回路は、コレクタが電源電位に接続され、エミッタが第３の抵抗を介して接地されるＮＰＮ型の第５のトランジスタによって構成され、該第５のトランジスタのベースをフィードバック回路の入力とし、前記エミッタを出力とすることを特徴とする。
【００２８】
上記の構成によれば、フィードバック回路を極めて簡単な回路によって構成することができる。
【００２９】
また、本発明の電流スイッチ回路では、前記フィードバック回路はオペアンプによって構成され、該フィードバック回路の入力をオペアンプの正入力とし、基準電圧源からの基準電圧をオペアンプの負入力とし、オペアンプの出力を該フィードバック回路の出力とすることを特徴とする。
【００３０】
上記の構成によれば、電流入力端子の電圧を前記基準電圧と等しい値に保ちつつ、電流出力端子から、電流入力端子に流入した電流と等しい電流出力を得ることができる。
【００３１】
さらにまた、本発明の電流スイッチ回路は、前記第５のトランジスタのコレクタをカレントミラー回路の入力となるＰＮＰ型の第６のトランジスタのコレクタに接続し、カレントミラー回路の出力となるＰＮＰ型の第７および第８のトランジスタをそれぞれ前記第１および第２の定電流源とすることを特徴とする。
【００３２】
上記の構成によれば、第１および第２の定電流源から出力される基準電流を第５のトランジスタのコレクタ電流から得ることができる。
【００３３】
したがって、基準電流作成のために新たに電流源を設ける必要がなくなり、回路構成を簡略化し、かつ消費電流を節約することができる。
【００３４】
また、本発明のＤ／Ａコンバータは、前記請求項１〜５の何れかに記載の電流スイッチ回路を、相互に等しい構成で、前記第２のトランジスタのベースが共通になるように複数個接続することを特徴とする。
【００３５】
上記の構成によれば、相互に等しい電流値で、多数の独立にＯＮ／ＯＦＦ可能な電流スイッチ出力を容易に得ることができ、多数の該電流スイッチ回路を搭載するＤ／Ａコンバータは、小型パッケージのＩＣヘの搭載が可能になり、また製造コストの増加を防ぐことができる。
【００３６】
【発明の実施の形態】
本発明の実施の第１の形態について、図１および図２に基づいて説明すれば以下のとおりである。
【００３７】
図１は、本発明の実施の第１の形態の電流スイッチ回路ＳＷの電気回路図である。この電流スイッチ回路ＳＷは、ＩＩＬロジック回路Ｃの出力を用いて、電流出力端子Ｔ１の電流をＯＮ／ＯＦＦする。前記ＩＩＬロジック回路Ｃの出力端は前記電流のＯＮ／ＯＦＦを行うＮＰＮ型のトランジスタＱ１のベースに接続され、コレクタは前記電流出力端子Ｔ１とされる。また、前記トランジスタＱ１のエミッタは、該トランジスタＱ１が、低入力電圧時に入力電圧の微少変化に対して出力電流が大きく変化してしまうことを緩和するための抵抗Ｒ１を介して接地される。
【００３８】
前記トランジスタＱ１のベースにはまた、ハイレベルＶｃｃの電源から定電流源Ｆ１を介して、たとえば数μＡのバイアス電流が供給されるとともに、ＰＮＰ型のトランジスタＱ２のエミッタが接続される。トランジスタＱ２のコレクタは接地され、ベースには電圧バイアス回路Ｂ１からバイアス電圧Ｖ１が供給される。
【００３９】
このように構成することによって、ＩＩＬロジック回路Ｃの出力がＯＦＦの場合には、トランジスタＱ１のベースには定電流源Ｆ１およびトランジスタＱ２によって、電圧バイアス回路Ｂ１からのバイアス電圧Ｖ１よりもトランジスタＱ２のＶｂｅ分だけ高いバイアス電圧Ｖ１＋Ｖｂｅ（Ｑ２）が供給され、トランジスタＱ１のエミッタにはそれより該第１のトランジスタＱ１のＶｂｅ分だけ低い電圧Ｖ１＋Ｖｂｅ（Ｑ２）−Ｖｂｅ（Ｑ１）、すなわち前記バイアス電圧Ｖ１とほぼ等しい電圧が印加されて該トランジスタＱ１はＯＮし、そのコレクタ、すなわち電流出力端子Ｔに定電流が流れる。このとき、たとえば抵抗Ｒの電圧降下ＶＲ１を０．３Ｖとすると、ＩＩＬロジック回路Ｃの出力が接続されているトランジスタＱ１のベースには、ＩＩＬトランジスタがＯＦＦの場合でもＶＲ１＋Ｖｂｅ（Ｑ１）＝０．９〜１．１Ｖの電圧しかかからず、ＩＩＬトランジスタの耐圧以上の電圧がかかることはない。
【００４０】
一方、ＩＩＬロジック回路Ｃの出力がＯＮの場合には、トランジスタＱ１のベース電圧は約０（０．１〜０．２）Ｖになり、該トランジスタＱ１はＯＦＦして電流出力端子Ｔ１の電流は殆ど０になる。このようにして、従来の電流スイッチ回路とレベル変換回路とを組合わせた場合と同様に、ＩＩＬロジック回路Ｃの出力でスイッチング動作を行うことができる電流スイッチ回路ＳＷを実現することができる。
【００４１】
そして、たとえば定電流源Ｆ１をＰＮＰ型のトランジスタ１個で構成した場合、該電流スイッチ回路ＳＷを、３個のトランジスタと１個の抵抗とで実現することができ、チップ面積を縮小することができる。
【００４２】
また、従来の電流スイッチ回路と異なり、電流スイッチング用のトランジスタＱ１を駆動するための定電流源Ｆ１以外で、該トランジスタＱ１のＯＮ／ＯＦＦに拘わらず、定電流を作成およびその定電流を消費している構成がないので、消費電力を軽減することができる。
【００４３】
さらにまた、電流出力端子Ｔ１の電圧、すなわちトランジスタＱ１のコレクタ電圧をＶＲ１＋Ｖｓａｔ（Ｑ１）＝０．６Ｖまで低下することができ、該電流スイッチ回路ＳＷが搭載されるＤ／Ａコンバータなどを低い電源電圧で動作させる場合の制約を軽減し、出力電圧の下限値を低くすることができる。
【００４４】
図２は、前記電圧バイアス回路Ｂ１の一構成例を説明するための前記電流スイッチ回路ＳＷの電気回路図である。図１に対応する部分には、同一の参照符号を付して示す。この電圧バイアス回路Ｂ１は、前記トランジスタＱ１，Ｑ２、抵抗Ｒ１および定電流源Ｆ１にそれぞれ対応して、同一特性の素子で構成されているトランジスタＱ３，Ｑ４、抵抗Ｒ２および定電流源Ｆ２ならびにフィードバック回路ＦＢを備えて構成されている。トランジスタＱ３のコレクタを電流入力端子Ｔ２とし、フィードバック回路ＦＢの出力を前記バイアス電圧Ｖ１としてトランジスタＱ４，Ｑ２のベースに与える構成となっている。
【００４５】
このように電圧バイアス回路Ｂ１を構成することによって、電流入力端子Ｔ２に流入した電流がトランジスタＱ３のコレクタに流れるようにフィードバック回路ＦＢの出力電圧が制御される。その結果、ＩＩＬロジック回路Ｃの出力がＯＦＦの場合には、電流スイッチ回路ＳＷの電流出力端子Ｔ１、すなわちトランジスタＱ１のコレクタには、電流入力端子Ｔ２に流入した電流と等しい電流が流れることになる。この電流は、電流スイッチ回路ＳＷを構成している素子と電圧バイアス回路Ｂ１を構成している素子との特性が揃っていれば、該素子特性の変動や周囲温度による影響を受けることはない。
【００４６】
本発明の実施の第２の形態について、図３に基づいて説明すれば以下のとおりである。
【００４７】
図３は、前記フィードバック回路ＦＢの一構成例であるフィードバック回路ＦＢａを電圧バイアス回路Ｂａに搭載した本発明の実施の第２の形態の電流スイッチ回路ＳＷａの電気回路図である。このフィードバック回路ＦＢａは、コレクタがハイレベルＶｃｃの電源電位に接続され、エミッタが抵抗Ｒ３を介して接地されるＮＰＮ型のトランジスタＱ５によって構成され、該トランジスタＱ５のベースをフィードバック回路ＦＢａの入力とし、前記エミッタを出力とした構成となっている。この構成によれば、前記フィードバック回路ＦＢを極めて簡単な回路によって構成することができる。
【００４８】
本発明の実施の第３の形態について、図４に基づいて説明すれば以下のとおりである。
【００４９】
図４は、前記フィードバック回路ＦＢの他の構成例であるフィードバック回路ＦＢｂを電圧バイアス回路Ｂｂに搭載した本発明の実施の第３の形態の電流スイッチ回路ＳＷｂの電気回路図である。このフィードバック回路ＦＢｂはオペアンプＯＰによって構成され、該フィードバック回路ＦＢｂの入力をオペアンプＯＰの正入力とし、基準電圧源Ｂ２からの基準電圧Ｖ２をオペアンプＯＰの負入力とし、オペアンプＯＰの出力を該フィードバック回路ＦＢｂの出力としている。このような構成とすることによって、電流入力端子Ｔ２の電圧を基準電圧Ｖ２と等しい値に保ちつつ、電流入力端子Ｔ２に流入した電流と等しい電流を電流出力端子Ｔ１に流すことができる。
【００５０】
本発明の実施の第４の形態について、図５に基づいて説明すれば以下のとおりである。
【００５１】
図５は、前記定電流源Ｆ１，Ｆ２を具体的に示す本発明の実施の第４の形態の電流スイッチ回路ＳＷｃの電気回路図である。この電流スイッチ回路ＳＷｃは、前述の電流スイッチ回路ＳＷａに類似している。注目すべきは、前記トランジスタＱ５のコレクタをカレントミラー回路ＣＭの入力となるＰＮＰ型のトランジスタＱ６のコレクタに接続し、カレントミラー回路ＣＭの出力となるＰＮＰ型のトランジスタＱ７，Ｑ８をそれぞれ前記定電流源Ｆ１，Ｆ２とすることである。
【００５２】
このような構成とすることによって、前記定電流源Ｆ１，Ｆ２から出力される基準電流をトランジスタＱ５のコレクタ電流から得ることができ、該基準電流作成のために新たに電流源を設ける必要がなくなり、回路構成を簡略化し、かつ消費電流を節約することができる。前記定電流源Ｆ１，Ｆ２の電流は相対的に等しければよく、その絶対値は重要ではないので、このような構成を採用することができる。また、同じ理由から、カレントミラー回路ＣＭは、この図５で示すような簡略なカレントミラーとすることができる。もちろん、このカレントミラー回路ＣＭのエミッタに抵抗を接続したり、あるいは他の構成のカレントミラー回路としても、本発明の本質は何ら損なわれるものではない。
【００５３】
本発明の実施の第５の形態について、図６に基づいて説明すれば以下のとおりである。
【００５４】
図６は、前述の図５で示す電流スイッチ回路ＳＷｃを用いて構成される本発明の実施の第５の形態であるＤ／Ａコンバータ１１の電気回路図である。このＤ／Ａコンバータ１１は、ＮビットＲ−２Ｒ抵抗ラダー型のＤ／Ａコンバータであり、Ｎ個の電流スイッチ回路ＳＷ１，ＳＷ２，…，ＳＷＮを備えて構成されている。総ての電流スイッチ回路ＳＷ１〜ＳＷＮに共通に、バイアス回路Ｂ３が設けられている。
【００５５】
基準電圧Ｖｒｅｆのライン１２には、前記各電流スイッチ回路ＳＷ１〜ＳＷＮ内の抵抗Ｒ１１〜Ｒ１Ｎの一端が共通に接続され、また各電流スイッチ回路ＳＷ２〜ＳＷＮ内で前記抵抗Ｒ１１〜Ｒ１Ｎの他端間には抵抗Ｒ２１〜Ｒ２Ｎが接続され、前記各抵抗Ｒ１１〜Ｒ１Ｎの他端が各電流スイッチ回路ＳＷ１〜ＳＷＮによって、接地ラインに対して任意にＯＮ／ＯＦＦ制御されることになる。抵抗Ｒ１２〜Ｒ１Ｎと、抵抗Ｒ１１および抵抗Ｒ２１〜Ｒ２Ｎとの抵抗比は、２：１に選ばれる。前記抵抗Ｒ１１〜Ｒ１Ｎおよび抵抗Ｒ２１〜Ｒ２Ｎは、抵抗ラダー回路を構成し、最終段の電流スイッチ回路ＳＷＮ内の抵抗Ｒ１Ｎの他端からは、出力端子１３へ、前記基準電圧Ｖｒｅｆを、抵抗Ｒ１１〜Ｒ１Ｎ；Ｒ２１〜Ｒ２Ｎの組合わせによって分圧して得られた電圧が、Ｄ／Ａ変換出力として導出される。
【００５６】
前記バイアス回路Ｂ３は、総ての電流スイッチ回路ＳＷ１〜ＳＷＮにおいて、トランジスタＱ２のベースをトランジスタＱ４のベースに共通に接続して該トランジスタＱ２のベースに前記バイアス電圧Ｖ１を供給し、トランジスタＱ７のベースをトランジスタＱ６，Ｑ８のベースと接続してカレントミラー回路を構成して該トランジスタＱ７を前記定電流源Ｆ１とする。また、前記電流入力端子Ｔ２となるトランジスタＱ３のコレクタには、定電流源Ｆ３が接続される。
【００５７】
こうして、電流スイッチ回路ＳＷ１〜ＳＷＮは、それぞれ対応したＩＩＬロジック回路Ｃ１〜ＣＮからの出力に応答して独立にスイッチング動作を行うことができ、また相互に等しい電流スイッチ出力を得ることができる。特にこのＤ／Ａコンバータ１１のように、電流スイッチ回路ＳＷ１〜ＳＷＮを多数搭載する回路では、本発明を適用することによって、小型パッケージのＩＣヘの搭載を可能にし、また製造コストの増加を防ぐことができるようになる。
【００５８】
本発明は、上述のような抵抗ラダー型のＤ／Ａコンバータ１１に限らず、たとえば複数の電流スイッチ出力をすべて接続して、電流加算型のＤ／Ａコンバータを構成することもできる。また、任意の整数をＭとして、ある電流スイッチ回路に使用されているトランジスタの面積を他のＭ倍にし、抵抗値を他の１／Ｍ倍にすることによって、Ｍ倍の電流比を有する電流スイッチ出力が得られることは、本実施の形態から容易に推測でき、そのようにして得たＭ倍の電流出力を用いて、重み付けされた電流加算型のＤ／Ａコンバータを構成することも可能である。その他、ＩＩＬロジック回路Ｃの出力を用いて電流をＯＮ／ＯＦＦする必要のある様々な用途に、本発明は適用可能である。
【００５９】
なお、たとえば特開昭６０−２０５５６号公報には、ＩＩＬロジック回路の出力と、電流をＯＮ／ＯＦＦするバイポーラトランジスタとの間に介在されるインタフェイス装置において、ＩＩＬロジック領域にインジェクタと対向してＰ型領域を形成してＰＮＰ型のトランジスタを構成し、そのコレクタであるＰ型領域に流入してくる電流を前記バイポーラトランジスタのベースバイアスとして利用することで、単純な構成で電圧レベルを変換することが示されている。
【００６０】
したがって、本発明とこの特開昭６０−２０５５６号とは、ＩＩＬロジック回路の出力インタフェイスである点で類似している。しかしながら、本発明は電流スイッチ回路であるのに対して、特開昭６０−２０５５６号は電圧レベルのインタフェイスである。このため、図７のトランジスタｑ７を、この特開昭６０−２０５５６号におけるＰ型領域に置換えることで、より単純な構成にできるように思われるけれども、トランジスタｑ６を駆動するベースバイアス電流は、ＩＩＬロジック領域に形成したＰ型領域と基板（Ｎ型領域）とインジェクタ領域（Ｐ型領域）とによって形成され、飽和動作するＰＮＰ型のトランジスタによって供給されることになり、前記飽和動作によって該ベースバイアス電流はトランジスタｑ６のベース−エミッタ間電圧のばらつきに大きく影響されて不安定であり、ベースバイアス電流が限界以上に小さくなるとＮＰＮ型の出力のバイポーラトランジスタは動作しなくなってしまう。
【００６１】
このため、従来技術として、前記特開昭６０−２０５５６号を用いず、飽和動作していないラテラルＰＮＰトランジスタｑ７から成る定電流源をトランジスタｑ６のベースバイアスとして用いる旧来の構成を示している。
【００６２】
また、他にも、たとえば特開平１−１０５５７２号公報も、ＩＩＬロジック回路の出力インタフェイスであるけれども、前記特開昭６０−２０５５６号と同様動作の電圧インタフェイスであるので、その説明を省略する。
【００６３】
【発明の効果】
本発明の電流スイッチ回路は、以上のように、ＩＩＬロジック回路の出力を用いて電流をＯＮ／ＯＦＦする電流スイッチ回路において、前記ＩＩＬロジック回路の出力端を前記ＯＮ／ＯＦＦを行うＮＰＮ型の第１のトランジスタのベースに接続し、ＩＩＬロジック回路の出力がＯＦＦの場合には、第１の定電流源および第２のトランジスタによって該第１のトランジスタをＯＮし、ＩＩＬロジック回路の出力がＯＮの場合には、該第１のトランジスタはＯＦＦする。
【００６４】
それゆえ、該第１のトランジスタのＯＮ時に、ベースには前記電圧バイアス回路からのバイアス電圧よりも第２のトランジスタのＶｂｅ分だけ高いバイアス電圧が供給され、エミッタにはそれより該第１のトランジスタのＶｂｅ分だけ低い電圧、すなわち前記バイアス電圧とほぼ等しい電圧が印加されることになる。したがって、該第１のトランジスタのベースには、たとえば第１の抵抗の電圧降下ＶＲ１を０．３Ｖとすると、ＶＲ１＋Ｖｂｅ＝０．９〜１．１Ｖの電圧しかかからず、ＩＩＬトランジスタの耐圧以上の電圧がかかることはない。
【００６５】
これによって、たとえば第１の定電流源をＰＮＰ型のトランジスタ１個で構成した場合、該電流スイッチ回路を、３個のトランジスタと１個の抵抗とで実現することができ、チップ面積を縮小することができる。特に、Ｄ／Ａコンバータのように該電流スイッチ回路を多数搭載する回路では、小型パッケージのＩＣヘの搭載を可能にし、また製造コストの増加を防ぐことができる。
【００６６】
また、従来の電流スイッチ回路と異なり、電流スイッチング用の第１のトランジスタを駆動するための第１の定電流源以外で、該第１のトランジスタのＯＮ／ＯＦＦに拘わらず、定電流を作成およびその定電流を消費している構成がないので、消費電力を小さくすることができる。
【００６７】
さらにまた、電流出力端子の電圧、すなわち第１のトランジスタのコレクタ電圧をＶＲ１＋Ｖｓａｔ＝０．６Ｖまで低下することができ、該電流スイッチ回路が搭載されるＤ／Ａコンバータなどを低い電源電圧で動作させる場合の制約を軽減し、出力電圧の下限値を低くすることができる。
【００６８】
また、本発明の電流スイッチ回路は、以上のように、前記電圧バイアス回路を、前記第１および第２のトランジスタに対応する第３および第４のトランジスタと、第１の抵抗に対応する第２の抵抗と、第１の定電流源に対応する第２の定電流源と、入力が電流入力端子に接続され、出力が前記第２および第４のトランジスタのベースに共通に接続されるフィードバック回路とを備えて構成し、電流入力端子に流入した電流が第３のトランジスタのコレクタに流れるように、フィードバック回路はその出力電圧を制御する。
【００６９】
それゆえ、ＩＩＬロジック回路の出力がＯＦＦの場合には、電流出力端子には電流入力端子に流入させた電流と等しい電流出力を得ることができる。また、その電流は、電流スイッチ回路を構成している素子と電圧バイアス回路を構成している素子との特性が揃っていれば、該素子特性の変動や周囲温度による影響を受けることはない。
【００７０】
さらにまた、本発明の電流スイッチ回路は、以上のように、前記フィードバック回路を、コレクタが電源電位に接続され、エミッタが第３の抵抗を介して接地されるＮＰＮ型の第５のトランジスタによって構成し、該第５のトランジスタのベースをフィードバック回路の入力とし、前記エミッタを出力とする。
【００７１】
それゆえ、フィードバック回路を極めて簡単な回路によって構成することができる。
【００７２】
また、本発明の電流スイッチ回路は、以上のように、前記フィードバック回路をオペアンプによって構成し、該フィードバック回路の入力をオペアンプの正入力とし、基準電圧源からの基準電圧をオペアンプの負入力とし、オペアンプの出力を該フィードバック回路の出力とする。
【００７３】
それゆえ、電流入力端子の電圧を前記基準電圧と等しい値に保ちつつ、電流出力端子から、電流入力端子に流入した電流と等しい電流出力を得ることができる。
【００７４】
さらにまた、本発明の電流スイッチ回路は、以上のように、前記第５のトランジスタのコレクタをカレントミラー回路の入力となるＰＮＰ型の第６のトランジスタのコレクタに接続し、カレントミラー回路の出力となるＰＮＰ型の第７および第８のトランジスタをそれぞれ前記第１および第２の定電流源とし、第１および第２の定電流源から出力される基準電流を第５のトランジスタのコレクタ電流から得るようにする。
【００７５】
それゆえ、基準電流作成のために新たに電流源を設ける必要がなくなり、回路構成を簡略化し、かつ消費電流を節約することができる。
【００７６】
また、本発明のＤ／Ａコンバータは、以上のように、前記請求項１〜５の何れかに記載の電流スイッチ回路を、相互に等しい構成で、前記第２のトランジスタのベースが共通になるように複数個接続して構成される。
【００７７】
それゆえ、相互に等しい電流値で、多数の独立にＯＮ／ＯＦＦ可能な電流スイッチ出力を容易に得ることができ、多数の該電流スイッチ回路を搭載するＤ／Ａコンバータは、小型パッケージのＩＣヘの搭載が可能になり、また製造コストの増加を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態の電流スイッチ回路ＳＷの電気回路図である。
【図２】図１の電流スイッチ回路ＳＷにおける電圧バイアス回路の一構成例を説明するための電気回路図である。
【図３】図２で示すフィードバック回路の具体的な一構成例を電圧バイアス回路に搭載した本発明の実施の第２の形態の電流スイッチ回路の電気回路図である。
【図４】図２で示すフィードバック回路の具体的な他の構成例を電圧バイアス回路に搭載した本発明の実施の第３の形態の電流スイッチ回路の電気回路図である。
【図５】図３における定電流源を具体的に示す本発明の実施の第４の形態の電流スイッチ回路の電気回路図である。
【図６】図５で示す電流スイッチ回路を用いて構成される本発明の実施の第５の形態であるＤ／Ａコンバータの電気回路図である。
【図７】ＩＩＬロジック回路の出力を入力とする典型的な従来技術の電流スイッチ回路によって構成されるＤ／Ａコンバータの電気回路図である。
【符号の説明】
１１ Ｄ／Ａコンバータ
１３ 出力端子
Ｂ１，Ｂａ，Ｂｂ 電圧バイアス回路
Ｂ２ 基準電圧源
Ｂ３ バイアス回路
Ｃ ＩＩＬロジック回路
Ｃ１〜ＣＮ ＩＩＬロジック回路
ＣＭ カレントミラー回路
Ｆ１ 定電流源（第１の定電流源）
Ｆ２ 定電流源（第２の定電流源）
Ｆ３ 定電流源
ＦＢ，ＦＢａ，ＦＢｂ フィードバック回路
ＯＰ オペアンプ
Ｑ１ トランジスタ（第１のトランジスタ）
Ｑ２ トランジスタ（第２のトランジスタ）
Ｑ３ トランジスタ（第３のトランジスタ）
Ｑ４ トランジスタ（第４のトランジスタ）
Ｑ５ トランジスタ（第５のトランジスタ）
Ｑ６ トランジスタ（第６のトランジスタ）
Ｑ７ トランジスタ（第７のトランジスタ）
Ｑ８ トランジスタ（第８のトランジスタ）
Ｒ１ 抵抗（第１の抵抗）
Ｒ２ 抵抗（第２の抵抗）
Ｒ３ 抵抗（第３の抵抗）
Ｒ１１〜Ｒ１Ｎ；Ｒ２１〜Ｒ２Ｎ 抵抗
ＳＷ，ＳＷａ，ＳＷｂ，ＳＷｃ 電流スイッチ回路
ＳＷ１〜ＳＷＮ 電流スイッチ回路
Ｔ１ 電流出力端子
Ｔ２ 電流入力端子
Claims (6)
- ＩＩＬロジック回路の出力を用いて電流をＯＮ／ＯＦＦする電流スイッチ回路において、
前記ＩＩＬロジック回路の出力端がベースに接続され、コレクタを電流出力端子とし、前記電流のＯＮ／ＯＦＦを行うＮＰＮ型の第１のトランジスタと、
前記第１のトランジスタのエミッタを接地する第１の抵抗と、
前記第１のトランジスタのベースにバイアス電流を供給する第１の定電流源と、
エミッタが前記第１のトランジスタのベースに接続され、コレクタが接地され、前記ＩＩＬロジック回路の出力端の電圧を制限するＰＮＰ型の第２のトランジスタと、
前記第２のトランジスタのベースにバイアス電圧を供給する電圧バイアス回路とを含むことを特徴とする電流スイッチ回路。 - 前記電圧バイアス回路は、
入力が電流入力端子に接続され、出力から前記第２のトランジスタのベースに前記バイアス電圧を供給するフィードバック回路と、
コレクタを前記電流入力端子とする第３のトランジスタと、
前記第３のトランジスタのエミッタを接地する第２の抵抗と、
前記第３のトランジスタのベースにバイアス電流を供給する第２の定電流源と、
エミッタが前記第３のトランジスタのベースに接続され、コレクタが接地され、前記フィードバック回路の出力がベースに接続されるＰＮＰ型の第４のトランジスタとを備えて構成されることを特徴とする請求項１記載の電流スイッチ回路。 - 前記フィードバック回路は、コレクタが電源電位に接続され、エミッタが第３の抵抗を介して接地されるＮＰＮ型の第５のトランジスタによって構成され、該第５のトランジスタのベースをフィードバック回路の入力とし、前記エミッタを出力とすることを特徴とする請求項２記載の電流スイッチ回路。
- 前記フィードバック回路はオペアンプによって構成され、該フィードバック回路の入力をオペアンプの正入力とし、基準電圧源からの基準電圧をオペアンプの負入力とし、オペアンプの出力を該フィードバック回路の出力とすることを特徴とする請求項２記載の電流スイッチ回路。
- 前記第５のトランジスタのコレクタをカレントミラー回路の入力となるＰＮＰ型の第６のトランジスタのコレクタに接続し、カレントミラー回路の出力となるＰＮＰ型の第７および第８のトランジスタをそれぞれ前記第１および第２の定電流源とすることを特徴とする請求項３記載の電流スイッチ回路。
- 前記請求項１〜５の何れかに記載の電流スイッチ回路を、相互に等しい構成で、前記第２のトランジスタのベースが共通になるように複数個接続することを特徴とするＤ／Ａコンバータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000123226A JP3628587B2 (ja) | 2000-04-24 | 2000-04-24 | 電流スイッチ回路およびそれを用いるｄ／ａコンバータ |
| US09/809,079 US6459396B2 (en) | 2000-04-24 | 2001-03-16 | Electric current switch circuit and D/A converter using same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000123226A JP3628587B2 (ja) | 2000-04-24 | 2000-04-24 | 電流スイッチ回路およびそれを用いるｄ／ａコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001308692A JP2001308692A (ja) | 2001-11-02 |
| JP3628587B2 true JP3628587B2 (ja) | 2005-03-16 |
Family
ID=18633562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000123226A Expired - Fee Related JP3628587B2 (ja) | 2000-04-24 | 2000-04-24 | 電流スイッチ回路およびそれを用いるｄ／ａコンバータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6459396B2 (ja) |
| JP (1) | JP3628587B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3966747B2 (ja) * | 2002-03-13 | 2007-08-29 | ローム株式会社 | 半導体集積回路装置 |
| US7116253B2 (en) * | 2003-08-05 | 2006-10-03 | Stmicroelectronics N.V. | Radio frequency digital-to-analog converter |
| KR102538699B1 (ko) * | 2016-07-01 | 2023-06-01 | 에스케이하이닉스 주식회사 | 기판 바이폴라접합트랜지스터의 컬렉터 전류 제어를 위한 회로 디자인 및 이를 이용하여 ptat 전압 발생을 위한 베이스 전류 보상 회로 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57178420A (en) * | 1981-04-25 | 1982-11-02 | Toshiba Corp | D/a converter |
| JPS6020556A (ja) | 1983-07-13 | 1985-02-01 | Matsushita Electronics Corp | 半導体インタ−フエ−ス装置 |
| JPH01105572A (ja) | 1987-10-19 | 1989-04-24 | Sanyo Electric Co Ltd | 半導体集積回路 |
| US5117118A (en) * | 1988-10-19 | 1992-05-26 | Astex Co., Ltd. | Photoelectric switch using an integrated circuit with reduced interconnections |
| US5093585A (en) * | 1991-03-25 | 1992-03-03 | Motorola, Inc. | Current biasing for I2 L circuits |
-
2000
- 2000-04-24 JP JP2000123226A patent/JP3628587B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-16 US US09/809,079 patent/US6459396B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001308692A (ja) | 2001-11-02 |
| US20010033239A1 (en) | 2001-10-25 |
| US6459396B2 (en) | 2002-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448844B1 (en) | CMOS constant current reference circuit | |
| US7151365B2 (en) | Constant voltage generator and electronic equipment using the same | |
| US20070296392A1 (en) | Bandgap reference circuits | |
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| US4786856A (en) | Temperature compensated current source | |
| US4074181A (en) | Voltage regulators of a type using a common-base transistor amplifier in the collector-to-base feedback of the regulator transistor | |
| JP3628587B2 (ja) | 電流スイッチ回路およびそれを用いるｄ／ａコンバータ | |
| US6288660B1 (en) | BiCMOS circuit for controlling a bipolar current source | |
| JP4315724B2 (ja) | バンドギャップ型基準電圧回路のスタートアップ回路 | |
| US5844433A (en) | Sample/hold circuit with current mirror circuits | |
| JPH1124769A (ja) | 定電流回路 | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| US5670868A (en) | Low-constant voltage supply circuit | |
| US6100749A (en) | Current source circuit | |
| US5099139A (en) | Voltage-current converting circuit having an output switching function | |
| CN112311229A (zh) | 电源控制用半导体装置和输出电压可变电源装置 | |
| EP0611105B1 (en) | Current source | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| US5656927A (en) | Circuit arrangement for generating a bias potential | |
| EP3327538B1 (en) | Voltage reference circuit | |
| JP3529601B2 (ja) | 定電圧発生回路 | |
| EP1501001A1 (en) | Bias Circuitry | |
| JP3282907B2 (ja) | 基準電圧発生回路 | |
| JP3713916B2 (ja) | レベルシフト回路 | |
| JP2024108519A (ja) | 基準電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |