JPS58142559A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 このｌｉ＠は、ｇＯＬ（工きツタ・カップルド・ロジッ
ク）又はＯＭＬ（カレント・峰−ドφロジック）Ｖ含む
半導体集積１ｉｕｎｉｔ＜関する・従来より、第１＠Ｉ
Ｃ示すような８０Ｌ（又はＯＭＬ）回路が全知である。

この回路におい１、差動形層のトランジス−Ｑｌないし
Ｑ、が論理プロッタな構成する。ロジックスレッシ１ル
ド電圧ｖ１ｍ”受けるトランジスタＱ。

ｋ対して、差動動作するトランジスＩ　Ｑ曾ｅ　Ｑｓの
ベースに、入力論理信号Ａ、　Ｂが印加される。

そして、トランジスタＱ１のコレクタ及び共通化された
トランジスタＱ＊−Ｑｓのコレクタには、負荷抵抗−、
，４，が設けられ、出力Ｘ、Ｘが形成される。上記差動
形層のトランジスタＱ、ないしＱ、の共通工きツーには
、へ定電ＲＩｃ、　ｖ形成するトランジスタＱ、と、エ
ミッタ抵抗Ｂ＆、とで構成された定電流源が設けられて
いる。この定電流ＩＣ，ｖ形成するため、トランジスタ
Ｑ４のベースには、基準電圧ｖｃ、が印加され工いる。

このよ５なｇＯＬ回路において、上記定電流ＩＣ，は、
出力Ｘ、Ｘの信号振＠を規定する重畳な働きをする・ 上記ＢＯＬ＠路を半導体集積回路で構成する場合、電源
電圧−Ｖ□を供給する電圧供給ｌＩ＃ｃは、分布抵抗を
有するため、その電圧降下によって、各ｇＯＬ回路に供
給される電源電圧−■□には、上記電圧供給縁の分布抵
抗に従った電圧差が生じるＯ このように各ＥＯＬ回路の電源電圧−■１ｍ＃／ｃ差が
生じると、上記定電流Ｉ、、　ｋ差が生じるため、ＥＯ
Ｌ回路間でその信号振幅が異なってし１１５゜そこで、
従来のＢＯＬ回路では、少数の論理ゲートからなる多数
の論理ゲートブロック毎に、上記基準電圧ｖｃ、ｖ形成
する多数の基準電圧発生回路を設けることｋより℃各論
場ゲートブロック毎の電源電圧−Ｖ、Ｉｌ＜対応した基
準電圧Ｖ４を形成するものであった。これｋより、各論
理ゲートプロツク毎ｋ。

その電源電圧−Ｖ□と基準電圧■Ｃｌとの電圧！ｔはぼ
一定とすることがで會るため、半導体集積回路装置内の
すべての論理ゲートの信号振幅な一足にすることがで参
る。

しかし、この場合には、半導体集積回路儒置内に多数の
基準電圧発生回路が必要となり、実質的な論理ゲートの
集積度が大幅に悪化するとともｋ。

論理ゲート轟りの消費電力も増大するという欠点がある
。

この発明の目的は、集積度及び消費電力の改養を図った
半導体集積回路装置Ｖ提供するととにある。

この発明の他の目的は、以下の説明及び図面により明ら
かになるであろう。

以下、との＊＊Ｖ実施例とと−に詳■に説明する。

３１１２図には、この発明の一実施例を示す半導体集積
回路の概略レイアウト図が示されている。

４ＩＶｃＩＩＩＩｌａされないが、コノ実施例テハ、ｌ
ｌｏＬ回路で構成されるディジタル制御回路は、マスタ
ースライス方式によりて、各論理ゲート間の１ＩＩＩｌ
ｌが行なわれる、いわゆるカスーム論ｉｉｓ積回路を構
成する。

半導体チップＩＯの左右辺に沿り二縦方向に配置された
一対の配置１Ｌｔｔ＊　Ｌｔｒは、外部端子と接続され
て、電源電圧−Ｖ□を受ける。なお、両者間での電圧差
が生じないようｋするため、上下辺に沿った一対の配Ｉ
ＩＩＪｔ＊ｅ　ＬｔＩで、上記一対の配ｍＬｔｌｅ　　
ＬｓＣ間が短絡され℃いる。この配−り３．。

Ｌ１１’は、例えば第２層目の配−とされ、後述する基
準電圧発生回路■。、−０１，ＶＣ，−Ｇ、等を構成す
る回路線とは絶縁属を介して分離されている。

上記一対の配線Ｌｔｓ＊　Ｌｔ：関を横方向Ｋ１１ｌす
る梯子状の配線り、１ないしり、ｎが形成されている。

これらの配ＩＩ　Ｌ　ｔｔないしＬｓｎから、後述する
論理ゲート群ＥＯＬ、バッファアンプ＃ＢＡ、。

ＢＡ、等に電源電圧−■ＩＩＩが供給されるものである
。

この実施例では、論理ゲート群ＢＯＬの台論理ゲートは
、第１−に示したようなｇＯＬ回路が用いられる。

壇た、この実施例では、実質的な論理ゲートの集積度及
び消費電力を改善するため、多数の論理ゲーＨＣ基準電
圧ｖｃｓを供給するための少数の基準電圧発生回路ＶＣ
，−Ｇ、　、　ＶＣ，−Ｇ、が半導体チップＩＯの周辺
部分に設けられている。

各論理ゲートの定電流源トランジスタＱ４のベースに印
加される基準電圧ｖＣ１は次のようｋして形成される。

壇ず、多数の論理ゲー　トのうち、上記配■Ｌ、１゜Ｌ
ｌ、′から電気的に遠端とされる電圧と近端とされる電
圧とｋは、上記配−のインピーダンスによりて差が生じ
るととに着目し、その代表的な２つの電圧を選び出す。

この実施例では、上記遠端とされる電圧として、配線Ｌ
□ないしり、ｎのうち、中央の配ＩＩＬ、ｎの中点から
電圧−Ｖ、、ｍＶ注出して、この電圧−Ｖ、、、Ｖ受け
て基準−圧ＶＣａｌｔ−形する第１の基準電圧発生回路
Ｖ、、−Ｇ、が半導体チップＩＯの上下中央部にそれぞ
れ設けられている。

また、上記近端とされる電圧として、上記配線Ｌｍの左
右端からの電圧−Ｖヨ□な注出し工、この電圧−Ｖ、、
、　Ｖ受けて基準電圧ＶＣ，，！形成する第２の基準電
圧発生回路ＶＣ，−Ｇ、が半導体チップＩＯの上下端部
にそれぞれ設けられている。

そして、上記半導体チ゛ツブｌＯの中央ｉ１には、縦方
向に上記配置ｌＬ□ないしり、ｎに対応した複数のバッ
ファアン７　Ｂ　Ａ　１１　ｅ　Ｂ　Ａ１１　ｅ・・・
・・−、Ｂム１゜（図示せず）からなるバッファアンプ
群ＢＡ、が配置すれている。このバッファアンプ群ＢＡ
、　中の各バッファアンプＢＡ□ｍ　　Ｂｉ２．・・・
・・・＊　Ｂ　Ａｓ　ｎは、上記基準電圧ＶＣ，１Ｖ受
は工、その電流増幅をするためのものである。

一万、上配配ＩＩＬｍの左右端付近に対応する半導体チ
ップの端部には、縦方向に上記同様なバッファアンプ群
ＢＡ、が配置されている。これらのバッファアンプ群］
３ｉ、　中の各バッファアンプＢＡ□、ＢＡ□、・・・
・・・、ＢＡ２ｆｌ（図示せず）は、それぞれ上記基準
電圧■。、２ｖ受けて、その電流増幅ｔするためのもの
である。

上記バッファアンプ＄ＢＡｉ、ＢＡ、中の各バッファア
ンプのうち、対応する位置に配置されたバッファアンプ
の出力端子間は、配線り、１ないしり、ｎ（Ｌ、、’な
いしり、ｎ′）で接続され工いる。

そして、上記バッファアンプ群Ｂム、ＢＡｌｖ関に配置
された論理ゲート群１ａＯＬは、それぞれ最短距離の下
ｋ、上記配−Ｌ□、Ｌ□（Ｌｓ＊’）等から電源電圧−
■□と基準電圧ＶＣ１ｖ受けるものである。

なお、Ｐ４ａａ＜おいては、接地電位■及び、論理ゲー
トに対する外部入出力端子は、この発＠に直豪関係ない
ので省略されている。

第３図には、上記基準電圧発生回路Ｖ、、−Ｇ。

（Ｖｃｍ　　”＊　）の一実施例の回路図が示されてい
る。

ベースが共通化されたトランジスタＱ＊　−Ｑｔにおい
て、トランジスタＱ、の工はツー面積が大きく形成さに
工いるので、トランジスタＱｌのベース、工きツタ間電
圧Ｖ□がトランジスタＱｔのそれより小さくなっている
。したがって、トランジスタＱ、の工電ツタ抵抗）（、
、には、上記ベース。

エミッタ量定電圧差に従りた定電流が流れる。

この定電流は、トランジスタＱ、ｖ通して、そのコレク
タ抵抗り、に流れる。そし工、トランジスタＱ、のコレ
クタ電圧は、トランジスタＱ、のベース、エミッタ間電
圧により定電圧化されているので、上記抵抗Ｒ，ｉｃよ
りて基準電圧ｖｃｓが形成される。この基準電圧ｖｃ、
は、トランジスタＱ４のニオツタ、ベースを通し℃レベ
ルアラフサれ、上記トランジスタＱ４　とそのベースが
共通化されたトランジスタＱ、のベース、ニオツタを過
しルベルダウ／されるので、トランジスタＱ４−　Ｑｍ
の工きツタ電圧は、はぼ等しくなり、低インピーダンス
化された出力基準電圧ｖＣ１１（ｖＣａｌ）が形成され
る。

な−１このトランジスタＱｓのニオツタと、ダイオード
形態とされたトランジスタＱ、のコレクタ間には、抵抗
Ｒ６が設けられている。また、トランジスタＱ、の；レ
クタには抵抗ｂ＠が設けられている。一方、トランジス
タＱ、の；レクタには、抵抗Ｒ，，Ｒ４が直列に設けら
れ、これら抵抗Ｒ，，Ｒ，の曇絖点が、上記トランジス
タＱ４Ｑ、のペース）ＩＣ＠絖されている。

上記基準電圧ＶＣ，は、トランジスタＱ、のベース、工
きツタ間電圧に抵抗Ｒ１の電圧降下ｖＲ見た電圧となる
ので、その電源電圧−■ｌ□”ｌ１ｌ）ｋ従った電圧と
なる。

第４図には、上記バッファアンプ＄ＢＡ、。

ＢＡ、中の各バッファアンプの一笑施例の回路図が示さ
れている。

との実施例では、例えは、電源電圧＠Ｌ、に対応した１
組のバッファアンプＢＡ、ｍ、ＢＡ、。カｙｒｃされて
いる。

バッファアンプＢ　Ａ、ｍは、上記基準電圧ｖｅｌｌを
受ける差動トランジスタ回路と、エミッタフォロワ出力
回路とで構成され、１００−負帰還されているので、ボ
ルテージフォクワＷＡ踏とし工作用する。しｔがって、
その出力電圧は上記基準電圧Ｖ　　と等しくなる。なお
、□上記バッファアンプ１ｌ ＢＡ□、は、電流押出し回路とし文動作させるために、
工２ツタフォロワ出力トランジスタＱａの工きツタと電
源電圧−Ｖ□１と０間には、負荷抵抗が一万、バッファ
アンプＢ　Ａ、ｍは、上記基準電圧■。、Ｖ受ける差動
トランジスタ回路と、エミッタフォロワ出力回路とで構
成され、同様Ｋ１００ＩＩ負帰還されているので、ボル
テージフォロワ回路とし工作用し、その出力電圧を上記
基準電圧ｖＨＩＳと等しくする。このバッファアンプＢ
　Ａ、ｒｎは、電流吸込み回路として動作させるため、
工きツタフォロワ出力トランジスタＱ！、のエミッタと
電ａｍ圧−ｖ１□との間には、負荷抵抗ル３．が設けら
れている。

上記バッファアンプＢＡ、ｍ、ＢＡ、ｍの出力端子間は
、所定の分布抵抗Ｒ１−持った配線ＬＩｆｎ（ＬＩｆｎ
’）ｋよりてＩ！絖されている。

ｆｉｆｌｌ！に示すようＫ、上ｌｉｅ　電６１　ｍ　圧
−■ＨＨ１＊　−ｖｍｕは、その配線抵抗によって電圧
差が生じている。

したがって、その電源電圧ＩＩ　Ｌ　雪の各点の電圧も
、上記電圧差と、各点における配線抵抗比にほぼ従って
変化するものである。

−万、Ｊ−配電源電圧−ｖＩＩＩｓ　ｅ　−ＶＨＩ　１
ｔＣ従り’Ｃ形成された基準電圧ｖＣａｔ　＠　ｖＣａ
ｌも、上記電圧！に見合った電圧差が生じるものである
。したがって、両者を緒ぶ配ＪＩＬ、ｒｎ（Ｌ、、、；
）の各点の電圧も、上記電源電圧１１１Ｌｓｍの各点の
電圧と同様に変化する。

このことより、上記配置ｓＬ、ｒｎｅ　Ｌ、ｍ（Ｌ、、
、；）４対応する点から電源電圧−■、、と基準電圧Ｖ
Ｃ，ｖ受ける各論理ゲートには、一定の定電流ＩＣ，ｖ
Ｒすことができる。したがって、その信号振幅も一足に
することができる。

この実施例では、全ての論理ゲートに対して６個の基準
電圧発生回路しか設けていないので、大幅な集積度の向
上ｖｌｌｌることができる。

例えば、１５００ゲートからなる１ＯＬＩｉｌ！を構成
する場合、従来のように数ゲート修に１つの基準電圧発
生回路を設けていたのでは、基準電圧発生回路は、１５
０ないし３００個も必ｌ！把なってし啼うのである。上
記基準電圧発生ａ＊ｖ削減した分だけ、よけいに論理ゲ
ートが形成で館るから、大幅な集積度の向上を図ること
ができる。

また、基準電圧発生回路で消費電力が削減できるから、
１つの論理ゲート当りの消費電力も大幅に削減すること
ができる。

さらｋ、電源電圧−Ｖ、１ｖ−３ポル）程［＆Ｃ小さく
して、低消費電力化を図る場合においては、論理ゲート
の抵抗１％、の抵抗Ｉ［ｖ小さくする必要がある。この
ように抵抗Ｒ１の抵抗値を小さくすると、電源電圧−７
１ｍの変化に対する定電流ＩＣ。

の変化率（感＆）が大きくなる。しかし、この実施例の
適用によって、上記電源電圧−７ｍｍの変化に従って基
準電圧■ｃ、も変化するので、上記定電流ＩＣ，Ｙ一定
にすることができる。

したがって、電源電圧−■□の絶対値的な低電圧化に際
しても、有効に作用して、その消費電力をいっそう小さ
くすることができる。

さらに、上述のように、各論理ゲートの信号振幅が一定
に補償され℃いることより、信号パ振暢のマージンを小
さくで鎗るため、信号振幅の低振幅化が図られ高速動作
化ｔ−４１することかできる。

この発明は、前記実施例に限定されない。

ｇＯＬ又はＯＭＬＩ回路は、第１図の回路において、エ
ミッタフォロワ出カドランジス＃を設けたものであって
もよい。この場合Ｋｊ＋−いて、エミッタフォロワ出力
トランジスタの負荷は、例えバー２ボルトの低電源電圧
に＠続するものとしてもよい。

また、電源電圧−Ｖ□を供給する配−レイアウトは、種
々変形できるものであり、この配線レイアウトに従って
、上記電気的に遠端とされる電圧注出点及び近端電圧注
出点が選ばれる。そし、て、上記バッファアンプ間の配
線も、上記配線レイアウトに従って設けられるものであ
る。

さらに、第２図の実施例では、基準電圧発生回路ｖ２ｍ
１組で構成したのは、その出力基準電圧のバラツキｖｌ
ｌＩ滅するためのものである。したがって、原理的には
、上述のような配−レイアウトの下では、半導体チップ
ＩＯの上部又は下藝の３個の基準電圧発生回路だけで足
りるものである。

また、基準電圧発生回路及びバッファアンプの具体的構
成は、種々の実施形ｓｖ採ることがで伊るものである。

【図面の簡単な説明】

第１図は、ｇＯＬ（又はＯＭＬ）の−例な示す回路図、
第２図は、こり発明の一実施例を示す概略レイアウト図
、第３図は、その基準電圧発生回路の一実施例を示す回
路図、第４図は、ノ（ツファアンプの一実施例を示す回
路図である。 第　　１　　図 第　　３　　図 第　　４　　図

Claims (1)

1. 【特許請求の範囲】 １、！Ｉ動形態のトランジスタで構成された論理ブロッ
   クと、これらの差動形態のトランジスタの共通−１−ｊ
   ツタに設けられ、トランジスタと工ｚ％−ツタ抵抗とで
   構成された定電流源と【含む多数の論理ゲート回路と、
   上記各論理ゲートに電源電圧を供給する電圧供給暑と、
   この電圧供給層のうち、上記定電流源の抵抗に電圧を供
   給する電源電圧−の外部電源端子から電気的に遠端とさ
   れた箇所の電圧を受けて、上記定電流源のトランジスタ
   のベースに印加される基準電圧（ＶＣ，１）Ｖ形成する
   第１の基準電圧発生回路と、上記外部電源端子から電気
   的に近端とされた箇所の電圧を受けて、上記定ｔｅａの
   トランジスタのペースに印加される基準電圧（Ｖｃ、、
   ）ｔ’影形成る第２の基準電圧発生回路と、上記第１の
   基準電圧発生回路で形成された基準電圧（ＶＣ，、）ｔ
   ’受ける第１のバッファアンプと、上記第２の基準電圧
   発生回路で形成された基準電圧（、ＶＣ，、）’に’受
   ける第２のバッファアンプとを具備し、上記第１．第２
   のバッファアンプの出力端子間を所定の分布抵抗値Ｖ待
   った配■で接続し工両者の電圧差に従った電流ｖＲすと
   ともｋ、この配−〇各箇所から対応する論理ゲートに、
   その基準電圧（Ｖ、、）ｖ供給するものとしたこと１−
   特徴とする半導体集積回路装置。 ２、上記第１のバッファアンプの出力回路は、上記配Ｉ
   と第２のバッファアンプの負荷抵抗を負荷とするエミッ
   タフｔロワ回路で構成されるものであるととＶ特徴とす
   る特許請求の範囲第１項記載の半導体集積回路装置。 ３、上記電源電圧硼は、半導体チップの対向する両周辺
   ｉＢｋ千行に設げられ、比較的低インピーダンスの第１
   の配線対と、このｊｌｌｌｌｌの配線対間を梯子状に結
   ぶ比較的高インピーダンスの第２の配一群からなり、上
   記第１の配線対が外部電源端子に接続され、上記第２の
   配線群が各論理ゲートに電圧供給を行なうものであるこ
   とｖ４１黴とする特許請求の範囲第１又は第２項記載の
   半導体集積＠路装置。