JPS63211745A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63211745A
JPS63211745A JP4572987A JP4572987A JPS63211745A JP S63211745 A JPS63211745 A JP S63211745A JP 4572987 A JP4572987 A JP 4572987A JP 4572987 A JP4572987 A JP 4572987A JP S63211745 A JPS63211745 A JP S63211745A
Authority
JP
Japan
Prior art keywords
substrate
peripheral circuit
semiconductor device
cell array
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4572987A
Other languages
English (en)
Other versions
JPH0682781B2 (ja
Inventor
Kazuo Shibata
一雄 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62045729A priority Critical patent/JPH0682781B2/ja
Publication of JPS63211745A publication Critical patent/JPS63211745A/ja
Publication of JPH0682781B2 publication Critical patent/JPH0682781B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に基板電圧発生回路を有
する半導体装置に関する。
〔従来の技術〕
従来の半導体装置においては、チップなどの基板に一個
所の基板電圧発生回路を設けたものが使用されている。
第３図はかかる従来の半導体装置の平面図である。
第３図に示すように、かかる半導体装置は基板１１（チ
ップ）内にセルアレイ部１２とこのセルアレイ部１２の
周囲に形成した周辺回路部１３とを設け、さらに周辺回
路部１３の一個所に基板電圧発生回路１４を設けている
。この−個所の基板電圧発生回路１４によりチップ１１
全体の基板電圧を発生させ供給している。
〔発明が解決しようとする問題点〕
上述した従来の基板電圧発生回路はチップ内の一個所に
のみ配置されている。しかしながら、チップ自体は単位
面積あたり約２０Ωの基板抵抗があるため、チップ内で
電圧降下が起き、同一基板内における基板電圧が均一に
なりにくいという欠点がある。
本発明の目的はかかる同一基板内における基板電圧が均
一な半導体装置を提供することにある。
〔問題点を解決するための手段〕　。
本発明の半導体装置は、基板上にセルアレイ部とこのセ
ルアレイ部の周囲に形成され周辺回路部とを有し、前記
のセルアレイ部を介して対向する少なくとも一方の周辺
回路部にそれぞれ一つ以上の基板電圧発生回路を離して
配置するように構成される。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図は本発明の第一の実施例を示す半導体装置の平面
図である。
第１図に示すように、基板１上にセルアレイ部２と周辺
回路部３を形成することは従来例（第３図）と同じであ
るが、この実施例に示される半導体装置は基板電圧発生
回路４ａ、４ｂが複数個存在しているため、同一基板内
での基板電圧が基板抵抗（単位面積あたり約２０Ω）の
影響を受は難く均一にすることができる。
第２図は本発明の第二の実施例を示す半導体装置の平面
図である。
第２図に示すように、本実施例は基板１上に形成された
周辺回路部３内に設けられる基板電圧発生回路４ａ〜４
ｃがセルアレイ部２を間に対称的に均一に配置されてい
る。これにより、この第二の実施例は前記第一の実施例
よりも基板抵抗の影響をより受は難く、基板電圧をより
均一にすることができる。
〔発明の効果〕
以上説明したように、本発明の半導体装置はチップ内の
周辺回路部に複数個の基板電圧発生回路を離して配置す
ることにより、チップ内の基板電圧を均一にできるとい
う効果がある。
【図面の簡単な説明】
第１図は本発明の第一の実施例を示す半導体装置の平面
図、第２図は本発明の第二の実施例を示す半導体装置の
平面図、第３図は従来の一例を示す半導体装置の平面図
である。 １・・・基板（チップ〉、２・・・セルアレイ部、３・
・・周辺回路部、４ａ〜４ｄ・・・基板電圧発生回路。

Claims (1)

    【特許請求の範囲】
  1. 基板上にセルアレイ部とこのセルアレイ部の周囲に形成
    された周辺回路部とを有してなる半導体装置において、
    前記セルアレイ部を介して対向する少なくとも一方の周
    辺回路部にそれぞれ一つ以上の基板電圧発生回路を離し
    て配置したことを特徴とする半導体装置。
JP62045729A 1987-02-27 1987-02-27 半導体装置 Expired - Lifetime JPH0682781B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62045729A JPH0682781B2 (ja) 1987-02-27 1987-02-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62045729A JPH0682781B2 (ja) 1987-02-27 1987-02-27 半導体装置

Publications (2)

Publication Number Publication Date
JPS63211745A true JPS63211745A (ja) 1988-09-02
JPH0682781B2 JPH0682781B2 (ja) 1994-10-19

Family

ID=12727406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62045729A Expired - Lifetime JPH0682781B2 (ja) 1987-02-27 1987-02-27 半導体装置

Country Status (1)

Country Link
JP (1) JPH0682781B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0321052A (ja) * 1989-06-19 1991-01-29 Toshiba Corp 半導体集積回路
US5127966A (en) * 1990-03-20 1992-07-07 Kawasaki Steel Corporation Method of producing hot-dip galvannealed steel sheet free of ti white-stripe defects

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58142559A (ja) * 1982-02-19 1983-08-24 Hitachi Ltd 半導体集積回路装置
JPS5913364A (ja) * 1982-07-14 1984-01-24 Toshiba Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58142559A (ja) * 1982-02-19 1983-08-24 Hitachi Ltd 半導体集積回路装置
JPS5913364A (ja) * 1982-07-14 1984-01-24 Toshiba Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0321052A (ja) * 1989-06-19 1991-01-29 Toshiba Corp 半導体集積回路
US5127966A (en) * 1990-03-20 1992-07-07 Kawasaki Steel Corporation Method of producing hot-dip galvannealed steel sheet free of ti white-stripe defects

Also Published As

Publication number Publication date
JPH0682781B2 (ja) 1994-10-19

Similar Documents

Publication Publication Date Title
ATE91805T1 (de) Fluessigkristallanzeigevorrichtung.
JPH061802B2 (ja) 半導体装置
JPS63308343A (ja) 半導体集積回路
JPS63211745A (ja) 半導体装置
JPH07114258B2 (ja) 半導体メモリ
KR950020965A (ko) 반도체 장치
JP2830781B2 (ja) マスタスライス型ゲートアレイ
JPS5882533A (ja) 半導体集積回路装置
JP2002246470A (ja) 半導体装置
JPS6388855A (ja) 集積回路装置
JPH03152956A (ja) 半導体集積回路
KR0144243B1 (ko) 게이트 어레이의 입출력 셀 레이아웃 방법
JPS63308344A (ja) マスタ−スライス型半導体集積回路装置の製造方法
JPH04239758A (ja) 半導体集積回路装置
JPS61123164A (ja) 半導体集積回路用パツケ−ジ
JPH04147675A (ja) マスタースライス式半導体集積回路装置
JP2521943B2 (ja) プログラマブルロジックアレイ装置
JPH04119663A (ja) 半導体装置
JPS63207149A (ja) Ｍｏｓ型半導体集積回路装置
JPH04260352A (ja) 半導体集積回路装置
JPS635556A (ja) 半導体メモリ集積回路装置
JPH04120771A (ja) マスタースライス方式集積回路装置用遅延セル
JPS62122139A (ja) 半導体記憶装置
JPH04147664A (ja) 大規模集積回路装置
JPS61270857A (ja) 半導体装置