JP2007265621A - 半導体メモリ素子の信号伝達制御装置 - Google Patents
半導体メモリ素子の信号伝達制御装置 Download PDFInfo
- Publication number
- JP2007265621A JP2007265621A JP2007187446A JP2007187446A JP2007265621A JP 2007265621 A JP2007265621 A JP 2007265621A JP 2007187446 A JP2007187446 A JP 2007187446A JP 2007187446 A JP2007187446 A JP 2007187446A JP 2007265621 A JP2007265621 A JP 2007265621A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- sense amplifier
- signal
- control signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Abstract
【解決手段】第1基準電圧を発生させる第1基準電圧発生部130、前記第1基準電圧より低い第2基準電圧を発生させる第2基準電圧発生部140、センスアンプを制御するためのクロック信号を出力する制御信号発生部200、第1基準電圧発生部130の出力端と第2基準電圧発生部140の出力端との間に複数の接続ノードを有して接続されており、該複数の接続ノードを介して、複数の異なるレベルの基準電圧を出力する抵抗部150、及び前記クロック信号及び前記基準電圧を受信し、該基準電圧により制御信号発生部200からの距離に応じて、受信した前記クロック信号の出力のタイミングを調節し、調節した前記クロック信号に応じて前記センスアンプの駆動を制御する複数のセンスアンプ駆動部160〜190を備える。
【選択図】図7
Description
20、140 第2基準電圧発生部
30、150 抵抗部
41〜44 データ出力部
50 制御信号発生部
160、170、180、190 センスアンプ駆動部
Vref_1〜Vref_i 基準電圧
V1〜V4 電源電圧
clk クロック信号
clk_out クロック出力信号
data データ入力信号
DQ データ出力信号
RTO RTO信号
Claims (5)
- 第1基準電圧を発生させる第1基準電圧発生部、
前記第1基準電圧より低い第2基準電圧を発生させる第2基準電圧発生部、
センスアンプを制御するためのクロック信号を出力する制御信号発生部、
前記第1基準電圧発生部の出力端と前記第2基準電圧発生部の出力端との間に複数の接続ノードを有して接続されており、該複数の接続ノードを介して、複数の異なるレベルの基準電圧を出力する抵抗部、及び
前記クロック信号及び前記基準電圧を受信し、該基準電圧により前記制御信号発生部からの距離に応じて、受信した前記クロック信号の出力のタイミングを調節し、調節した前記クロック信号に応じて前記センスアンプの駆動を制御する複数のセンスアンプ駆動部を備えていることを特徴とする半導体メモリ素子の信号伝達制御装置。 - 前記複数のセンスアンプ駆動部が、
前記制御信号発生部からの距離に比例した前記基準電圧を受けるように構成されていることを特徴とする請求項1記載の半導体メモリ素子の信号伝達制御装置。 - 前記センスアンプ駆動部が、
前記制御信号発生部から受信した前記クロック信号に応じて、センスアンプの駆動を制御するセンスアンプ駆動信号を出力するセンスアンプアレイ、及び
受信した基準電圧に応じて、前記センスアンプを駆動するセンスアンプドライバを備えていることを特徴とする請求項1記載の半導体メモリ素子の信号伝達制御装置。 - 前記抵抗部が、
複数の抵抗素子を備えており、該複数の抵抗素子の接続端のそれぞれと、前記複数のセンスアンプ駆動部のそれぞれとが、前記接続ノードにより接続されていることを特徴とする請求項1記載の半導体メモリ素子の信号伝達制御装置。 - 前記第2基準電圧発生部が、接地端であることを特徴とする請求項1記載の半導体メモリ素子の信号伝達制御装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2001-038019 | 2001-06-29 | ||
KR10-2001-0038019A KR100400311B1 (ko) | 2001-06-29 | 2001-06-29 | 반도체 메모리 소자의 신호 지연 제어 장치 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002185614A Division JP4228182B2 (ja) | 2001-06-29 | 2002-06-26 | 半導体メモリ素子の信号伝達制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007265621A true JP2007265621A (ja) | 2007-10-11 |
JP4999584B2 JP4999584B2 (ja) | 2012-08-15 |
Family
ID=19711513
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002185614A Expired - Fee Related JP4228182B2 (ja) | 2001-06-29 | 2002-06-26 | 半導体メモリ素子の信号伝達制御装置 |
JP2007187446A Expired - Fee Related JP4999584B2 (ja) | 2001-06-29 | 2007-07-18 | 半導体メモリ素子の信号伝達制御装置 |
JP2007187445A Expired - Fee Related JP4874885B2 (ja) | 2001-06-29 | 2007-07-18 | 半導体メモリ素子の信号伝達制御装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002185614A Expired - Fee Related JP4228182B2 (ja) | 2001-06-29 | 2002-06-26 | 半導体メモリ素子の信号伝達制御装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007187445A Expired - Fee Related JP4874885B2 (ja) | 2001-06-29 | 2007-07-18 | 半導体メモリ素子の信号伝達制御装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6707728B2 (ja) |
JP (3) | JP4228182B2 (ja) |
KR (1) | KR100400311B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104795098A (zh) * | 2014-01-20 | 2015-07-22 | 南亚科技股份有限公司 | 存储器装置与控制方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4308461B2 (ja) * | 2001-10-05 | 2009-08-05 | ラムバス・インコーポレーテッド | 半導体記憶装置 |
KR100520178B1 (ko) * | 2003-03-28 | 2005-10-10 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 입력 버퍼 |
US6975557B2 (en) * | 2003-10-02 | 2005-12-13 | Broadcom Corporation | Phase controlled high speed interfaces |
US7430680B2 (en) * | 2005-01-19 | 2008-09-30 | Broadcom Corporation | System and method to align clock signals |
US7593050B2 (en) * | 2006-02-27 | 2009-09-22 | Eastman Kodak Company | Delay management circuit for reading out large S/H arrays |
KR100845776B1 (ko) * | 2006-11-23 | 2008-07-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 센스앰프 제어회로 및 방법 |
KR100903367B1 (ko) | 2007-11-02 | 2009-06-23 | 주식회사 하이닉스반도체 | 고속으로 데이터 송신할 수 있는 반도체 메모리 장치 및 그를 포함하는 시스템 |
TWI391781B (zh) | 2007-11-19 | 2013-04-01 | Tokyo Ohka Kogyo Co Ltd | 光阻組成物,光阻圖型之形成方法,新穎化合物及酸產生劑 |
KR100945929B1 (ko) * | 2008-03-17 | 2010-03-05 | 주식회사 하이닉스반도체 | 데이터 출력회로 |
JP2010146627A (ja) * | 2008-12-18 | 2010-07-01 | Elpida Memory Inc | ダイナミック型半導体記憶装置およびそのリフレッシュ制御方法 |
US9025399B1 (en) * | 2013-12-06 | 2015-05-05 | Intel Corporation | Method for training a control signal based on a strobe signal in a memory module |
US10585672B2 (en) | 2016-04-14 | 2020-03-10 | International Business Machines Corporation | Memory device command-address-control calibration |
US11205480B1 (en) * | 2020-09-11 | 2021-12-21 | Micron Technology, Inc. | Ramp-based biasing in a memory device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58142559A (ja) * | 1982-02-19 | 1983-08-24 | Hitachi Ltd | 半導体集積回路装置 |
JPS63266919A (ja) * | 1987-04-24 | 1988-11-04 | Hitachi Ltd | 半導体集積回路装置 |
JPH02183493A (ja) * | 1989-01-10 | 1990-07-18 | Matsushita Electron Corp | 半導体メモリ装置 |
JPH0785670A (ja) * | 1993-09-20 | 1995-03-31 | Matsushita Electric Ind Co Ltd | センスアンプ駆動回路 |
JPH11121717A (ja) * | 1997-10-13 | 1999-04-30 | Hitachi Ltd | 半導体記憶装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2874097B2 (ja) * | 1989-10-24 | 1999-03-24 | 富士通株式会社 | 半導体メモリ装置 |
US5263000A (en) | 1992-10-22 | 1993-11-16 | Advanced Micro Devices, Inc. | Drain power supply |
JP3299342B2 (ja) | 1993-06-11 | 2002-07-08 | 株式会社日立製作所 | 半導体メモリモジュール |
JP3160480B2 (ja) | 1994-11-10 | 2001-04-25 | 株式会社東芝 | 半導体記憶装置 |
US5574552A (en) * | 1995-01-19 | 1996-11-12 | Laser Technology, Inc. | Self-calibrating precision timing circuit and method for a laser range finder |
JPH08263985A (ja) * | 1995-03-24 | 1996-10-11 | Nec Corp | 半導体記憶装置 |
US5548560A (en) | 1995-04-19 | 1996-08-20 | Alliance Semiconductor Corporation | Synchronous static random access memory having asynchronous test mode |
JP3528400B2 (ja) * | 1996-03-05 | 2004-05-17 | 三菱電機株式会社 | 放電加工装置および放電加工方法 |
US5933379A (en) | 1996-11-18 | 1999-08-03 | Samsung Electronics, Co., Ltd. | Method and circuit for testing a semiconductor memory device operating at high frequency |
US5757705A (en) | 1997-01-22 | 1998-05-26 | Micron Technology, Inc. | SDRAM clocking test mode |
JPH10289585A (ja) * | 1997-04-16 | 1998-10-27 | Sony Corp | 半導体記憶装置 |
JP3189745B2 (ja) | 1997-06-27 | 2001-07-16 | 日本電気株式会社 | 同期式半導体記憶装置 |
JPH11219600A (ja) | 1998-02-03 | 1999-08-10 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JPH11225062A (ja) * | 1998-02-05 | 1999-08-17 | Hitachi Ltd | 出力回路 |
JPH11306763A (ja) | 1998-04-23 | 1999-11-05 | Nec Corp | 半導体記憶装置 |
JP2000021177A (ja) | 1998-06-30 | 2000-01-21 | Fujitsu Ltd | 半導体記憶装置 |
JP2000048570A (ja) | 1998-07-28 | 2000-02-18 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP4079522B2 (ja) * | 1998-08-27 | 2008-04-23 | エルピーダメモリ株式会社 | 半導体集積回路装置 |
KR100287186B1 (ko) * | 1999-03-29 | 2001-04-16 | 윤종용 | 반도체 메모리 장치의 상보형 차동 입력 버퍼 |
JP2001195355A (ja) * | 2000-01-14 | 2001-07-19 | Sony Corp | データ処理回路 |
JP4798881B2 (ja) * | 2001-06-18 | 2011-10-19 | 富士通セミコンダクター株式会社 | 半導体集積回路装置 |
-
2001
- 2001-06-29 KR KR10-2001-0038019A patent/KR100400311B1/ko not_active IP Right Cessation
-
2002
- 2002-05-21 US US10/152,267 patent/US6707728B2/en not_active Expired - Fee Related
- 2002-06-26 JP JP2002185614A patent/JP4228182B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-12 US US10/755,732 patent/US6845050B2/en not_active Expired - Lifetime
-
2007
- 2007-07-18 JP JP2007187446A patent/JP4999584B2/ja not_active Expired - Fee Related
- 2007-07-18 JP JP2007187445A patent/JP4874885B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58142559A (ja) * | 1982-02-19 | 1983-08-24 | Hitachi Ltd | 半導体集積回路装置 |
JPS63266919A (ja) * | 1987-04-24 | 1988-11-04 | Hitachi Ltd | 半導体集積回路装置 |
JPH02183493A (ja) * | 1989-01-10 | 1990-07-18 | Matsushita Electron Corp | 半導体メモリ装置 |
JPH0785670A (ja) * | 1993-09-20 | 1995-03-31 | Matsushita Electric Ind Co Ltd | センスアンプ駆動回路 |
JPH11121717A (ja) * | 1997-10-13 | 1999-04-30 | Hitachi Ltd | 半導体記憶装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104795098A (zh) * | 2014-01-20 | 2015-07-22 | 南亚科技股份有限公司 | 存储器装置与控制方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007299527A (ja) | 2007-11-15 |
KR100400311B1 (ko) | 2003-10-01 |
US6707728B2 (en) | 2004-03-16 |
KR20030002420A (ko) | 2003-01-09 |
JP4999584B2 (ja) | 2012-08-15 |
US6845050B2 (en) | 2005-01-18 |
JP4228182B2 (ja) | 2009-02-25 |
US20040141383A1 (en) | 2004-07-22 |
JP2003030986A (ja) | 2003-01-31 |
US20030002356A1 (en) | 2003-01-02 |
JP4874885B2 (ja) | 2012-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4999584B2 (ja) | 半導体メモリ素子の信号伝達制御装置 | |
US6366149B1 (en) | Delay circuit having variable slope control and threshold detect | |
KR101735091B1 (ko) | 컬럼소스신호 생성회로 | |
US7863946B2 (en) | Electric signal outputting apparatus with a switching part, an impedance matching part, and an auxiliary switching part | |
US7282968B2 (en) | Data output driver and semiconductor memory device having the same | |
US6333875B1 (en) | Semiconductor circuit with adjustment of double data rate data latch timings | |
KR100933677B1 (ko) | 반도체 소자 | |
US7205814B2 (en) | Pulse generator | |
US8754688B2 (en) | Signal output circuit and semiconductor device including the same | |
JPH1079194A (ja) | スキューロジック回路装置 | |
JP2006127731A (ja) | 半導体メモリ装置のデータ入出力ドライバ及びその駆動方法 | |
US6822490B2 (en) | Data output circuit for reducing skew of data signal | |
KR100968150B1 (ko) | 클럭제어회로 및 이를 이용한 반도체 메모리 장치 | |
KR100299564B1 (ko) | 펄스드라이버 | |
KR100401512B1 (ko) | 디큐 마스크 셋업/홀드 시간 조절 회로 | |
KR101180392B1 (ko) | 반도체 메모리 장치의 데이터 출력 회로 | |
KR100674893B1 (ko) | 전류 소모를 줄이기 위한 지연 동기 루프의 전원 제어 장치 | |
KR100434966B1 (ko) | 출력 드라이버 | |
KR960005194B1 (ko) | 반도체 장치 | |
US7349290B2 (en) | Semiconductor memory device | |
KR100457331B1 (ko) | 펄스발생회로 | |
KR100732283B1 (ko) | 펄스 발생 회로 | |
KR100436044B1 (ko) | 더미 파이엑스 드라이버 | |
KR20030042492A (ko) | 클럭 튜닝 기능을 갖는 클럭 버퍼 회로 | |
JP2004110000A (ja) | データドライヴァ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120515 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |