KR100436044B1

KR100436044B1 - 더미 파이엑스 드라이버

Info

Publication number: KR100436044B1
Application number: KR10-2001-0057328A
Authority: KR
Inventors: 정지윤
Original assignee: 주식회사 하이닉스반도체
Priority date: 2001-09-17
Filing date: 2001-09-17
Publication date: 2004-06-12
Also published as: KR20030024269A

Abstract

본 발명은 별도의 제어신호를 사용하지 않는 더미 파이엑스 드라이버에 관한 것으로 이를 위한 본 발명은, 메모리의 워드 라인을 활성화 시키는 파이엑스 드라이버의 출력을 입력으로 하여 상기 파이엑스 드라이버의 출력를 풀업시키는 더미 파이엑스 드라이버에 있어서, 입력 신호를 인가받아 고전압으로 출력하되, 입력된 신호의 전위를 특정 전위까지 끌어올리는데 소요되는 시간을 감소시키는 고전압 드라이버부; 상기 입력 신호를 입력받아 상기 입력신호의 에지에 동기된 펄스신호를 제어신호로서 출력하는 지연펄스 생성부; 및 상기 제어신호에 응답하여 상기 고전압 드라이버부의 출력을 상기 입력신호로 전달하여 피드백 루프를 형성하는 패스 게이트부를 포함하여 이루어지는 것을 특징으로 한다.

Description

더미 파이엑스 드라이버{Dummy PX driver}

본 발명은 파이엑스(이하 PX라 한다) 드라이버에 관한 것으로, 특히 별도의 제어신호를 사용하지 않는 더미 PX 드라이버에 관한 것이다.

PX 드라이버는 메모리에 데이터를 기록하거나 읽어낼 때 사용되는 워드 라인을 활성화 시키는 신호를 전달하는 드라이버로, 워드 라인을 활성화 시킬 때 다수의 메모리 셀의 게이트를 활성화 시키게 되는 바, 상기 다수의 메모리 셀의 게이트를 특정 전위까지 활성화 시키는데 소요되는 시간을 단축시키거나, 워드라인의 활성화 특성을 개선하기 위하여 사용되며, 이와같은 특성을 개선할 목적으로 추가적인 PX 드라이버, 즉 더미 PX 드라이버를 메모리 장치에 추가하는 경우가 많다.

도 1을 참조하여 종래의 PX 드라이버의 문제점을 살펴보기로 한다.

도 1은 종래의 PX 드라이버의 구조를 도시한 블럭 다이어 그램으로, 종래의 PX 드라이버는, 메모리의 워드 라인을 활성화 시키는 신호를 전송하는 제1 PX 드라이버(1)와 상기 제1 PX 드라이버의 전위 레벨을 보충하는 제2 PX 드라이버(2)와 상기 제1 PX 드라이버에서 출력되는 신호를 감지하여 상기 제2 PX 드라이버를 활성화 시키는 제어신호 생성회로(3)를 포함하여 이루어진다.

도 1을 참조하여 상기한 종래의 PX 드라이버의 동작을 살펴보기로 한다.

먼저, 메모리에 데이터를 기록하거나 읽어내기 위한 어드레스 신호가 PX 드라이버에 입력되면, 상기 제1 PX 드라이버(1)는 입력된 어드레스 신호에 따라 고전압의 출력신호를 해당되는 어드레스 라인에 인가한다.

다음으로, 상기 제1 PX 드라이버(1)의 출력이 있을 때 상기 제어신호 생성회로(3)에서는 상기 제1 PX 드라이버(1)의 출력을 감지하여 상기 제2 PX 드라이버(2)를 활성화 시키는 제어신호(ctrl)를 생성한다.

마지막으로, 상기 제2 PX 드라이버는 상기 제어신호(ctrl)에 의하여 활성화 되고, 상기 제1 PX 드라이버의 출력과 함께 상기 제1 PX 드라이버(1)의 출력라인(line), 즉 해당 어드레스의 워드라인을 고전압으로 풀업(pull up)한다.

상기한 바와 같이 종래의 더미 PX 드라이버(2)는 PX 드라이버(1)의 출력신호를 감지한 제어신호 생성회로(3)에서 생성되는 제어신호(ctrl)에 의하여 활성화 되어 동작하도록 되어 있다.

따라서, 메모리를 집적화 할때 각각의 더미 PX 드라이버(2)를 구동할 제어신호 생성회로(3)와 상기 더미 PX 드라이버(2)와 제어신호 생성회로(3)를 연결할 라인(line)이 필요하게 되어 칩 집적도를 떨어뜨리는 요인이 되었다.

본 발명은 상기한 종래의 문제점을 해결하기 위하여, 더미 PX 드라이버를 별도의 제어신호 발생회로를 사용하지 않는 더미 PX 드라이버를 제공함에 그 목적이 있다.

도 1은 종래의 파이엑스 드라이버와 더미 파이엑스 드라이버의 결선방식을 도시한 블럭 다이어그램.

도 2는 본 발명에 따른 더미 파이엑스 드라이버의 일실시예.

도 3은 본 발명에 따른 더미 파이엑스 드라이버의 다른 실시예.

* 도면의 주요 부분에 대한 부호의 설명

10 : 고전압 드라이버부 20 : 지연펄스 생성부

30 : 패스 게이트부

본 발명은 별도의 제어신호를 사용하지 않는 더미 PX 드라이버에 관한 것으로 이를 위한 본 발명은, 메모리의 워드 라인을 활성화 시키는 파이엑스 드라이버의 출력을 입력으로 하여 상기 파이엑스 드라이버의 출력를 풀업시키는 더미 파이엑스 드라이버에 있어서, 입력 신호를 인가받아 고전압으로 출력하되, 입력된 신호의 전위를 특정 전위까지 끌어올리는데 소요되는 시간을 감소시키는 고전압 드라이버부; 상기 입력 신호를 입력받아 상기 입력신호의 에지에 동기된 펄스신호를 제어신호로서 출력하는 지연펄스 생성부; 및 상기 제어신호에 응답하여 상기 고전압 드라이버부의 출력을 상기 입력신호로 전달하여 피드백 루프를 형성하는 패스 게이트부를 포함하여 이루어지는 것을 특징으로 한다.

또한 본 발명의 다른 더미 파이엑스 드라이버는, 메모리의 워드 라인을 활성화 시키는 파이엑스 드라이버의 출력을 입력으로 하여 상기 파이엑스의 출력를 풀업시키는 더미 파이엑스 드라이버에 있어서, 입력신호를 반전 증폭시키는 증폭부; 상기 증폭부의 출력 신호에 응답하여 입력된 신호의 전위를 특정 전위까지 끌어올리는 고전압 드라이버부; 상기 증폭부의 출력 신호를 반전후 소정시간 딜레이 시켜 제어신호로서 출력하는 지연펄스 생성부; 및 상기 고전압 드라이버부의 출력을 인가받아 상기 입력신호로 전달하여 피드백 루프를 형성하는 패스 게이트부를 포함하여 이루어지는 것을 특징으로 한다.

이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 2는 본 발명에 따른 더미 PX 드라이버의 일실시예를 나타낸다.

도 2를 참조하면, 메모리의 워드 라인을 활성화 시키는 파이엑스 드라이버의 출력을 입력으로 하여 상기 파이엑스의 출력를 풀업시키는 더미 파이엑스 드라이버에 있어서, 입력 신호(PX)에 응답하여 고전압으로 출력하되, 입력된 신호(PX)의 전위를 특정 전위까지 끌어올리는데 소요되는 시간을 감소시키는 고전압드라이버부(10)와, 상기 입력 신호(PX)를 입력받아 상기 입력신호의 에지에 동기된 펄스신호를 제어신호(ctrl)로서 출력하는 지연펄스 생성부(20) 및 상기 제어신호(ctrl)에 응답하여 상기 고전압 드라이버부(10)의 출력을 상기 입력신호(PX)로 전달하여 피드백 루프를 형성하는 패스 게이트부(30)를 포함하여 이루어진다.

구체적으로, 상기 고전압 드라이버부(10)는 입력신호(PX)를 인가받는 인버터(11)와 상기 인버터(11)의 출력을 반전하는 인버터(12)로 실시 구성되며,

상기 지연펄스 생성부(20)는, 입력신호(PX)를 일정시간 딜레이 시키는 딜레이 체인부(21)와, 상기 딜레이 체인부(21)의 출력과 입력신호(PX)를 입력으로 하는 낸드게이트(22)로 구성되며,

상기 패스 게이트부(30)는, 상기 지연펄스 생성부(20)의 출력을 입력으로 하는 인버터(31)와, 상기 지연펄스 생성부(20)의 출력을 게이트에 인가받고, 상기 고전압 드라이버부(10)의 출력을 일측에 입력받고, 타측은 입력신호에 연결되는 PMOS(32)와, 상기 인버터(31)의 출력을 게이트에 인가받고, 일측은 상기 고전압 드라이버부(10)의 출력에 연결되고, 타측은 입력신호(PX)에 연결되는 NMOS(33)를 포함하여 실시 구성된다.

상기와 같은 구성의 더미 PX 드라이버의 동작을 도 2를 참조하여 상세히 설명하기로 한다.

먼저, 메모리에 데이터를 기록하거나 읽어올때 다수의 메모리 셀이 연결된 워드 라인을 활성화 시키는 작업을 하게 되는데 이때 파이엑스 드라이버가 상기 워드 라인을 활성화 시키게 되며, PX 드라이버에서 생성되는 어드레스 활성화 신호(PX)는 본 발명에 따른 더미 파이엑스 드라이버의 입력신호(PX)가 된다.

다음으로, 상기 입력신호(PX)는 고전압 드라이버부(10)에 인가되며, 상기 입력신호(PX)가 두개의 인버터(11, 12)를 통과할때, 다수의 워드 라인을 구동하는 동안 워드 라인이 가지고 있는 저항과 캐패시턴스 성분에 의하여 왜곡된 파이엑스 드라이버의 출력신호(PX)는 원래의 파형 형태를 가지게 된다.

여기서, 상기 고전압 드라이버부(10)는 입력신호(PX)가 로우 레벨에서 하이 레벨로의 천이를 위해 조금만 상승하여도 그 변화를 즉시 감지하여 완전한 하이 레벨의 고전압 신호를 출력신호로 발생시킬 수 있도록 설계한다.

또한, 상기 입력신호(PX)는 상기 지연펄스 생성부(20)로도 인가되며, 상기 입력신호(PX)는 딜레이 체인부(21)에 의하여 일정시간 지연되며, 상기 입력신호(PX)와 일정시간 딜레이 된 입력신호(PX_D)는 낸드게이트(22)에 인가되어 제어신호(ctrl)를 생성한다.

다음으로, 상기 지연펄스 생성부(20)의 출력이 로우 레벨이면 PMOS(32)와 NMOS(33)가 활성화 되어 상기 고전압 드라이버부(10)의 출력신호가 상기 입력 신호(PX)의 피드백으로 작용할 수 있게되고, 하이 레벨이면 PMOS(32)와 NMOS(33)가 비 활성화 되어 상기 피드백 작용이 불가능하게 된다.

이때, 상기 지연펄스 생성부(20)는 상기 고전압 드라이버부(10)가 완전한 고전압 출력신호를 발생시키게 되는 시점에서 활성화 제어신호(ctrl)가 발생되도록 설계한다.

또한, 상기 패스 게이트부(30)는 비활성화 상태에 있다가 입력신호(PX)가 더미 PX 드라이버에 도달한 직후, 고전압 드라이버부(10)의 출력단으로부터 완성된 완전한 고전압 신호를 받게되고 이와 거의 동시에 상기 PMOS(420), NMOS(430)의 게이트들에 상기 지연펄스 생성부(20)에서 활성화된 제어신호(ctrl)를 받게되어 활성화 상태로 된다.

이에 따라 고전압 드라이버부의 출력신호가 노드 1에 피드백 형태로 연결되어 입력신호(PX)의 파형을 개선하게 된다. 이후 딜레이 체인부(21)에 의해 지연되는 시간동안 활성화 상태에 머물다가 비 활성화 상태로 바뀌어 상기 피드백 작용을 중단시키게 된다.

따라서, 파이엑스 드라이버에서 출력되는 신호(PX)의 상승 에지시 상기 파이엑스 드라이버의 출력신호(PX)의 기울기는 급속히 높아지게 되며 다수의 메모리셀이 연결된 워드 라인을 구동하더라도 출력신호(PX)의 파형이 쉽게 왜곡되지 않게된다.

즉, 본 발명의 더미 파이엑스 드라이버는 파이엑스 드라이버의 출력신호(PX)가 로우 레벨에서 하이 레벨로 천이하는 순간에 동작을 시작하여 파이엑스 드라이버의 출력신호(PX)가 하이 레벨이 되면 동작을 멈추도록 작동하게 된다.

또한 본 발명의 다른 실시예를 도 3을 참조하여 설명하면, 메모리의 워드 라인을 활성화 시키는 파이엑스 드라이버의 출력을 입력으로 하여 상기 파이엑스의 출력를 풀업시키는 더미 파이엑스 드라이버에 있어서, 입력신호를 반전시키는 증폭부(100)와, 상기 증폭부(100)의 출력 신호에 응답하여 입력된 신호(PX)의 파형을원래의 파형 형태로 만드는 고전압 드라이버부(200)와, 상기 증폭부(100)의 출력 신호에 응답하여 소정시간 딜레이후 제어신호(ctrl1)로서 출력하는 지연펄스 생성부(300) 및 상기 고전압 드라이버부(200)의 출력을 인가받아 상기 입력신호(PX)로 전달하여 피드백 루프를 형성하는 패스 게이트부(300)를 포함하여 이루어진다.

구체적으로, 상기 증폭부(100)는 하나 또는 홀수개의 인버터로 구성되며,

고전압 드라이버부(200)는 하나 또는 홀수개의 인버터로 구성되며,

지연펄스 생성부는 입력신호(PX)를 반전시키는 인버터(310)와, 상기 인버터(310)의 출력을 일정시간 딜레이 시키고 위상을 반전시키는 딜레이 체인부(320)와, 상기 딜레이 체인부(320)의 출력과 반전된 입력신호(/PX)를 입력으로 하는 낸드게이트(330)로 실시 구성되며,

상기 패스 게이트부(400)는, 상기 지연펄스 생성부(300)의 출력을 입력으로 하는 인버터(410)와, 상기 지연펄스 생성부(300)의 출력을 게이트에 인가받고, 상기 고전압 드라이버부(200)의 출력을 일측에 입력받고, 타측은 입력신호에 연결되는 PMOS(420)와, 상기 인버터(410)의 출력을 게이트에 인가받고, 일측은 상기 고전압 드라이버부(200)의 출력에 연결되고, 타측은 입력신호(PX)에 연결되는 NMOS(430)를 포함하여 실시 구성된다.

상기한 구성의 더미 파이엑스 드라이버의 동작을 도 3을 참조하여 설명한다.

먼저, 메모리에 데이터를 기록하거나 읽어올때 다수의 메모리 셀이 연결된 워드 라인을 띄우는 작업을 하게 되는데 이때 파이엑스 드라이버가 상기 워드 라인을 활성화 시키게 되며 이때 파이엑스 드라이버에서 생성된 어드레스 활성화신호(PX)는 본 발명에 따른 더미 파이엑스 드라이버의 입력신호(PX)가 된다.

다음으로, 상기 입력신호(PX)는 증폭부(100)에 인가되며, 상기 반전된 입력신호(/PX)가 인버터 구성된 고전압 드라이버부(200)를 통과하는 동안 상기 증폭부(100)에서 반전된 입력신호(/PX)는 원래의 입력신호(PX)와 같은 위상을 갖게 된다.

또한, 상기 반전된 입력신호(/PX)는 상기 지연펄스 생성부(300)로도 인가되는데 상기 반전된 입력신호(/PX)는 인버터(310)에 의하여 다시 반전되어 원래의 입력신호(PX)의 형태가 된다.

따라서, 입력신호(PX)는 딜레이 체인부(320)에 의하여 일정시간 지연되고, 상기 입력신호(PX)와 일정시간 딜레이 된 입력신호(PX_DL)는 낸드게이트(330)에 인가되어 제어신호(ctrl1)를 생성한다.

마지막으로, 상기 지연펄스 생성부(300)의 출력이 로우 레벨이면 PMOS(420)와 NMOS(430)가 활성화 되어 상기 고전압 드라이버부(200)의 출력신호가 상기 입력신호(PX)의 피드백으로 작용할 수 있게 되고, 하이 레벨이면 상기 고전압 드라이버부(200)의 출력이 하이 레벨이면 PMOS(420)와 NMOS(430)가 비 활성화 되어 피드백 작용이 불가능하게 된다.

이때, 상기 펄스 생성부(300)는 상기 고전압 드라이버부(200)가 완전한 고전압 출력신호를 발생시키게 되는 시점 근처에서 활성화 제어신호(ctrl)가 발생되도록 딜레이 체인부(320)의 지연 시간을 조절하여 설계된다.

따라서, 상기 패스 게이트부(400)는 비활성화 상태에 있다가 입력신호(PX)가더미 PX 드라이버에 도달한 직후, 상기 고전압 드라이버부(200)의 출력 노드에서 생성된 완전한 고전압 신호를 받게되고, 이와 거의 동시에 상기 NMOS(430), PMOS(420)의 게이트들에 상기 지연펄스 생성부(300)에서 발생된 제어신호(ctrl)를 받게되어 활성화 상태가 된다.

이에 따라 고전압 드라이버부(200)의 출력신호가 노드 A에 피드백 형태로 전달되어, 입력신호(PX)의 파형을 개선하게된다. 이후 패스 게이트부(400)는 딜레이 체인부(320)에 의해 지연되는 시간동안 활성화 상태에 머물다가 비 활성화 상태로 바뀌어 상기 피드백 작용을 중단시키게 된다.

따라서, PX 드라이버에서 출력되는 신호(PX)의 상승 에지시 상기 파이엑스 드라이버의 출력신호(PX)의 기울기가 높아지게 되며 다수의 메모리 셀이 연결된 워드 라인을 구동하더라도 출력신호(PX)의 파형이 쉽게 왜곡되지 않게된다.

즉, 본 발명의 더미 파이엑스 드라이버의 다른 실시예 또한 파이엑스 드라이버의 출력신호(PX)가 로우 레벨에서 하이 레벨로 천이하는 순간에 동작을 시작하여 파이엑스 드라이버의 출력신호(PX)가 하이 레벨이 되면 동작을 멈추도록 작동하게 된다.

상기한 바와 같이 본 발명의 더미 파이엑스 드라이버는 별도의 제어신호를 생성하는 컨트롤 블럭을 사용하지 않고 또한 그 컨트롤 블록과 더미 파이엑스 드라이버를 연결하는 연결선(line)을 사용하지 않음으로 해서 집적회로화 할 경우 칩의 면적이 줄어들게 된다.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

상기한 바와 같이 본 발명은 별도의 컨트롤 블럭과 그에 따른 제어신호선이 없으므로 메모리를 집적화 할때 면적의 손실을 줄일수 있다.

Claims

메모리의 워드 라인을 활성화 시키는 파이엑스 드라이버의 출력을 입력으로 하여 상기 파이엑스 드라이버의 출력를 풀업시키는 더미 파이엑스 드라이버에 있어서,

입력 신호를 인가받아 고전압으로 출력하되, 입력된 신호의 전위를 특정 전위까지 끌어올리는데 소요되는 시간을 감소시키는 고전압 드라이버부;

상기 입력 신호를 입력받아 상기 입력신호의 에지에 동기된 펄스신호를 제어신호로서 출력하는 지연펄스 생성부; 및

상기 제어신호에 응답하여 상기 고전압 드라이버부의 출력을 상기 입력신호로 전달하여 피드백 루프를 형성하는 패스 게이트부

를 포함하여 이루어지는 더미 파이엑스 드라이버.
제 1 항에 있어서,

고전압 드라이버부는,

두개 또는 짝수개의 인버터로 이루어지는 것을 특징으로 하는 더미 파이엑스 드라이버.
제 1 항에 있어서,

지연펄스 생성부는,

입력신호를 일정시간 딜레이 시키는 딜레이 체인부;

상기 딜레이 체인부의 출력과 상기 입력신호를 입력으로 하는 낸드게이트를 포함하여 이루어지는 것을 특징으로 하는 더미 파이엑스 드라이버.
제 1 항에 있어서,

패스 게이트부는,

상기 지연펄스 생성부의 출력을 입력으로 하는 인버터;

상기 지연펄스 생성부의 출력을 게이트에 인가받고, 상기 고전압 드라이버부의 출력을 일측에 입력받고, 타측은 입력신호에 연결되는 PMOS;

상기 인버터의 출력을 게이트에 인가받고, 일측은 상기 고전압 드라이버부의 출력에 연결되고, 타측은 입력신호에 연결되는 NMOS를 포함하여 이루어지는 더미 파이엑스 드라이버.
메모리의 워드 라인을 활성화 시키는 파이엑스 드라이버의 출력을 입력으로 하여 상기 파이엑스의 출력를 풀업시키는 더미 파이엑스 드라이버에 있어서,

입력신호를 반전 증폭시키는 증폭부;

상기 증폭부의 출력 신호에 응답하여 입력된 신호의 전위를 특정 전위까지 끌어올리는 고전압 드라이버부;

상기 증폭부의 출력 신호를 반전후 소정시간 딜레이 시켜 제어신호로서 출력하는 지연펄스 생성부; 및

상기 고전압 드라이버부의 출력을 인가받아 상기 입력신호로 전달하여 피드백 루프를 형성하는 패스 게이트부

를 포함하여 이루어지는 더미 파이엑스 드라이버.
제 5 항에 있어서,

고전압 드라이버부는,

하나 또는 홀수개의 인버터로 구성되는 것을 특징으로 하는 더미 파이엑스 드라이버.
제 5 항에 있어서,

지연펄스 생성부는,

상기 증폭부의 출력을 반전하는 인버터;

상기 인버터의 출력을 일정시간 딜레이 하는 딜레이 체인부;

상기 인버터의 출력과 딜레이 체인부의 출력을 입력으로 하는 낸드 게이트를포함하여 이루어지는 것을 특징으로 하는 더미 파이엑스 드라이버.
제 5 항에 있어서,

패스 게이트부는,

상기 펄스 생성부의 출력을 입력으로 하는 하나 이상의 인버터로 구성된 인버터 체인;

상기 인버터 체인의 임의의 지점의 출력을 게이트에 인가받고, 상기 고전압 드라이버부의 출력을 일측에 입력받고, 타측은 입력신호에 연결되는 PMOS;

상기 인버터 체인의 임의의 지점의 위상과 반대 위상을 갖는 인버터 체인의 또 다른 임의의 지점의 출력을 게이트에 인가받고, 일측은 상기 고전압 드라이버부의 출력에 연결되고, 타측은 입력신호에 연결되는 NMOS를 포함하여 이루어지는 것을 특징으로 하는 더미 파이엑스 드라이버.