KR890007430A - 반도체 장치의 출력회로 - Google Patents

반도체 장치의 출력회로 Download PDF

Info

Publication number
KR890007430A
KR890007430A KR1019880014145A KR880014145A KR890007430A KR 890007430 A KR890007430 A KR 890007430A KR 1019880014145 A KR1019880014145 A KR 1019880014145A KR 880014145 A KR880014145 A KR 880014145A KR 890007430 A KR890007430 A KR 890007430A
Authority
KR
South Korea
Prior art keywords
signal
circuit
circuit means
input signal
output
Prior art date
Application number
KR1019880014145A
Other languages
English (en)
Other versions
KR910009083B1 (ko
Inventor
미츠오 이소베
마키지 고바야시
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR890007430A publication Critical patent/KR890007430A/ko
Application granted granted Critical
Publication of KR910009083B1 publication Critical patent/KR910009083B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Abstract

내용 없음

Description

반도체 장치의 출력회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 제1실시예에 따른 출력회로를 도시해 놓은 회로도.
제5도는 제4도에 도시된 출력회로의 동작을 설명하기 위한 타이밍 파형도.
제6도는 제4도에 도시된 출력회로에 사용되는 자연회로를 도시해 놓은 회로도.

Claims (13)

  1. 적어도 2개의 전압레벨을 갖는 입력신호에 응답하여 입력신호에 대응하는 전압레벨을 갖는 출력신호를 발생시키도록 된 반도체 장치의 출력회로에 있어서, 2개의 전압레벨간을 변화하는 입력신호에 따라 하이 또는 로우임피던스 레벨간을 변화하게 되는 제1신호를 발생시키는 제1회수단(11)과, 상기 제1신호의 임피던스 레벨이 변화될 때가지 하이 또는 로우임피던스 레벨간을 변화하게 되는 제2신호의 임피던스 레벨변화를 지연시키는 제어회로수단을 갖추어서 입력신호(Si)에 대응하는 제2신호를 공급하는 제2회로수단 및 상기 제1 및 제2신호를 결합하여 출력신호를 발생시키는 결합수단(18)이 갖추어져서 구성된 반도체 장치의 출력회로.
  2. 제1항에 있어서, 상기 제어수단이 (100)이 상기 제1신호가 로우임피던스 레벨로부터 하이임피던스 레벨로 변화할때까지 제2신호가 하이임피던스 레벨로부터 로우임피던스 레벨로 변화되는 것을 지연시키도록 된것을 특징으로 하는 반도체 장치의 제어회로.
  3. 제2항에 있어서, 상기 제1회로 수단이 게이트 전극으로 입력신호를 인가받도록 된 2제1도 전형의 제1MOS 트랜지스터(11)로 이루어지고, 상기 제2회로수단이 제2도 전형의 제2MOS 트랜지스터(15)와 이 제2MOS 트랜지스터(15)의 게이트 전극에 제어신호를 공급하여 그 제2MOS 트랜지스터(15)의 도전을 제어하는 제어회로수단(100)으로 구성된 것을 특징으로 하는 반도체 장치의 출력회로.
  4. 제3항에 있어서, 상기 제어회로수단(100)이 입력신호(Si)를 반전시키는 인버터회로수단(13)과 입력신호(Si)를 지연시키는 지연수단(12) 및 이 지연수단(12)과 인버터 회로수단(13)으로부터의 출력신호에 따라 로직신호를 발생시키는 NAND 회로수단(14)으로 구성된 것을 특징으로 하는 반도체 장치의 지연회로.
  5. 제3항에 있어서, 상기 제어회로수단(200)이 입력신호(Si)를 지연시키는 지연회로수단(32)과 입력신호(Si)를 반전시키는 인버터회로수단(33) 및 상기 지연호로수단(32)과 인버터회로수단(33)에 응답하여 로직신호를 발생시키는 AND회로수단(34)으로 구성된 것을 특징으로 하는 반도체 장치의 출력회로.
  6. 적어도 2개의 전압레벨을 갖는 입력신호에 응답하여 출력회로에 의해 공급됨과 더불어 상기 입력신호에 대응하는 전압레벨을 갖는 복수의 출력신호를 합성하여 합성된 신호를 발생시키도록 된 로직회로에 있어서, 상기 출력회로가 2개의 전압레벨간을 변화하는 입력신호에 따라 2개의 다른 임피던스 레벨간을 변화하는 제1신호를 발생시키는 제1회로 수단과, 상기 제1신호의 임피던스레벨이 변화될 때까지 상기 제2신호의 임피던스 레벨변화를 지연시키는 지연회로수단으 갖추어, 상기 입력신호(Si)에 따라 2개의 다른 임피던스 레벨간을 변화하는 제2신호를 발생시키는 제2회로수단 및, 상기 제1 및 제2신호를 결합시켜 출력신호를 발생시키는 결합수단이 갖추어져서 구성된 반도체 장치의 지연회로.
  7. 제6항에 있어서, 상기 로직회로에 상기 제2회로 수단에 의해 제2신호임피던스 레벨이 변화될 때까지 상기한 합성된 신호를 유지시키는 레벨유지수단(R)이 추가로 갖추어진 것을 특징으로 하는 반도체 장치의 출력회로.
  8. 제6항에 있어서, 상기 레벨유지수다(R)이 전원단자(Vcc)에 접속된 것을 특징으로 하는 반도체 장치의 출력회로.
  9. 제6항에 있어서, 상기 레벨유지수단(R)이 접지에 접속된 것을 특징으로 하는 반도체 장치의 출력회로.
  10. 제1 및 제2전압레벨을 갖춤과 더불어 제2전압레벨이 소정시간동안 출력신호를 지연시키도록 된 입력신호에 응답하여 출력신호를 출력시키도록 된 반도체 장치의 출력회로에 있어서, 상기 입력신호(Si)에 대응하면서 이 입력신호(Si)의 제2전압레벨의 지속에 대응하여 루우임피던스 부분을 포함하는 제1신호를 발생시키는 제1회로수단과, 상기 입력신호(Si)에 대응하면서 이 입력신호(Si)의 제2전압레벨의 지속후에 로우임피던스 부분을 포함하는 제2신호를 공급하는 제2회로수단 및, 상기 제1 및 제2신호를 결합시켜 출력신호를 발생시키는 결합수단이 갖추어져서 구성된 반도체 장치의 출력회로.
  11. 제10항에 있어서, 상기 제1회로수단(11)이 게이트 전극으로 입력신호(Si)를 인가받는 제1도 전형의 제1MOS 트랜지스터로 이루어지고, 상기 제2회로 수단(100)이 제2MOS 트랜지스터(15)의 게이트 전극에 제어신호를 공급하여 상기 제2MOS 트랜지시터의 도통상태를 제어하도록 되어 있는 것을 특징으로하는 반도체 장치의 제어회로.
  12. 제11항에 있어서, 상기 제2회로수단(100)이 입력신호 (Si)를 지연시키는 지연회수수단(12)과, 입력신호(Si)를 반전시키는 인버터회로수단(13) 및, 상기 지연회로수단(12)과 상기 인버터 회로수단(13)으로부터의 출력신호에 응답하여 로직신호를 발생시키는 NAND회로수단(14)으로 구성된 것을 특징으로 하는 반도체 장치의 출력회로.
  13. 제11항에 있어서, 상기 제2회로수단(200)이 입력신호(Si)를 지연시키는 지연회로수단(32)과, 입력신호를 반전시키는 인버터회로수단(33) 및, 상기 지연회수단(32)과 인버터회로수단(33)으로부터의 출력신호에 응답하여 로직신호를 발생시키는 AND 회로수단(34)으로 구성된 것을 특징으로 하는 반도체 장치의 출력회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880014145A 1987-10-30 1988-10-29 반도체장치의 출력회로 KR910009083B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62275470A JPH01117518A (ja) 1987-10-30 1987-10-30 半導体装置の出力回路
JP62-275470 1987-10-30

Publications (2)

Publication Number Publication Date
KR890007430A true KR890007430A (ko) 1989-06-19
KR910009083B1 KR910009083B1 (ko) 1991-10-28

Family

ID=17555987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880014145A KR910009083B1 (ko) 1987-10-30 1988-10-29 반도체장치의 출력회로

Country Status (3)

Country Link
US (1) US4933579A (ko)
JP (1) JPH01117518A (ko)
KR (1) KR910009083B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0229115A (ja) * 1988-07-19 1990-01-31 Toshiba Corp 出力回路
JPH0821846B2 (ja) * 1989-02-03 1996-03-04 日本電気株式会社 ワイアード信号ドライブ回路
JPH04150224A (ja) * 1990-10-15 1992-05-22 Internatl Business Mach Corp <Ibm> 集積回路
US5423030A (en) * 1993-09-13 1995-06-06 Unisys Corporation Bus station abort detection
US5504450A (en) * 1993-12-08 1996-04-02 At&T Corp. High voltage components for EEPROM system
JP3825573B2 (ja) * 1999-02-17 2006-09-27 株式会社東芝 同期回路とその遅延回路
JP3425890B2 (ja) 1999-04-08 2003-07-14 Ｎｅｃエレクトロニクス株式会社 バッファ回路
WO2002064194A1 (en) * 2001-02-14 2002-08-22 Acist Medical Systems, Inc. Fluid injector system
US6784647B2 (en) * 2002-07-15 2004-08-31 Intel Corporation Method and apparatus for operating a voltage regulator based on operation of a timer
US7203243B2 (en) * 2003-03-10 2007-04-10 Acuid Corporation (Guernsey) Limited Line driver with reduced power consumption
EP2104231A1 (de) * 2008-03-18 2009-09-23 Siemens Aktiengesellschaft Schaltung zur Generierung einer Rechteckimpulsfolge
US20100271103A1 (en) * 2009-04-23 2010-10-28 Hitachi, Ltd. Semiconductor integrated circuit device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5922755B2 (ja) * 1975-09-30 1984-05-29 フジカスイコウギヨウ カブシキガイシヤ 竪型内熱式コ−クス連続製造炉
JPS5434644A (en) * 1977-08-23 1979-03-14 Nec Corp Input/output circiut
US4350906A (en) * 1978-06-23 1982-09-21 Rca Corporation Circuit with dual-purpose terminal
US4449064A (en) * 1981-04-02 1984-05-15 Motorola, Inc. Three state output circuit
US4772812A (en) * 1981-07-27 1988-09-20 Data General Corporation Tri-state output buffer circuit including a capacitor and dynamic depletion mode switching device
JPS59200326A (ja) * 1983-04-26 1984-11-13 Nec Corp データ処理装置
US4739198A (en) * 1985-03-11 1988-04-19 Nec Corporation Signal output circuit of a push-pull type
US4794281A (en) * 1986-01-24 1988-12-27 National Semiconductor Corporation Speed-up circuit for transistor logic output device
JPH0681018B2 (ja) * 1986-03-31 1994-10-12 三菱電機株式会社 半導体集積回路

Also Published As

Publication number Publication date
JPH01117518A (ja) 1989-05-10
KR910009083B1 (ko) 1991-10-28
US4933579A (en) 1990-06-12

Similar Documents

Publication Publication Date Title
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR880002184A (ko) 테스트 회로를 갖는 반도체 장치
KR930003540A (ko) 노이즈가 억제되는 데이타 출력 버퍼
KR950001761A (ko) 반도체 집적회로의 데이타 출력버퍼
KR890007430A (ko) 반도체 장치의 출력회로
KR890010903A (ko) 고집적도 메모리용 모드 선택회로
KR850003479A (ko) 반도체 집적 회로
KR950022107A (ko) 출력 트랜지스터에 연결된 게이트 전류 제어 트랜지스터의 게이트 전압제어 회로를 갖는 출력 버퍼 회로
KR900002552A (ko) 출력회로
KR900005457A (ko) 반도체 메모리
KR890012319A (ko) 반도체 집적 회로장치
KR930005033A (ko) 불휘발성 메모리회로
KR870000805A (ko) 저전력작동 입력버퍼회로
KR890007503A (ko) 반도체집적회로
KR930006978A (ko) 씨모스 셀프 부스트 회로
KR920018754A (ko) 반도체 메모리 회로
KR850007155A (ko) 반도체 메모리 장치
KR930005023A (ko) 반도체 메모리의 고속 센싱장치
KR910002083A (ko) 출력회로
KR960003101A (ko) 단일 전원 차동 회로
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR860003708A (ko) 집적회로칩용 다상클럭 버퍼회로
KR100239714B1 (ko) 데이타 출력버퍼
KR890007286A (ko) 제어신호 출력회로
KR950022139A (ko) 반도체메모리장치의 입력버퍼

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030930

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee