KR890007286A - 제어신호 출력회로 - Google Patents
제어신호 출력회로 Download PDFInfo
- Publication number
- KR890007286A KR890007286A KR1019880014144A KR880014144A KR890007286A KR 890007286 A KR890007286 A KR 890007286A KR 1019880014144 A KR1019880014144 A KR 1019880014144A KR 880014144 A KR880014144 A KR 880014144A KR 890007286 A KR890007286 A KR 890007286A
- Authority
- KR
- South Korea
- Prior art keywords
- control signal
- signal
- circuit
- output circuit
- signal output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 반도체 기억장치의 블록도.
제4도는 본 발명의 1실시예에 따른 회로도.
제5도는 본 발명의 다른 실시예에 따른 회로도이다.
Claims (6)
- 전원전압에 응답해서 제1 및 제2입력신호 중 한쪽을 반전시켜 반전된 신호를 출력하는 인버터수단과, 상기 반전된 신호와 다른쪽의 제1, 제2입력신호에 응답해서 제어신호를 출력하는 논리회로수단 및, 다른쪽의 제1, 제2입력신호에 응답해서 전원전압으로부터 상기 인버터수단을 분리시키는 스위칭수단으로 구성되어, 상기제1 , 제2입력신호 및 전원전압에 응답하여 제어신호를 출력하는 제어신호 출력회로.
- 제1항에 있어서, 상기 인버터수단이 CMOS인버터회로(20,30)로 구성된 것을 특징으로 하는 제어신호 출력회로.
- 제1항에 있어서, 제1입력신호는 부논리신호이고 제2입력신호는 정논리신호(CE2)이며, 스위칭수단이 PMOS트랜지스터(23)로 구성된 것을 특징으로 하는 제어신호 출력회로.
- 제1항에 있어서, 제1입력신호는 정논리신호(CE2)이고, 제2입력신호는 부논리신호이며, 스위칭수단이 NMOS트랜지스터(33)로 구성된 것을 특징으로 하는 제어신호 출력회로.
- 제3항에 있어서, 논리회로수단이 노아회로(26)로 구성된 것을 특징으로 하는 제어신호 출력회로.
- 제4항에 있어서, 논리회로수단이 낸드회로(36) 및 인버터회로(37)로 구성된 것을 특징으로 하는 제어신호 출력회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960011967U KR960005797Y1 (ko) | 1987-10-30 | 1996-05-15 | 반도체장치의 제어회로(control circuit of semiconductor device) |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62275471A JPH063679B2 (ja) | 1987-10-30 | 1987-10-30 | 半導体装置の制御回路 |
JP62-275471 | 1987-10-30 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019960011967U Division KR960005797Y1 (ko) | 1987-10-30 | 1996-05-15 | 반도체장치의 제어회로(control circuit of semiconductor device) |
Publications (1)
Publication Number | Publication Date |
---|---|
KR890007286A true KR890007286A (ko) | 1989-06-19 |
Family
ID=17556000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880014144A KR890007286A (ko) | 1987-10-30 | 1988-10-29 | 제어신호 출력회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4950926A (ko) |
JP (1) | JPH063679B2 (ko) |
KR (1) | KR890007286A (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5097158A (en) * | 1990-10-23 | 1992-03-17 | National Semiconductor Corporation | Digital noise feedthrough reducer and synchronizer for mixed-signal integrated circuit |
JPH04297118A (ja) * | 1991-01-21 | 1992-10-21 | Fujitsu Ltd | パルス発生回路及びパルス発生回路を備える半導体装置 |
JP2581387B2 (ja) * | 1992-12-28 | 1997-02-12 | 日本電気株式会社 | 入力増幅回路 |
USD580551S1 (en) * | 2007-02-01 | 2008-11-11 | Zimmer Spine, Inc. | Spinal implant |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3862440A (en) * | 1972-09-14 | 1975-01-21 | Tokyo Shibaura Electric Co | Pulse transforming circuit arrangements using a clock pulse responsive delayed inverter means |
JPS588588B2 (ja) * | 1975-05-28 | 1983-02-16 | 株式会社日立製作所 | 半導体集積回路 |
JPS59160883A (ja) * | 1983-03-01 | 1984-09-11 | Nec Corp | メモリ回路 |
JPS61191114A (ja) * | 1985-02-19 | 1986-08-25 | Nec Corp | パルス発生回路 |
JPH0693616B2 (ja) * | 1986-07-21 | 1994-11-16 | 沖電気工業株式会社 | リセツト回路 |
JPH07462A (ja) * | 1993-06-17 | 1995-01-06 | Takenaka Komuten Co Ltd | 院内感染防止方法 |
-
1987
- 1987-10-30 JP JP62275471A patent/JPH063679B2/ja not_active Expired - Fee Related
-
1988
- 1988-10-24 US US07/261,066 patent/US4950926A/en not_active Expired - Fee Related
- 1988-10-29 KR KR1019880014144A patent/KR890007286A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JPH063679B2 (ja) | 1994-01-12 |
US4950926A (en) | 1990-08-21 |
JPH01118289A (ja) | 1989-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930008859A (ko) | 직류 전류를 제거한 데이타 출력 버퍼 | |
KR840008075A (ko) | 스위칭 제어신호 발생용 반도체 집적회로장치 | |
KR880001111A (ko) | 반도체 집적회로 | |
KR860000719A (ko) | 상보형(相補型)Bi-MIS 게이트회로 | |
KR870009528A (ko) | 버퍼회로 | |
KR900002552A (ko) | 출력회로 | |
KR910002127A (ko) | 전원절환회로 | |
KR890016767A (ko) | 직접회로 | |
KR920003656A (ko) | 집적회로 | |
KR880002325A (ko) | Cmost 입력 버퍼 | |
KR880009375A (ko) | 씨모오스 어드레스 버퍼 | |
KR860004380A (ko) | 반도체 메모리 장치 | |
KR850008567A (ko) | 반도체 집적회로 | |
KR890007430A (ko) | 반도체 장치의 출력회로 | |
KR890007286A (ko) | 제어신호 출력회로 | |
KR920000168A (ko) | 출력을 통한 전류 싱크 및 소스 회로와 모터 제어 회로 분할방법 | |
KR940004833A (ko) | 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법 | |
KR920001844A (ko) | 플립플롭 회로 및 그 로직 상태 제공 방법 | |
KR950010366A (ko) | 2 입력 기능들을 전부 제공하기 위한 베이스 셀 소자 | |
KR960003101A (ko) | 단일 전원 차동 회로 | |
KR880008535A (ko) | 3스테이트부 상보형 mos 집적회로 | |
KR910007134A (ko) | 페일-세이프(fail-safe) 회로를 갖는 웨이퍼 스캐일 반도체 장치 | |
KR890007290A (ko) | 레벨변환기를 구비한 반도체 메모리 장치 | |
KR930014570A (ko) | 출력버퍼회로 | |
KR920001841A (ko) | 파워 온 리셋트 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
WICV | Withdrawal of application forming a basis of a converted application |