KR860004380A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR860004380A
KR860004380A KR1019850008230A KR850008230A KR860004380A KR 860004380 A KR860004380 A KR 860004380A KR 1019850008230 A KR1019850008230 A KR 1019850008230A KR 850008230 A KR850008230 A KR 850008230A KR 860004380 A KR860004380 A KR 860004380A
Authority
KR
South Korea
Prior art keywords
output
circuit
reference potential
potential line
transistor
Prior art date
Application number
KR1019850008230A
Other languages
English (en)
Other versions
KR900007999B1 (ko
Inventor
시게끼 노자끼 (외 4)
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR860004380A publication Critical patent/KR860004380A/ko
Application granted granted Critical
Publication of KR900007999B1 publication Critical patent/KR900007999B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용되는 반도체 메모리 장치의 개통도.
제4도는 본 발명에 의한 회로의 일실시예를 나타내는 도표.

Claims (2)

  1. 전원으로부터 기준전위를 수신하도록 동작가능하게 연결되는 기준전위선과, 상기 기준전위선에 연결되어 전원전위선에 공급될 기준전위에 관련하여 한정된 로직레벨을 갖는 외부입력신호를 수신하는 입력회로와, 출력을 외부 출력단자에 발생시키기 위해 상기 기준전위선에 연결되는 외부출력단자를 갖는 출력회로와, 그리고 상기 출력회로의 출력이 변동하는 동안 에정된 기간동안 입력회로의 외부입력신호에 대한 반응을 억제시키기 위한 억제회로를 포함하는 전원을 동작가능하게 연결되는 반도체 메모리 장치.
  2. 제1항에서, 상기 입력회로는 TTL레벨을 갖는 기입 이네이블 바아신호를 수신하여, MOS레벨을 갖는 상기 기입 이네이블 바아신호의 반전된 신호를 출력시키는 MOS트랜지스터를 제공하며, 상기 출력회로는 기준전위선에 연결되는 출력단트랜지스터를 제공하여 상기 출력단 트랜지스터가 도통됨에 의해 저레벨출력을 출력시키며, 그리고 상기 억제회로는 상기 입력회로에서 상기 MOS트랜지스터와 병렬로 연결되어 상기 출력 트랜지스터가 도통하는 에정된 기간동안 도통되는 트랜지스터에 의해 형성되는 것이 특징인 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850008230A 1984-11-05 1985-11-05 반도체 메모리 장치 KR900007999B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP59232733A JPS61110396A (ja) 1984-11-05 1984-11-05 半導体記憶装置
JP59-232733 1984-11-05
JP232733 1984-11-05

Publications (2)

Publication Number Publication Date
KR860004380A true KR860004380A (ko) 1986-06-20
KR900007999B1 KR900007999B1 (ko) 1990-10-23

Family

ID=16943925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850008230A KR900007999B1 (ko) 1984-11-05 1985-11-05 반도체 메모리 장치

Country Status (5)

Country Link
US (1) US4970693A (ko)
EP (1) EP0181177B1 (ko)
JP (1) JPS61110396A (ko)
KR (1) KR900007999B1 (ko)
DE (1) DE3581888D1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0197014A (ja) * 1987-10-09 1989-04-14 Toshiba Corp 半導体集積回路
JP2777136B2 (ja) * 1988-03-08 1998-07-16 株式会社東芝 半導体集積回路の誤動作防止回路
JPH01238217A (ja) * 1988-03-18 1989-09-22 Toshiba Corp 半導体集積回路の誤動作防止回路
US5206833A (en) * 1988-09-12 1993-04-27 Acer Incorporated Pipelined dual port RAM
JPH0756749B2 (ja) * 1989-09-29 1995-06-14 株式会社東芝 機能選択回路
TW198135B (ko) * 1990-11-20 1993-01-11 Oki Electric Ind Co Ltd
US5485430A (en) * 1992-12-22 1996-01-16 Sgs-Thomson Microelectronics, Inc. Multiple clocked dynamic sense amplifier
JP2605576B2 (ja) * 1993-04-02 1997-04-30 日本電気株式会社 同期型半導体メモリ
KR940026946A (ko) * 1993-05-12 1994-12-10 김광호 데이타출력 확장방법과 이를 통한 신뢰성있는 유효데이타의 출력이 이루어지는 반도체집적회로
JPH0715312A (ja) * 1993-06-15 1995-01-17 Fujitsu Ltd 半導体記憶装置
JP2697634B2 (ja) * 1994-09-30 1998-01-14 日本電気株式会社 同期型半導体記憶装置
US5550783A (en) * 1995-04-19 1996-08-27 Alliance Semiconductor Corporation Phase shift correction circuit for monolithic random access memory
US8193599B2 (en) * 2009-09-02 2012-06-05 Himax Semiconductor, Inc. Fabricating method and structure of a wafer level module

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4165541A (en) * 1977-12-12 1979-08-21 Fairchild Camera And Instrument Corporation Serial-parallel-serial charge-coupled device memory having interlacing and ripple clocking of the parallel shift registers
US4337525A (en) * 1979-04-17 1982-06-29 Nippon Electric Co., Ltd. Asynchronous circuit responsive to changes in logic level
JPS5835783A (ja) * 1981-08-24 1983-03-02 Fujitsu Ltd 半導体メモリ
US4585955B1 (en) * 1982-12-15 2000-11-21 Tokyo Shibaura Electric Co Internally regulated power voltage circuit for mis semiconductor integrated circuit
JPS6052112A (ja) * 1983-08-31 1985-03-25 Toshiba Corp 論理回路
US4638182A (en) * 1984-07-11 1987-01-20 Texas Instruments Incorporated High-level CMOS driver circuit

Also Published As

Publication number Publication date
EP0181177B1 (en) 1991-02-27
JPH0439158B2 (ko) 1992-06-26
DE3581888D1 (de) 1991-04-04
EP0181177A2 (en) 1986-05-14
JPS61110396A (ja) 1986-05-28
KR900007999B1 (ko) 1990-10-23
EP0181177A3 (en) 1988-03-02
US4970693A (en) 1990-11-13

Similar Documents

Publication Publication Date Title
KR840008097A (ko) 기판 바이어스 전압제어회로 및 방법
KR900013380A (ko) 전압 제어회로
KR880011809A (ko) 불휘발성 반도체기억장치
KR870011696A (ko) 전원전압강하회로
KR840008075A (ko) 스위칭 제어신호 발생용 반도체 집적회로장치
KR860004380A (ko) 반도체 메모리 장치
KR920000076A (ko) 스테이틱형 ram
KR900002558A (ko) 출력회로
KR900002552A (ko) 출력회로
KR910002127A (ko) 전원절환회로
KR910020731A (ko) 반도체장치 및 그 번인방법
KR900011152A (ko) 전원전압 강하검파 및 초기화회로 재설정 회로
KR870007512A (ko) 어드레스 신호변화를 검출하는 회로를 지닌 반도체 집적회로
KR860009418A (ko) 반도체 메모리 장치의 디코오더 회로
KR890007430A (ko) 반도체 장치의 출력회로
KR890004496A (ko) 반도체 집적회로
KR880011805A (ko) 반도체 집적회로
KR910006994A (ko) 센스 앰프회로
KR930003150A (ko) 데이터 보유 모드에서의 리프레시 단축회로를 갖춘 반도체 메모리 장치
KR930003161A (ko) 반도체 메모리의 리던던시 회로
KR890004495A (ko) 리셋트신호 발생회로
KR920001844A (ko) 플립플롭 회로 및 그 로직 상태 제공 방법
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR890007286A (ko) 제어신호 출력회로
KR920010616A (ko) 칩 인에이블 검출회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011017

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee