KR940026946A - 데이타출력 확장방법과 이를 통한 신뢰성있는 유효데이타의 출력이 이루어지는 반도체집적회로 - Google Patents

데이타출력 확장방법과 이를 통한 신뢰성있는 유효데이타의 출력이 이루어지는 반도체집적회로 Download PDF

Info

Publication number
KR940026946A
KR940026946A KR1019930008145A KR930008145A KR940026946A KR 940026946 A KR940026946 A KR 940026946A KR 1019930008145 A KR1019930008145 A KR 1019930008145A KR 930008145 A KR930008145 A KR 930008145A KR 940026946 A KR940026946 A KR 940026946A
Authority
KR
South Korea
Prior art keywords
data
input
integrated circuit
semiconductor integrated
output
Prior art date
Application number
KR1019930008145A
Other languages
English (en)
Inventor
박순규
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930008145A priority Critical patent/KR940026946A/ko
Priority to JP6098601A priority patent/JPH06333393A/ja
Priority to US08/241,855 priority patent/US5488580A/en
Publication of KR940026946A publication Critical patent/KR940026946A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
    • G11C7/1024—Extended data output [EDO] mode, i.e. keeping output buffer enabled during an extended period of time
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals

Abstract

본 발명은 반도체집적회로에서 특히 데이타출력 확장방법과 이를 통한 신뢰성 있는 유효데이타의 출력이 이루어지는 반도체집적호로에 관하여 개시하고 있다. 본 발명은 데이타출력버퍼의 입력측에 로우어드레스스트로우브신호 및 컬럼어드레스스트로우브신호의 레벨변환에 따라 그 출력레벨이 결정되는 제어신호에 의해 동작되는 스위칭수단을 적어도 구비하여 컬럼어드레스스트로우브신호가 액티브상태에 있을시에는 도통시키고 컬럼어드레스스트로우브신호가 선충전상태에 있을시에는 비도통시킴에 의해 컬럼어드레스스트로우브신호의 다음 사이클에서 컬럼어드레스스트로우브신호가 액티브 될 때까지 유효데이타를 출력하는 데이타출력 확장방법 및 그에 따른 반도체집적회로를 제공하므로서, 특히 패스트 페이지모드하에서도 컬럼어드레스스트로우브신호의 레벨변환에 상관없이 데이타출력버퍼가 계속 구동되어 유효데이타의 출력이 확장되고 출력데이타의 하이 임피이던스상태가 극히 짧은 시간으로 된다. 그래서 시스템으로 하여금 신뢰성 있는 유효데이타의 샘플링을 안정하게 보장할 수 있으며, 또한 패스트 페이지모드시 그 사이클타임이 단축된다. 또한 시스템으로 하여금 데이타 페치속도를 단축시키는 부가적인 효과가 얻어진다.

Description

데이타출력 확장방법과 이를 통한 신뢰성있는 유효데이타의 출력이 이루어지는 반도체집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 반도체집적회로에 있어서 쎌데이타의 독출에 관련된 개략적 구성을 보여주는 블록다이아그램, 제3도는 제2도의 스위칭수단 400을 제어하는 신호인 ψCIOSA신호를 발생하는 회로의 실시예.

Claims (11)

  1. 메모리쎌로부터 독출된 쎌데이타를 칩 외부로 출력하는 데이타출력버퍼를 가지는 반도체집적회로에 있어서, 상기 쎌데이타가 상기 데이타출력퍼로 입력되는 경로상에 전류통로가 형성되고 소정의 제어신호에 의해 스위칭동작이 이루어지는 스위칭수단을 구비함을 특징으로 하는 반도체집적회로.
  2. 제1항에 있어서, 상기 스위칭수단이, 컬럼어드레스스트로우브신호가 액티브상태에서 선충전상태로 될시에는 상기 쎌데이타의 상기 데이타출력버퍼로의 입력을 차단하는 동작을 포함함을 특징으로 하는 반도체집적회로.
  3. 제2항에 있어서, 상기 제어신호가 상기 컬럼어드레스스트로우브신호와 로우어드레스스트로우브신호의 입력에 동기하여 발생됨을 특징으로 하는 반도체집적회로.
  4. 반도체집적회로에 있어서, 비트라인에서의 센싱동작 후 데이타입출력선으로 전송된 쎌데이타를 전압 증폭하는 데이타입출력선 센스앰프와, 소정의 제1 제어신호에 의해 구동되어 상기 쎌데이타를 칩 외부로 출력하는 데이타출력버퍼와, 상기 데이타입출력선 센스앰프와 데이타출력버퍼사이에 형성되고 소정의 제2제어신호에 의해 동작되는 스위칭수단을 구비하여, 상기 데이타입출력선 센스앰프에서 전압증폭된 쎌데이타의 상기 데이타출력버퍼로의 입력이 상기 스위칭수단의 스위칭동작에 의해 결정됨을 특징으로하는 반도체집적회로.
  5. 제4항에 있어서, 상기 스위칭수단이, 컬럼어드레스스트로우브신호가 액티부상태에서 선충전상대로 될시에는 상기 쎌데이타의 상기 데이타출력버퍼로의 입력을 차단함을 특징으로 하는 반도체집적회로.
  6. 제5항에 있어서, 상기 데이타출력버퍼가, 상기 컬럼어드레스스트로우브신호의 레벨변환에 상관없이 상기 제2제어신호가 인에이블되는 동안 계속 구동됨을 특징하는 반도체집적회로.
  7. 제4항 내지 제 6항 중 어느 한 항에 있어서, 상기 데이타입출력선 센스앰프가, 출력단에 래치회로를 구비함을 특징으로 하는 반도체집적회로.
  8. 반도체집적회로에 있어서, 메모리쎌로부터 독출된 데이타를 제1 어드레스의 입력에 의해 센싱하는 제1 데이타라인과, 상기 제1 데이타라인에 실린 쎌데이타를 증폭하고 출력라인에 래치회로를 포함하는 센싱수단과, 상기 센싱수단의 출력라인상에 전류경로가 형성되고 소정의 제 1 제어신호에 의해 동작하며 상기 제 1 어드레스 외의 비유효 어드레스입력시 상기 전류경로를 페쇄시키는 동작을 포함하는 스위칭수단, 상기 스위칭수단을 통해 상기 센싱수단의 출력라인에 입력측이 연결되고 소정의 제 2제어신호에 의해 동작되며 상기 제 1 어드레스의 입력에 의해 독출된 쎌데이타의 출력상태를 상기 제1 어드레스외의 비유효 어드레스입력에 상관없이 상기 제2 제어신호가 공급되는 시간동안 출력하는 동작을 포함하는 출력수단을 구비함을 특징으로 하는 반도체집적회로.
  9. 메모리쎌로부터 독출된 쎌데이타를 칩 외부로 출력하는 데이타출력버퍼를 가지는 반도체집적회로의 데이타츨력 확장방법에 있어서, 상기 쎌데이타가 입력되는 상기 데이타출력버퍼로 입력되는 경로상에 전류통로가 형성되고 소정의 제어신호에 의해 스위칭동작이 이루어지는 스위칭수단에 의해 상기 전류통로를 스위칭하는 제 1 과정과, 상기 제어신호를 컬럼어드레스스트로우브신호와 로우어드레스스트로우브신호의 입력에 동기하여 발생시키는 제 2 과정과, 상기 컬럼어드레스스트로우브신호가 액티브상태에서 선충전상태로 될시에는 상기 제 1 과정에 의해 상기 쎌데이타의 상기 데이타출력버퍼로의 입력을 차단하는 제3과정을 포함하여, 상기 제3과정시 유효 쎌데이타가 상기 데이타출력버퍼로부터 상기 컬럼어드레스스트로우브신호의 다음 액티브상태로 변환시까지 계속해서 출력함을 특징으로 하는 반도체집적회로의 데이타츨력 확장방법.
  10. 반도체집적회로의 데이타출력 확장방법에 있어서, 메모리쎌로부터 독출된 데이타를 제1 어드레스의 입력에 의해 제 1 데이타라인에 의해 센싱되는 제1 과정과, 상기 제 1 과정에 의한 상기 제1 데이타라인에 실린 상기 쎌데이타를 센싱수단에 의해 증폭하는 제2과정과, 상기 센싱수단의 출력라인에 전류경로가 형성되고 소정의 제1 제어신호에 의해 동작하며 상기 제1 어드레스 외의 비유효 어드레스입력시 상기 전류경로를 스위칭수단에 의해 페쇄시키는 제3과정과, 상기 스위칭수단을 통해 상기 센싱수단의 출력라인에 입력측이 연결되고 소정의 제2 제어신호에 의해 동작되며 상기 제1 어드레스의 입력에 의해 독출된 쎌데이타의 출력상태를 상기 제1 어드레스외의 비유효 어드레스입력에 상관없이 상기 제2 제어신호가 공급되는 시간동안 출력수단을 통해 출력하는 제 4과정이 순차적으로 이루어짐을 특징으로 하는 반도체집적회로의 데이타출력확장방법.
  11. 제10항에 있어서, 상기 반도체집적회로의 데이타출력 확장방법, 사이 센싱수단에 래치회로를 구비하여 비유효 어드레스의 입력으로부터 상기 출력수단의 출력과정을 독립시키는 제5과정을 더 포함함을 특징으로 하는 반도체 직접회로의 데이타출력 확장방법.
    ※ 참고 사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930008145A 1993-05-12 1993-05-12 데이타출력 확장방법과 이를 통한 신뢰성있는 유효데이타의 출력이 이루어지는 반도체집적회로 KR940026946A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930008145A KR940026946A (ko) 1993-05-12 1993-05-12 데이타출력 확장방법과 이를 통한 신뢰성있는 유효데이타의 출력이 이루어지는 반도체집적회로
JP6098601A JPH06333393A (ja) 1993-05-12 1994-05-12 高信頼性のデータ出力回路及びデータ出力方法を使用した半導体集積回路
US08/241,855 US5488580A (en) 1993-05-12 1994-05-12 Semiconductor integrated circuit for outputting data with a high reliability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930008145A KR940026946A (ko) 1993-05-12 1993-05-12 데이타출력 확장방법과 이를 통한 신뢰성있는 유효데이타의 출력이 이루어지는 반도체집적회로

Publications (1)

Publication Number Publication Date
KR940026946A true KR940026946A (ko) 1994-12-10

Family

ID=19355300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008145A KR940026946A (ko) 1993-05-12 1993-05-12 데이타출력 확장방법과 이를 통한 신뢰성있는 유효데이타의 출력이 이루어지는 반도체집적회로

Country Status (3)

Country Link
US (1) US5488580A (ko)
JP (1) JPH06333393A (ko)
KR (1) KR940026946A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0146530B1 (ko) * 1995-05-25 1998-09-15 김광호 단속제어회로를 구비한 반도체 메모리 장치와 제어방법
JPH09180435A (ja) * 1995-12-28 1997-07-11 Mitsubishi Electric Corp 半導体記憶装置
US6401186B1 (en) 1996-07-03 2002-06-04 Micron Technology, Inc. Continuous burst memory which anticipates a next requested start address
JPH10241360A (ja) * 1997-02-24 1998-09-11 Kawasaki Steel Corp 半導体記憶装置
US6711648B1 (en) 1997-03-28 2004-03-23 Siemens Aktiengesellschaft Kabushiki Kaisha Toshiba Methods and apparatus for increasing data bandwidth in a dynamic memory device by generating a delayed address transition detection signal in response to a column address strobe signal
US5930182A (en) * 1997-08-22 1999-07-27 Micron Technology, Inc. Adjustable delay circuit for setting the speed grade of a semiconductor device
US6279071B1 (en) 1998-07-07 2001-08-21 Mitsubishi Electric And Electronics Usa, Inc. System and method for column access in random access memories
KR100334574B1 (ko) * 2000-01-31 2002-05-03 윤종용 풀-페이지 모드를 갖는 버스트-타입의 반도체 메모리 장치
KR100609617B1 (ko) * 2005-04-04 2006-08-08 삼성전자주식회사 동작 주파수에 따라 모드가 전환되는 데이터 출력버퍼 및이를 포함하는 반도체 메모리 장치
KR100837825B1 (ko) * 2007-05-14 2008-06-13 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 입력 회로 및 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969706A (en) * 1974-10-08 1976-07-13 Mostek Corporation Dynamic random access memory misfet integrated circuit
JPS6180597A (ja) * 1984-09-26 1986-04-24 Hitachi Ltd 半導体記憶装置
JPS61110396A (ja) * 1984-11-05 1986-05-28 Fujitsu Ltd 半導体記憶装置
JPH0644393B2 (ja) * 1986-04-08 1994-06-08 日本電気株式会社 半導体メモリ
JPH0770212B2 (ja) * 1988-07-19 1995-07-31 日本電気株式会社 半導体メモリ回路
JPH0283892A (ja) * 1988-09-20 1990-03-23 Fujitsu Ltd 半導体記憶装置
EP0521165A1 (en) * 1991-01-22 1993-01-07 Fujitsu Limited Semiconductor storing device

Also Published As

Publication number Publication date
US5488580A (en) 1996-01-30
JPH06333393A (ja) 1994-12-02

Similar Documents

Publication Publication Date Title
US7327613B2 (en) Input circuit for a memory device
KR960042374A (ko) 단속제어회로를 구비한 반도체 메모리 장치와 제어방법
KR930017022A (ko) 전압, 온도 및 처리 변화에 대해 보상하는 메모리
US7269078B2 (en) Buffer circuit and memory system for selectively outputting data strobe signal according to number of data bits
KR940026946A (ko) 데이타출력 확장방법과 이를 통한 신뢰성있는 유효데이타의 출력이 이루어지는 반도체집적회로
KR940022561A (ko) 반도체 메모리의 출력회로
US6380784B1 (en) Circuit for generating sense amplifier control signal for semiconductor memory
KR980011464A (ko) 반도체 메모리의 데이타라인 등화 제어회로
KR950010084A (ko) 반도체 메모리 장치
KR970003259A (ko) 2 스테이지 래치회로를 이용한 페이지 모드 마스크롬 및 그 제어방법
KR970029812A (ko) 컬럼 선택 신호 제어회로
KR100557996B1 (ko) 반도체 메모리 장치
KR950024433A (ko) 데이타 출력 회로 및 반도체 기억 장치
KR20020032081A (ko) 글로벌 입·출력라인 선택장치
KR960038975A (ko) 확장 데이타 출력모드를 가진 반도체 메모리장치
KR100206927B1 (ko) 반도체 메모리의 데이타 출력 제어회로
KR100301820B1 (ko) 센스 앰프
KR980004973A (ko) 블럭 라이트 제어 기능을 갖는 싱크로너스 그래픽 램
KR970010369B1 (ko) 캐시 메모리의 기능을 갖는 메모리 장치
KR100278265B1 (ko) 스태틱 커런트 감소를 위한 반도체 메모리장치
KR930014574A (ko) 프리세트회로를 구비하는 데이타 출력버퍼
KR100511902B1 (ko) 데이타 라인 센스 앰프 회로
KR960001422Y1 (ko) 반도체 소자용 버퍼
KR20040065584A (ko) 반도체 메모리의 데이터신호 증폭장치 및 그 증폭방법
KR970023423A (ko) 반도체 메모리장치의 워드라인 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL