KR940022561A - 반도체 메모리의 출력회로 - Google Patents

반도체 메모리의 출력회로 Download PDF

Info

Publication number
KR940022561A
KR940022561A KR1019940004431A KR19940004431A KR940022561A KR 940022561 A KR940022561 A KR 940022561A KR 1019940004431 A KR1019940004431 A KR 1019940004431A KR 19940004431 A KR19940004431 A KR 19940004431A KR 940022561 A KR940022561 A KR 940022561A
Authority
KR
South Korea
Prior art keywords
signal
output
latch
circuit
open
Prior art date
Application number
KR1019940004431A
Other languages
English (en)
Other versions
KR0155177B1 (ko
Inventor
에이지 기따자와
Original Assignee
세끼모또 타다히로
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 타다히로, 닛본덴기 가부시끼가이샤 filed Critical 세끼모또 타다히로
Publication of KR940022561A publication Critical patent/KR940022561A/ko
Application granted granted Critical
Publication of KR0155177B1 publication Critical patent/KR0155177B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Abstract

열어드레스 세트 증폭기 타임에 의해 CAS(반전값)의 로우레벨 기간이 제약을 받는 것을 방지하여 CAS(반전값)사이클 타임을 단축시킨다.
CAS(반전값)과, 지연회로(31)을 통과한 CAS(반전값)신호를 2입력 NAND신호(30)에 입력시키고, 그 출력신호를 메모리셀 정보를 D입력으로 한 D래치회로의 래치신호로 하며, D래치회로의 동상, 역상 출력신호를 외부단자(7)에 출력시키는 출력 트랜지스터(37,38)에 입력시킨 반도체 메모리의 출력회로에 의해 CAS(반전값)이 상승한 후 시간이 잠시 경과한 시각 t4에서 래치신호가 로우레벨이 되어 메모리셀 정보를 래치하게 된다. 즉, 열어드레스 세트 증폭기 타임이 짧고, CAS(반전값)의 로우기간이 짧아 CAS(반전값)이 상승한 후, 메모리셀 정보가 출력되는 경우일지라도 원하는 데이터를 래치할 수 있다.

Description

반도체 메모리의 출력회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명의 제1실시예의 반도체 메모리의 출력회로를 도시한 회로도.

Claims (3)

  1. 반도체 메모리의 외부에서 입력되는 열어드레스 스트로브신호가 디스에이블이 되어도 메모리 데이터를 계속해서 출력할 수 있는 반도체 메모리의 출력회로에 있어서, 상기 열어드레스 스트로브신호를 받아서 그 열어드레스 스트로브신호가 인에이블이 되었을때에 즉시 상태가 변화하지만 그 열어드레스 스트로브신호가 디스에이블이 되었을때에는 뒤늦게 상태가 변화하는 래치신호를 발생하는 회로와, 메모리셀 정보를 증폭시킨 리드 증폭기 출력신호를 받아서 상기 래치신호에 응답하여 래치하는 래치회로와, 그 래치회로의 출력을 받는 출력버퍼를 가진 것을 특징으로 하는 반도체 메모리의 출력회로.
  2. 반도체 메모리의 외부에서 입력되는 열어드레스 스트로브신호가 디스에이블이 되어도 메모리 데이터를 계속해서 출력할 수 있는 반도체 메모리의 출력회로에 있어서, 상기 열어드레스 스트로브신호와 상기 신호가 지연회로를 통과한 신호를 입력으로 하는 NAND회로를 설치하여 상기 NAND회로의 출력신호를 래치신호로 하고, 메모리셀 정보를 증폭시킨 리드 증폭기 출력신호를 D입력으로 한 래치회로를 설치하여 상기 D래치회로의 동상, 역상신호를 입력으로 하는 출력버퍼를 설치한 것을 특징으로 하는 반도체 메모리의 출력회로.
  3. 어드레스 래치회로 출력신호와 열어드레스 스트로브신호가 입력되는 논리회로의 출력을 래치신호로 하고, 메모리셀 정보를 증폭시킨 리드 증폭기 출력신호를 D입력으로 한 래치회로를 설치하여 상기 래치회로의 동상, 역상신호를 입력으로 하고, 출력 데이터를 출력하는 출력버퍼를 설치하여 상기 어드레스 래치회로 출력신호가 변화하지 않으면 상기 출력 데이터가 상기 래치회로에 래치되지 않고, 상기 어드레스 래치회로 출력신호가 변화하는 경우에는 상기 열어드레스 스트로브신호의 상승에 대하여 늦은 타이밍으로 출력 데이터를 상기 래치회로에서 래치하도록 상기 논리회로를 구성한 것을 특징으로 하는 반도체 메모리의 출력회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940004431A 1993-03-08 1994-03-08 반도체 메모리의 출력 회로 KR0155177B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5046197A JPH07192470A (ja) 1993-03-08 1993-03-08 半導体メモリの出力回路
JP93-046197 1993-03-08

Publications (2)

Publication Number Publication Date
KR940022561A true KR940022561A (ko) 1994-10-21
KR0155177B1 KR0155177B1 (ko) 1998-12-01

Family

ID=12740356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940004431A KR0155177B1 (ko) 1993-03-08 1994-03-08 반도체 메모리의 출력 회로

Country Status (3)

Country Link
US (1) US5436865A (ko)
JP (1) JPH07192470A (ko)
KR (1) KR0155177B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5692148A (en) * 1994-04-11 1997-11-25 Intel Corporation Method and apparatus for improving system memory cost/performance using extended data out (EDO)DRAM and split column addresses
US6112284A (en) * 1994-12-30 2000-08-29 Intel Corporation Method and apparatus for latching data from a memory resource at a datapath unit
KR0146530B1 (ko) * 1995-05-25 1998-09-15 김광호 단속제어회로를 구비한 반도체 메모리 장치와 제어방법
US5546344A (en) * 1995-06-06 1996-08-13 Cirrus Logic, Inc. Extended data output DRAM interface
JPH0973775A (ja) * 1995-09-01 1997-03-18 Mitsubishi Electric Corp 半導体記憶装置
KR0167687B1 (ko) * 1995-09-11 1999-02-01 김광호 고속액세스를 위한 데이타 출력패스를 구비하는 반도체 메모리장치
JPH09139082A (ja) * 1995-11-17 1997-05-27 Mitsubishi Electric Corp 半導体記憶装置
JPH09180435A (ja) * 1995-12-28 1997-07-11 Mitsubishi Electric Corp 半導体記憶装置
JP3192077B2 (ja) * 1996-01-30 2001-07-23 日本電気株式会社 半導体記憶装置
TW328661B (en) 1996-07-26 1998-03-21 Oki Electric Ind Co Ltd The semiconductor apparatus
JP3076309B2 (ja) 1998-09-17 2000-08-14 日本電気アイシーマイコンシステム株式会社 半導体記憶装置
JP3425890B2 (ja) 1999-04-08 2003-07-14 Ｎｅｃエレクトロニクス株式会社 バッファ回路
US6326809B1 (en) * 1999-09-27 2001-12-04 University Of New Mexico Apparatus for and method of eliminating single event upsets in combinational logic
JP3540243B2 (ja) 2000-04-24 2004-07-07 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
US6651199B1 (en) * 2000-06-22 2003-11-18 Xilinx, Inc. In-system programmable flash memory device with trigger circuit for generating limited duration program instruction
US7184328B2 (en) * 2004-10-18 2007-02-27 Infineon Technologies Ag DQS for data from a memory array
JP2007273065A (ja) * 2006-03-31 2007-10-18 Nscore:Kk Ｃｍｉｓ型半導体不揮発記憶回路
US8081010B1 (en) 2009-11-24 2011-12-20 Ics, Llc Self restoring logic

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4586167A (en) * 1983-01-24 1986-04-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
US5022011A (en) * 1989-12-28 1991-06-04 Inova Microelectronics Corporation Apparatus and method for reducing the access time after a write operation in a static memory device
JP2555900B2 (ja) * 1990-02-06 1996-11-20 日本電気株式会社 半導体メモリの出力制御回路
JPH0541088A (ja) * 1991-08-06 1993-02-19 Nec Ic Microcomput Syst Ltd 半導体集積回路
US5325330A (en) * 1993-02-11 1994-06-28 Micron Semiconductor, Inc. Memory circuit with foreshortened data output signal

Also Published As

Publication number Publication date
KR0155177B1 (ko) 1998-12-01
JPH07192470A (ja) 1995-07-28
US5436865A (en) 1995-07-25

Similar Documents

Publication Publication Date Title
KR940022561A (ko) 반도체 메모리의 출력회로
US4573147A (en) Semiconductor memory device
US4866675A (en) Semiconductor memory circuit having a delay circuit
KR960004567B1 (ko) 반도체 메모리 장치의 데이타 출력 버퍼
KR920006976A (ko) 반도체 메모리 장치
JPH02201797A (ja) 半導体メモリ装置
US5459689A (en) Memory device with current path cut-off circuit for sense amplifier
KR970022774A (ko) 출력 제어 회로를 포함하는 디램
US5886553A (en) Semiconductor device having a latch circuit for latching data externally input
KR910006994A (ko) 센스 앰프회로
KR950007141B1 (ko) 의사 스태틱 ram의 제어회로
KR970003259A (ko) 2 스테이지 래치회로를 이용한 페이지 모드 마스크롬 및 그 제어방법
KR940026946A (ko) 데이타출력 확장방법과 이를 통한 신뢰성있는 유효데이타의 출력이 이루어지는 반도체집적회로
KR900017291A (ko) 지연 회로
US5940330A (en) Synchronous memory device having a plurality of clock input buffers
KR950015394A (ko) 스태틱 랜덤 억세스 메모리
KR870007511A (ko) 데이타 판독회로
JPH04265598A (ja) 半導体メモリ装置
KR900010778A (ko) 반도체 메모리장치
JPH05314762A (ja) 半導体装置
KR930001422A (ko) 스태틱 반도체 메모리 디바이스
KR940006073Y1 (ko) 데이타 판독회로
KR200177248Y1 (ko) 반도체 메모리의 어드레스 천이 검출회로
KR0147633B1 (ko) 반도체 메모리장치
KR20030002504A (ko) 높은 동작 주파수에서도 안정적으로 동작하는 반도체메모리 장치의 입출력 라인 감지 증폭 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020709

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee