KR970010369B1 - 캐시 메모리의 기능을 갖는 메모리 장치 - Google Patents

캐시 메모리의 기능을 갖는 메모리 장치 Download PDF

Info

Publication number
KR970010369B1
KR970010369B1 KR1019940027206A KR19940027206A KR970010369B1 KR 970010369 B1 KR970010369 B1 KR 970010369B1 KR 1019940027206 A KR1019940027206 A KR 1019940027206A KR 19940027206 A KR19940027206 A KR 19940027206A KR 970010369 B1 KR970010369 B1 KR 970010369B1
Authority
KR
South Korea
Prior art keywords
data
node
output
input
memory
Prior art date
Application number
KR1019940027206A
Other languages
English (en)
Other versions
KR960015232A (ko
Inventor
안승한
이재진
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019940027206A priority Critical patent/KR970010369B1/ko
Priority to US08/548,212 priority patent/US5719810A/en
Priority to CN95119195A priority patent/CN1087473C/zh
Publication of KR960015232A publication Critical patent/KR960015232A/ko
Application granted granted Critical
Publication of KR970010369B1 publication Critical patent/KR970010369B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용없음.

Description

캐시 메모리의 기능을 갖는 메모리 장치
제1도는 종래의 출력버퍼 및 입력버퍼의 한 예를 도시한 회로도.
제2도는 본 발명에 의한 출력버퍼 및 입력버퍼의 실시예도.
* 도면의 주요부분에 대한 부호의 설명
11 : 출력버퍼부 12 : 입력버퍼부
13 : 셀 메모리부 14 : 데이타 레지스터부
15 : 멀티플렉스 회로부
본 발명의 반도체 기억소자의 메모리 장치에 관한 것으로, 특히 입력데이타를 일시적으로 저장할 수 있는 데이타 레지스터를 구현하여 상기 입력 데이타를 컬럼 어드레스(column address)의 변화없이 직접 출력할 수 있도록 한 캐시 메모리의 기능을 갖는 메모리 장치에 관한 것이다.
본 발명의 메모리 장치는 데이타 출력버퍼(data oupput buffer) 및 데이타 입력버퍼(data input buffer : 이하 din buffer)와 관련된 것으로, 패스트 페이지 모드(fast page mode)등에서 라이트(write) 동작 이후에 이 데이타를 리드(read)하거나 일시적으로 데이타를 저장시켰다가 그 데이타를 다시 사용할 필요가 있는 경우등, 디램 회로를 단순한 시간지연회로 또는 버퍼로 사용할 수 있다.
제1도는 종래의 입력버퍼(din buffer) 및 출력버퍼(dout buffer)의 한 예를 도시한 회로도도로서, 데이타를 소자의 내부에 저장하기 위한 입력버퍼부(12)와, 입력된 데이타를 소자의 셀 어레이 블럭에 저장하는 셀 메모리부(13)와, 저장된 데이타를 소자 외부로 출력하기 위한 출력버퍼부(11)로 구성된다.
상기 셀 메모리부(13)는 셀 어레이 블럭에 저장된 데이타를 읽기 위하여 리드 데이타 경로를 미리 어떤 초기값으로 프리차지시키고 있다가 리드 신호가 입력되는 경우에 동작하도록 되어 있다.
이런 경우에 라이트 동작을 수행하고 난 이후에 라이트한 데이타를 다시 사용할 필요가 있는 경우에는 내부회로에서부터 차례로 동작이 수행되어 데이타가 출력되므로 외부에서 데이타를 인식하는데는 많은 시간이 걸리게 된다. 그리고 이러한 종래의 방식에서는 라이트 동작 이후에 그 셀을 액세스(access)하는 경우에도 결함 데이타가 나올 우려가 있다.
따라서, 본 발명의 목적은 입력 데이타를 내부 회로부의 외부에 일시적으로 저장시켰다가 다시 사용할 경우에 내부회로를 거치지 않고 직접 출력하도록 회로를 구현하는 데에 있다.
상기 목적을 달성하기 위하여 본 발명에서는 입력 신호를 셀 어레이블럭에 저장하는 셀 메모리부와, 상기 셀 메모리부에 저장된 데이타를 소자의 외부로 출력하기 위한 출력 버퍼수단과, 상기 출력 버퍼수단으로부터의 완충된 신호를 출력하기 위한 출력단자와, 상기 출력버퍼 수단으로부터의 완충된 신호를 상기 셀 메모리부에 입력하기 위한 입력버퍼 수단과, 상기 입력버퍼 수단으로부터의 완충된 입력신호를 일시적으로 저장하기 위한 데이타 레지스터부와, 상기 셀 메모리부, 데이타 레지스터부 및 출력버퍼 수단 사이에 접속되며 상기 셀 메모리부 및 상기 데이타 레지스터부로부터의 완충된 데이타 신호를 입력으로 하여 하나의 출력단자로 절환시키기 위한 멀티플렉스 수단을 구비하였다.
이하, 첨부된 도면을 참조하여 본 발명을 더 상세히 설명하기로 한다.
제2도는 본 발명에 의한 출력버퍼 및 입력버퍼의 실시예를 나타낸 것으로, 노드(N3) 및 출력노드(N8)사이에 접속되면 저장된 데이타를 소자 외부로 출력하기 위한 출력버퍼부(11)와, 상기 출력노드(N8) 및 노드(N12)사이에 접속되며 데이타를 소자의 내부에 저장하기 위한 입력버퍼부(12)와, 노드(N1) 및 노드(N12) 사이에 접속되며 입력된 데이타를 소자의 셀 어레이 블럭에 저장하는 셀 메모리부(13)와, 노드(N4)및 노드(N11)사이에 접속되며 입력 데이타를 일시적으로 저장하기 위한 데이타 레지스터부(14)와, 상기 내부 회로의 셀 데이타 및 상기 데이타 레지스터부에 저장된 데이타를 입력으로 하여 멀티플렉스 제어신호(mux)에 의해 선택된 데이타를 출력하는 멀티플렉스 회로부(15)로 구성된다.
그동작을 살펴보면, 리드 데이타 라인(N1)이 하이이고 멀티플렉스 제어신호(mux) 입력노드(N2)가 하이일 경우, 트랜지스터(Q3)가 턴-온(turn-on)되어 상기 노드(N1)의 전위신호를 노드(N3)에 전달하게 되고, 반면에 트랜지스터(Q4)는 턴-오프(turn-off)하게 된다. 상기 노드(N3)의 전위신호(하이)는 데이타 출력버퍼 인에이블 신호(oe)와 조합되어 노드(N5) 및 노드(N6)를 로우 전위로 만들고 PMOS트랜지스터(Q1)를 턴-온시킨다. 따라서 노드(N7)는 하이로 출력하게 되고 출력단의 노드(N8)에서 출력단(dq) 및 노드(N9)로 분압된다. 한편, 노드(N9)의 전위신호(하이)는 라이트 인에이블 신호(we)와 조합되어 노드(N11) 및 내부회로(13) 입력라인(wd)으로 분압된 노드(N12)를 하이로 만든다. 그리고 상기 노드(N10)의 전위에 의해 트랜지스터(Q5)가 턴온되어 상기 노드(N11)의 전위신호를 노드(N13)에 전달하게 되고, 게이트(G1∼G4)를 통해 지연된 신호가 상기 노드(N4)에 전달하게 된다. 이때 라이트 인에이블 신호(we)에 의해 제어되는 상기 트랜지스터(Q5) 및 여러개의 인버터(G1∼G4)들로 구성된 데이타 레지스터부(14)는 상기 노드(N11)의 데이타 신호를 일시적으로 저장하는 역할 또는 시간지연회로 및 버퍼(buffer)의 역할을 하게 된다.
상기 데이타 레지스터 출력신호인 노드(N4)의 전위는 상기 멀티플렉스 제어신호(mux)가 로우가 될때 트랜지스터(Q4)가 턴-온 되어 상기 데이타 레지스터부(14)에 저장되었던 라이트 신호를 상기 노드(N3)를 통해 전달되고, 이 전달된 신호(하이)에 의해 PMOS트랜지스터(Q1)가 턴-온되어 출력단자(bq)를 통하여 외부로 출력하게 된다.
이상에서 설명한 본 발명의 캐시 메모리의 기능을 갖는 메모리 장치를 반도체 소자 내부에 구현하게 되면 패스트 페이지 모드에서 라이트 동작 이후에 리드 동작이 수행되는 경우에 컬럼 어드레스의 변화없이 일시적으로 데이타가 저장된 데이타 레지스터에서 데이타를 출력하기 때문에 데이타 출력속도가 빠르고, 또한 결함 데이터가 생기는 것을 방지할 수 있는 효과가 있다.

Claims (2)

  1. 입력 신호를 셀 어레이 블럭에 저장하는 셀 메모리부와, 상기 셀 메모리부에 저장된 데이타를 소자의 외부로 출력하기 위한 출력버퍼 수단과, 상기 출력버퍼 수단으로부터의 완충된 신호를 출력하기 위한 출력단자와, 상기 출력버퍼 수단으로부터의 완충된 신호를 상기 셀 메모리부에 입력하기 위한 입력버퍼 수단과, 상기 입력버퍼 수단으로부터의 완충된 입력신호를 일시적으로 저장하기 위한 데이타 레지스터부와, 상기 셀 메모리부, 데이타 레지스터부 및 출력버퍼 수단 사이에 접속되며, 상기 셀 메모리부 및 상기 데이타 레지스터부로부터의 완충된 데이타 신호를 입력으로 하여 하나의 출력단자로 절환시키기 위한 멀티플레스 수단을 구비하는 것을 특징으로 하는 메모리 장치.
  2. 제1항에 있어서, 상기 메모리 장치는, 제1의 동작에서는 소자의 내부에서 출력되는 리드 데이타를 출력버퍼부로 보내고, 제2의 동작에서는 데이타 입력장치를 통하여 입력된 데이타를 어드레스의 변화없이 직접 출력버퍼부로 보내는 것을 특징으로 하는 메모리 장치.
KR1019940027206A 1994-10-25 1994-10-25 캐시 메모리의 기능을 갖는 메모리 장치 KR970010369B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940027206A KR970010369B1 (ko) 1994-10-25 1994-10-25 캐시 메모리의 기능을 갖는 메모리 장치
US08/548,212 US5719810A (en) 1994-10-25 1995-10-25 Semiconductor memory device having cache memory function
CN95119195A CN1087473C (zh) 1994-10-25 1995-10-25 具有高速缓冲存贮器功能的半导体存贮器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940027206A KR970010369B1 (ko) 1994-10-25 1994-10-25 캐시 메모리의 기능을 갖는 메모리 장치

Publications (2)

Publication Number Publication Date
KR960015232A KR960015232A (ko) 1996-05-22
KR970010369B1 true KR970010369B1 (ko) 1997-06-25

Family

ID=19395766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940027206A KR970010369B1 (ko) 1994-10-25 1994-10-25 캐시 메모리의 기능을 갖는 메모리 장치

Country Status (1)

Country Link
KR (1) KR970010369B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351995B1 (ko) * 2001-03-12 2002-09-11 신한기연주식회사 전해연마장치

Also Published As

Publication number Publication date
KR960015232A (ko) 1996-05-22

Similar Documents

Publication Publication Date Title
JP2812004B2 (ja) スタティック型ランダムアクセスメモリ装置
JP2590122B2 (ja) 半導体メモリ
JP2000011640A (ja) 半導体記憶装置
KR0166000B1 (ko) 속도 등급이 제한되지 않은 동기 dram을 갖는 반도체 메모리 장치
KR100253564B1 (ko) 고속 동작용 싱크로노스 디램
US5844845A (en) Data read circuit for use in semiconductor storage apparatus of CMOS memory
KR100266528B1 (ko) 반도체메모리디바이스
KR970017616A (ko) 고속액세스를 위한 데이타 출력패스를 구비하는 반도체 메모리장치
US5502681A (en) Column start signal generation circuit for memory device
US5323355A (en) Semiconductor memory device
KR0161306B1 (ko) 반도체 메모리 장치
US5886936A (en) Memory cell data line equalization controlling circuit for semiconductor memory device
US7123520B2 (en) Buffer circuit and memory system for selectively outputting data strobe signal according to number of data bits
KR970010369B1 (ko) 캐시 메모리의 기능을 갖는 메모리 장치
KR940026946A (ko) 데이타출력 확장방법과 이를 통한 신뢰성있는 유효데이타의 출력이 이루어지는 반도체집적회로
KR960003591B1 (ko) 반도체 기억 장치
KR100269059B1 (ko) 반도체 메모리 장치
KR100224768B1 (ko) 외부 데이타의 입력없이 라이트 동작을 수행하는기능을 갖는 반도체 기억장치
KR100333536B1 (ko) 센스앰프를이용하여테스트를수행하는메모리소자
JPH11312970A (ja) 半導体装置
KR970049568A (ko) 순차엑세스를 위한 메모리장치
KR0172518B1 (ko) 싱글 에스램 셀을 사용한 이중 포트 에스램
KR0135671B1 (ko) 리드 모디파이 라이트 동작 회로
KR20000071496A (ko) 반도체 메모리
KR0140470B1 (ko) 캐시 메모리의 기능을 갖는 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee