KR100333536B1 - 센스앰프를이용하여테스트를수행하는메모리소자 - Google Patents

센스앰프를이용하여테스트를수행하는메모리소자 Download PDF

Info

Publication number
KR100333536B1
KR100333536B1 KR1019980019780A KR19980019780A KR100333536B1 KR 100333536 B1 KR100333536 B1 KR 100333536B1 KR 1019980019780 A KR1019980019780 A KR 1019980019780A KR 19980019780 A KR19980019780 A KR 19980019780A KR 100333536 B1 KR100333536 B1 KR 100333536B1
Authority
KR
South Korea
Prior art keywords
sense amplifier
block
precharge
bit line
cell array
Prior art date
Application number
KR1019980019780A
Other languages
English (en)
Other versions
KR19990086671A (ko
Inventor
김무석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980019780A priority Critical patent/KR100333536B1/ko
Priority to JP14970299A priority patent/JP4824149B2/ja
Priority to US09/321,887 priority patent/US6144597A/en
Publication of KR19990086671A publication Critical patent/KR19990086671A/ko
Application granted granted Critical
Publication of KR100333536B1 publication Critical patent/KR100333536B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 센스앰프를 이용하여 테스트를 수행하는 메모리 소자에 관한 것으로, 램 테스트 모드에서 셀 어레이 블록에 데이터를 라이트 할 경우, 최하위 로우 어드레스에 해당하는 워드라인에 대한 라이트 동작은 일반적인 방식으로 라이트를 수행한 다음, 그 다음 로우 어드레스에 해당하는 워드라인에 대한 라이트 동작부터는 센스앰프의 프리차지 동작을 제어하여, 워드라인 별로 전체 컬럼에 해당하는 셀에 센스앰프에 저장되어있는 데이터를 이용하여 라이트 함으로써, 셀의 라이트 타임을 줄이는 효과를 얻는 기술에 관한 것이다.

Description

센스앰프를 이용하여 테스트를 수행하는 메모리 소자
본 발명은 센스앰프를 이용하여 테스트를 수행하는 메모리 소자에 관한 것으로, 보다 상세하게는 센스앰프에 래치된 데이터를 이용하여, 라이트 동작 시 프리차지 동작을 제어하여 새로운 데이터의 입력 없이 라이트 동작이 수행되어, 라이트 타임을 줄일 수 있는 센스앰프를 이용하여 테스트를 수행하는 메모리 소자에 관한 것이다.
종래 라이트 기술은 입/출력 단자의 입력으로 들어온 데이터가 로우 및 칼럼 어드레스에 의해 지정된 1개 비트의 셀에만 라이트 되는 기술이었다.
이를 도면을 통해 알아보면, 도 1에 도시된 바와 같으며 이는 센스앰프 회로에 관한 회로로 센스앰프를 공유하는 회로이다.
제 1 셀 어레이 블록(1)과;
비트 라인 아이솔레이션 신호(BISH)에 의해 상기 제 1 셀 어레이 블록(1)을 선택하는 제 1 선택부(2)와;
비트 라인(BIT, /BIT)을 프리차지 시키는 비트 라인 프리차지 블록(3)과;
제 2 셀 어레이 블록(4); 및
비트 라인 아이솔레이션 신호(BISL)에 의해 상기 제 2 셀 어레이 블록(4)을 선택하는 제 2 선택부(5)와;
상기 각 셀 어레이 블록(1, 4)에서 출력된 데이터를 증폭하는 센스앰프블록(6); 및
상기 센스앰프블록(6)을 프리차지 시키는 센스앰프 프리차지블록(7)을 포함하여 구성된다.
상기와 같이 구성된 셀 어레이 블록에 데이터를 라이트 시키는 동작을 보면, 셀 어레이 블록(1, 4) 중 각 선택부(2, 5)에 의해 하나의 셀 어레이 블록이 선택된다.
이어서, 선택된 셀 어레이 블록에 라스(/RAS), 카스(/CAS) 신호와, 로우 및 칼럼 어드레스 등에 의해 라이트될 셀이 결정된 후(도면에는 도시하지 않음), 비트라인(BIT, /BIT)을 통해 데이터가 라이트되고 나면, 상기 비트 라인 프리차지블록(3)에 입력되는 프리차지 신호(øBLP)에 의해 프리차지블록(3)이 동작됨과 동시에 비트라인프리차지 전압(vblp)이 입력되어 비트라인(BIT, /BIT)이 비트라인 프리차지(vblp)으로 프리차지 된다.
그리고 상기 동작과 함께 상기 센스앰프 프리차지블록(7)이 동작되어 센스앰프 제어신호(RTO, S#)(6)도 비트라인 프리차지 전압(vblp)으로 프리차지 된다.
이에 따라 이전 동작에서 라이트 되었던 데이터는 비트라인(BIT, /BIT)이 비트라인 프리차지 전압(vblp)으로 설정되어 사라지기 때문에 다음 라이트 동작에 사용할 수 없게 되므로, 라이트 동작 시마다 데이터를 입력해주어야만 한다.
이처럼 램의 동작이 제한적이므로 제품 테스트 시에 리드되는 데이터 개수와 라이트되는 데이터의 개수가 같으며, 전체 어레이 데이터 라이트(array data write)를 위해서는 최하위 로우 어드레스(Xmin) 에서 최상위 로우 어드레스(Xmax) 까지 어드레싱이 되면서 라이트해야한다.(이때는 칼럼 어드레스가 고정됨)
다음으로, 최하위 칼럼 어드레스(Ymin)에서 최상위 칼럼 어드레스(Ymax)까지 칼럼 어드레스를 증가시켜 최하위 로우 어드레스(Xmin)에서 최상위 로우 어드레스(Xmax)까지 상기와 동일한 동작을 반복 수행 해야한다.
따라서, 전체 어레이 데이터 라이트를 위해서는 라이트하는 시간이 오래 걸리는 문제점이 발생한다.
본 발명은 상기에 기술한 바와 같은 종래 문제점을 감안하여, 테스트 동작시라이트 동작으로 센스앰프에 래치된 데이터를 이용해, 그 다음부터 수행되는 동일한 데이터를 이용하는 셀 어레이 블록에서의 라이트 동작에서는 별도의 데이터 입력 없이 라이트 동작이 수행되도록 하여, 라이트 타임을 줄이는 것을 목적으로 한다.
도 1은 종래 라이트 동작을 설명하기 위한 센스앰프를 포함하는 메모리 소자의 회로도.
도 2는 본 발명에 의한 라이트 방식을 적용한 센스앰프를 포함하는 메모리 소자의 회로도.
〈 도면의 주요부분에 대한 부호의 설명 〉
10, 40 : 셀 어레이 블록 20, 50 : 선택부
30 : 비트 라인 프리차지 블록 60 : 센스앰프 블록
70 : 센스앰프 프리차지 블록 80 : 프리차지 블록 제어부
본 발명은 셀 어레이 블록과;
상기 셀 어레이 블록에 데이터를 저장 및 읽어내기 위해 데이터를 증폭하는 센스앰프블록과;
비트 라인을 프리차지 하는 비트 라인 프리차지 블록;
상기 센스앰프 블록을 제어하는 센스앰프 제어신호를 프리차지 하는 센스앰프 프리차지 블록; 및
테스트 모드 시에 인에이블되는 테스트 모드 신호와 프리차지 동작 시에 인에이블되는 프리차지 제어신호를 조합하여 상기 비트 라인 프리차지 블록과 센스앰프 프리차지 블록의 프리차지 동작을 제어하는 제어신호를 출력하는 프리차지 제어수단을 포함하여 구성하는 것을 특징으로 한다.
상술한 목적 및 특징들, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하며, 종래와 동일한 구성은 동일부호를 부여하여 설명한다.
본 발명에 의해 구현된 라이트 방식을 적용한 센스앰프 회로도를 보면 도 2에 도시된 바와 같으며, 이 회로는 센스앰프를 공유하는 회로이다.
제 1 셀 어레이 블록(1)과;
비트 라인 아이솔레이션 신호(BISH)에 의해 상기 제 1 셀 어레이 블록(10)을 선택하는 제 1 선택부(20)와;
비트 라인(BIT, /BIT)을 프리차지 시키는 비트 라인 프리차지 블록(30)과;
제 2 셀 어레이 블록(40); 및
비트 라인 아이솔레이션 신호(BISL)에 의해 상기 제 2 셀 어레이 블록(40)을 선택하는 제 2 선택부(50)와;
상기 각 셀 어레이 블록(10, 40)에서 출력된 데이터를 증폭하는 센스앰프블록(60)과;
상기 센스앰프블록(60)을 인에이블시키는 센스앰프 제어신호(RTO, S#)를 프리차지 시키는 센스앰프 프리차지블록(70); 및
상기 비트 라인 프리차지블록(30)과, 센스앰프 프리차지블록(70)의 동작을 제어하여, 테스트 모드일 경우에는 라이트 동작이 수행되었다하더라도 프리차지 동작이 실행되지 않도록 하는 프리차지 제어부(80)를 포함하여 구성된다.
이때 상기 프리차지 제어부(80)는 테스트 모드 수행을 나타내는 테스트 모드 신호(TM)와 비트 라인 프리차지 신호(øBLP)가 인버터(INV)에 의해 반전된 신호를 입력받아 노아 연산을 수행하는 노아 게이트(NOR)로 이루어지며, 상기 노아 게이트(NOR)의 출력(PRE)은 센스앰프 프리차지블록(70)의 각 모스 트랜지스터(N11 ∼ N13)의 게이트 단자로 입력되고, 동시에 비트 라인 프리차지블록(30)의 제어단자에 입력된다.
상기와 같이 구성된 본 발명의 동작을 설명하면 다음과 같다.
먼저, 테스트 모드에서, 비트 라인 아이솔레이션 신호(BISH, BISL)에 의해 하나의 셀 어레이 블록(10, 40)이 선택되고, 센스앰프 블록(60)을 인에이블 시키는 센스앰프 제어신호(RTO, S#)가 인에이블 되고, 해당하는 로우 및 칼럼 어드레스에 의해 라이트 동작이 수행되고 나면(도면에는 도시하지 않음), 상기 프리차지 제어부(8)에 입력되는 테스트 모드 신호(TM)를 액티브 시켜(본 발명의 도면에서는 '1' 값이 됨) 현재 테스트 모드임을 나타낸다.
테스트 모드 신호(TM)가 '1' 값이 입력되면 노아 게이트(NOR)의 출력은 '0'값이 되고, 노아 게이트(NOR)의 출력 신호(PRE)는 상기 각 프리차지블록(30, 70)에 입력되어 프리차지 동작을 중지시켜 프리차지가 되지 않도록 한다.
이렇게 되면, 센스앰프 블록(60) 내의 각 센스앰프에는 이전 라이트 동작에서 저장되었던 데이터가 그대로 남아있게 된다.
이어서, 다음 라이트 동작에서는 로우 어드레스만 바꾸어 워드라인을 변경한 후, 상기 센스앰프 블록(6)의 각 센스앰프에 저장되어 있는 데이터를 통해 워드라인에 같이 연결되어 있는 전체 칼럼의 셀에 대해 라이트 동작을 수행한다.
이러한 동작은 하나의 셀 어레이 블록(10 또는 40) 내의 모든 셀에 라이트 동작이 수행될 때까지 실행되며, 이를 통해 라이트 타임을 상당히 줄일 수 있게 된다.
이러한 방식을 기존의 페이지 모드와 비교해 볼 때에 한 워드라인에 연결되어 있는 셀에 한번의 동작으로 라이트를 시키는 것은 동일하다고 볼수 있으나, 그 다음 워드라인에 연결된 셀들에 데이터를 라이트 시킬 경우부터는, 기존에는 별도의 데이터를 입력해야 하지만 본 발명에서는 그럴 필요가 없게되는 것이다.
따라서 라이트 타임이 상당히 줄어들게 된다.
그리고, 본 발명에 의해 한 워드라인에 대한 라이트 동작이 완료되고 나서 다음 워드라인을 선택할 경우 필요로 되는 로우 어드레스의 발생은 램 내부적으로 발생하거나, 외부의 신호를 입력으로 할 경우 기존의 어드레스 경로가 아닌 별도의 경로를 사용함도 가능하다.
이상에서 상세히 설명한 바와 같이 본 발명은 테스트 모드에서 셀 어레이 블록에 데이터를 라이트 할 경우, 최하위 로우 어드레스에 대한 라이트 동작은 일반적인 방식으로 라이트를 수행하고, 그 다음 로우 어드레스에 대한 라이트 동작부터는 센스앰프의 프리차지 동작을 제어하여, 워드라인 별로 전체 컬럼에 해당하는 셀에 센스앰프에 저장되어있는 데이터를 이용하여 라이트 되도록 함으로써, 셀의 라이트 타임을 줄이는 효과를 얻게 되며, 이에 따라 테스트 비용도 절감시키는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이므로, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (2)

  1. 셀 어레이 블록과;
    상기 셀 어레이 블록에 데이터를 저장 및 읽어내기 위해 데이터를 증폭하는 센스앰프 블록과;
    비트 라인을 프리차지 하는 비트 라인 프리차지 블록;
    상기 센스앰프 블록을 제어하는 센스앰프 제어신호를 프리차지 하는 센스앰프 프리차지 블록; 및
    테스트 모드 시에 인에이블되는 테스트 모드 신호와 프리차지 동작 시에 인에이블되는 프리차지 제어신호를 조합하여 상기 비트라인 프리차지 블록과 센스앰프 프리차지 블록의 프리차지 동작을 제어하는 제어신호를 출력하는 프리차지 제어수단을 포함하여 구성하는 것을 특징으로 하는 메모리 소자.
  2. 제 1 항에 있어서,
    상기 프리자치 제어수단은 프리차지 제어신호를 반전시키는 반전소자와;
    상기 반전소자에서 출력되는 신호와 상기 테스트 모드 신호를 입력받아 논리 연산을 수행하여, 상기 프리차지 동작을 제어하는 제어신호를 출력하는 논리 연산 수단을 포함하여 구성하는 것을 특징으로 하는 메모리 소자.
KR1019980019780A 1998-05-29 1998-05-29 센스앰프를이용하여테스트를수행하는메모리소자 KR100333536B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980019780A KR100333536B1 (ko) 1998-05-29 1998-05-29 센스앰프를이용하여테스트를수행하는메모리소자
JP14970299A JP4824149B2 (ja) 1998-05-29 1999-05-28 センスアンプを利用してテストを行うメモリ素子
US09/321,887 US6144597A (en) 1998-05-29 1999-05-28 Memory device having a self-test function using sense amplifiers and a method for controlling a data writing operation in a test mode of the memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019780A KR100333536B1 (ko) 1998-05-29 1998-05-29 센스앰프를이용하여테스트를수행하는메모리소자

Publications (2)

Publication Number Publication Date
KR19990086671A KR19990086671A (ko) 1999-12-15
KR100333536B1 true KR100333536B1 (ko) 2002-08-27

Family

ID=19537901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019780A KR100333536B1 (ko) 1998-05-29 1998-05-29 센스앰프를이용하여테스트를수행하는메모리소자

Country Status (3)

Country Link
US (1) US6144597A (ko)
JP (1) JP4824149B2 (ko)
KR (1) KR100333536B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002074957A (ja) * 2000-08-24 2002-03-15 Fujitsu Ltd 半導体記憶装置、及びその制御方法
KR100627515B1 (ko) 2004-10-04 2006-09-21 주식회사 하이닉스반도체 메모리 장치 및 그의 테스트 방법
KR101090393B1 (ko) * 2009-09-30 2011-12-07 주식회사 하이닉스반도체 테스트 회로, 이를 이용한 반도체 메모리 장치 및 테스트 방법
US8832508B2 (en) * 2010-11-18 2014-09-09 Advanced Micro Devices, Inc. Apparatus and methods for testing writability and readability of memory cell arrays
US11200945B2 (en) 2017-01-31 2021-12-14 Zentel Japan Corporation Semiconductor memory device
US11699502B2 (en) * 2021-12-14 2023-07-11 Sandisk Technologies Llc Simulating memory cell sensing for testing sensing circuitry

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528551A (en) * 1987-05-21 1996-06-18 Texas Instruments Inc Read/write memory with plural memory cell write capability at a selected row address
US5197031A (en) * 1989-06-10 1993-03-23 Samsung Electronics Co., Ltd. Method for writing data in testing memory device and circuit for testing memory device
JPH0620465A (ja) * 1991-09-02 1994-01-28 Mitsubishi Electric Corp 半導体記憶装置
KR940006676B1 (ko) * 1991-10-14 1994-07-25 삼성전자 주식회사 시험회로를 내장한 기억용 반도체 집적회로
JPH05249196A (ja) * 1992-03-02 1993-09-28 Hitachi Ltd 半導体記憶装置
KR960012791B1 (ko) * 1993-12-31 1996-09-24 삼성전자 주식회사 칩의 신뢰성검사를 위한 테스트회로와 이를 구비하는 반도체메모리장치
US5481500A (en) * 1994-07-22 1996-01-02 International Business Machines Corporation Precharged bit decoder and sense amplifier with integrated latch usable in pipelined memories
KR0157339B1 (ko) * 1995-06-28 1998-12-01 김광호 반도체 메모리의 불량셀 구제회로

Also Published As

Publication number Publication date
JP2000011694A (ja) 2000-01-14
JP4824149B2 (ja) 2011-11-30
US6144597A (en) 2000-11-07
KR19990086671A (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
US4893277A (en) Semiconductor memory
US5155705A (en) Semiconductor memory device having flash write function
KR100253564B1 (ko) 고속 동작용 싱크로노스 디램
KR20000045404A (ko) 고속동작용 디램
KR100197757B1 (ko) 다이나믹형 반도체메모리장치
US6320806B1 (en) Input/output line precharge circuit and semiconductor memory device adopting the same
US7002858B2 (en) Semiconductor memory device which selectively controls a local input/output line sense amplifier
KR100234714B1 (ko) 페이지 카피 모드를 갖는 디램
KR100333536B1 (ko) 센스앰프를이용하여테스트를수행하는메모리소자
KR20030009057A (ko) 클럭 신호에 동기하여 동작하는 반도체 기억 장치
KR100309464B1 (ko) 리프레시 테스트 회로를 구비한 반도체 메모리 장치
US5877990A (en) Semiconductor memory device and method
US5065365A (en) Semiconductor memory device carrying out reading and writing operations in order in one operating cycle and operating method therefor
KR0132653B1 (ko) 테스트 회로를 갖는 반도체 메모리 장치
KR950010084A (ko) 반도체 메모리 장치
JPH08297969A (ja) ダイナミック型半導体記憶装置
KR100311269B1 (ko) 반도체장치
KR20010062736A (ko) 반도체 기억장치
KR20010077080A (ko) 풀-페이지 모드를 갖는 버스트-타입의 반도체 메모리 장치
KR100321952B1 (ko) 반도체 기억 장치
KR100234362B1 (ko) 반도체 메모리장치
KR20020081126A (ko) 집적 메모리 및 집적 메모리 테스트 방법
KR100396632B1 (ko) 집적 메모리
KR0172239B1 (ko) 데이타 복사방법 및 데이타 복사가 가능한 디램
KR100287889B1 (ko) 셀프 리프레쉬 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140324

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160321

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170323

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee