KR19990086671A - 센스앰프를 이용하여 테스트를 수행하는 메모리 소자 - Google Patents

Abstract

본 발명은 센스앰프를 이용하여 테스트를 수행하는 메모리 소자에 관한 것으로, 램 테스트 모드에서 셀 어레이 블럭에 데이타를 라이트 할 경우, 첫번째 라이트 동작은 일반적인 방식으로 라이트를 수행한 다음, 그 다음 부터는 센스앰프의 프리차지 동작을 제어하여, 워드라인 별로 전체 컬럼에 해당하는 셀에 센스앰프에 저장되어있는 데이타를 한번의 동작으로 각각 라이트 되도록 하므로써, 셀의 라이트 타임을 줄이는 효과를 얻는 기술에 관한 것이다.

Description

센스앰프를 이용하여 테스트를 수행하는 메모리 소자

본 발명은 센스앰프를 이용하여 테스트를 수행하는 메모리 소자에 관한 것으로, 램 내부의 센스앰프에 래치된 데이타를 이용하여, 메모리 라이트 동작시 1개의 로우 전체에 동시에 라이트가 가능하게 하므로써, 라이트 타임을 줄이는 기술에 관한 것이다.

종래 라이트 기술은 입/출력 단자의 입력으로 들어온 데이타가 선택된 X, Y어드레스에 의해 지정된 1개 비트의 셀에만 라이트 되는 기술이었다.

이를 도면을 통해 알아보면, 도 1에 도시된 바와 같으며 이는 센스앰프 회로에 관한 회로로 센스앰프를 공유하는 회로이다.

제 1 셀 어레이 블럭(1)과;

비트라인 아이솔레이션 신호(BISH)에 의해 상기 제 1 셀 어레이 블럭(1)을 선택하는 제 1 선택부(2)와;

비트라인(BIT, /BIT)을 프리차지 시키는 비트라인 프리차지블럭(3)과;

제 2 셀 어레이 블럭(4); 및

비트라인 아이솔레이션 신호(BISL)에 의해 상기 제 2 셀 어레이 블럭(4)을 선택하는 제 2 선택부(5)와;

상기 각 셀 어레이 블럭(1, 4)에서 출력된 데이타를 증폭하는 센스앰프블럭(6); 및

상기 센스앰프블럭(6)을 프리차지 시키는 센스앰프 프리차지블럭(7)을 포함하여 구성된다.

상기와 같이 구성된 셀 어레이 블럭에 데이타를 라이트 시키는 동작을 보면, 셀 어레이 블럭(1, 4) 중 각 선택부(2, 5)에 의해 하나의 셀 어레이 블럭이 선택된다.

이어 선택된 셀 어레이 블럭에 라스(/RAS), 카스(/CAS) 신호와, X, Y어드레스 신호등에 의해 라이트될 비트가 결정된 후(도면에는 도시하지 않음), 비트라인(BIT, /BIT)을 통해 데이타가 라이트되고 나면, 상기 비트라인 프리차지블럭(3)에 입력되는 프리차지 신호(øBLP)에 의해 프리차지블럭(3)이 동작됨과 동시에 비트라인프리차지 전압(vblp) 신호가 입력되어 비트라인(BIT, /BIT)이 Vcc/2 로 프리차지 된다.

그리고 상기 동작과 함께 상기 센스앰프 프리차지블럭(7)도 동작되어 센스앰프 역시 프리차지 된다.

이에 따라 전 동작에서 라이트 되었던 데이타가 사라져 다음 라이트 동작에 사용할 수 없게 되므로, 라이트 동작 시 마다 데이타를 입력해주어야만 한다.

이처럼 램의 동작이 제한적이므로 제품 테스트시에 리드되는 데이타 갯수와 라이트되는 데이타의 갯수가 같으며, 전체 어레이 데이타 라이트(array data write)를 위해서는 Xmin 에서 Xmax 까지 어드레싱이 되면서 라이트해야하고(이때는 Y어드레스가 고정됨), 다음에는 Y어드레스를 증가시켜 Xmin 에서 Xmax 까지 상기와 동일하게 반복 수행을 해야한다.

이러한 과정을 Ymax 가 될때까지 반복하는 방식과 페이지 모드를 사용하여 좀더 빠르게 라이트를 하는 방법 이외에는 달리 방식이 없었다.

본 발명은 상기에 기술한 바와 같은 종래 문제점을 감안하여, 디램 테스트 동작시 한번의 라이트 동작으로 저장된 센스앰프에 남아 있는 데이타를 연속으로 이용해, 그 다음부터 수행되는 동일한 셀 어레이 블럭에서의 라이트 동작에서는 별도의 데이타 입력없이 상기 센스앰프를 통해 곧바로 한 워드라인 씩 라이트가 수행되도록 하여, 라이트 타임을 줄이는 것을 목적으로 한다.

도 1은 종래 라이트 동작을 설명하기 위한 센스앰프 회로도.

도 2는 본 발명에 의한 라이트 방식을 적용한 센스앰프 회로도.

< 도면의 주요부분에 대한 부호의 설명 >

1, 4 : 셀 어레이 블럭 2, 5 : 선택부

3 : 비트라인 프리차지블럭 6 : 센스앰프블럭

7 : 센스앰프 프리차지블럭 8 : 프리차지블럭 제어부

본 발명은 셀 어레이 블럭과; 상기 셀 어레이 블럭을 통한 데이타의 입/출력시 데이타의 증폭을 수행하는 센스앰프블럭과; 비트라인, 센스앰프 프리차지블럭을 포함하는 메모리 소자에 있어서,

상기 비트라인 프리차지 블럭과 센스앰프 프리차지 블럭의 비트라인프리차지신호 입력단과 연결되며,

테스트 모드 수행시 한번의 라이트 동작이 수행되고 나면 상기 각 블럭의 프리차지 동작을 제어해, 프리차지가 수행되지 않도록 하는 프리차지 제어부를 포함하여 구성하는 것을 특징으로 한다.

상술한 목적 및 특징들, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하며, 종래와 동일한 구성은 동일부호를 부여하여 설명한다.

본 발명에 의해 구현된 라이트 방식을 적용한 센스앰프 회로도를 보면 도 2에 도시된 바와 같으며, 이 회로는 센스앰프를 공유하는 회로이다.

제 1 셀 어레이 블럭(1)과;

비트라인 아이솔레이션 신호(BISH)에 의해 상기 제 1 셀 어레이 블럭(1)을 선택하는 제 1 선택부(2)와;

비트라인(BIT, /BIT)을 프리차지 시키는 비트라인 프리차지블럭(3)과;

제 2 셀 어레이 블럭(4); 및

비트라인 아이솔레이션 신호(BISL)에 의해 상기 제 2 셀 어레이 블럭(4)을 선택하는 제 2 선택부(5)와;

상기 각 셀 어레이 블럭(1, 4)에서 출력된 데이타를 증폭하는 센스앰프블럭(6)와;

상기 센스앰프블럭(6)을 프리차지 시키는 센스앰프 프리차지블럭(7); 및

상기 비트라인 프리차지블럭(3)과, 센스앰프 프리차지블럭(7)의 동작을 제어하여, 테스트 모드일 경우에는 라이트 동작이 수행되었다하더라도 프리차지 동작이 실행되지 않도록 하는 프리차지블럭 제어부(8)를 포함하여 구성된다.

이때 상기 프리차지블럭 제어부(8)는 테스트 모드 수행을 나타내는 신호와, 인버터(INV)를 통한 비트라인프리차지 신호(øBLP)를 입력받아 노아 연산을 수행하는 노아 게이트(NOR)로 이루어지며;

상기 노아 게이트(NOR)의 출력은 센스앰프 프리차지블럭(7)의 각 모스 트랜지스터(N1 ∼ N3)의 게이트단으로 입력되고, 동시에 비트라인 프리차지블럭(3)의 비트라인프리차지 신호(øBLP) 입력단으로 연결된다.

상기와 같이 구성된 본 발명의 센스앰프 동작을 설명하면, 비트라인 아이솔레이션 신호(BISH, BISL)에 의해 하나의 셀 어레이 블럭이 선택되고, 센스앰프에 바이어스 전압을 인가하는 각 신호(RTO, S#)가 인에이블 되고, X, Y어드레스에 의해 한번의 라이트 동작이 수행되고 나면(도면에는 도시하지 않음), 상기 프리차지블럭 제어부(8)에 입력되는 테스트 모드 신호를 액티브 시켜(본 발명의 도면에서는 '1' 값이 됨) 현재 테스트 모드임을 나타낸다.

상기 '1' 값이 입력되면 노아 게이트(NOR)의 출력은 '0'값이 되고, 이 신호는 상기 각 프리차지블럭(3, 7)의 N-모스 트랜지스터에 입력되어 N-모스 트랜지스터들을 턴-오프 시키므로 프리차지 동작을 중지시켜 프리차지가 되지 않도록 한다.

이렇게 되면, 센스앰프 블럭(6) 내의 각 센스앰프에는 전 라이트 동작에서 저장되었던 데이타가 그대로 남아있게 된다.

그런다음 다음 라이트 동작에서는 X 어드레스만 바꾸어 워드라인을 변경한 후, 상기 각 센스앰프에 저장되어 있는 데이타를 통해 워드라인에 같이 연결되어 있는 전체 컬럼의 셀에 한번의 동작으로 라이트를 수행한다.

이러한 동작은 하나의 셀 어레이 블럭(1 또는 4) 내의 모든 셀에 라이트 동작이 수행될때까지 실행되며, 이를 통해 라이트 타임을 상당히 줄일 수 있게 된다.

이러한 방식을 기존의 페이지 모드와 비교해 볼때에 한 워드라인에 연결되어 있는 셀에 한번의 동작으로 라이트를 시키는 것은 동일하다고 볼수 있으나, 그 다음 워드라인에 연결된 셀들에 데이타를 라이트 시킬 경우부터는, 기존에는 별도의 데이타를 입력해야 하지만 본 발명에서는 그럴 필요가 없게되는 것이다.

따라서 라이트 타임이 상당히 줄어들게 된다.

그리고, 본 발명에 의해 한 워드라인에 대한 라이트 동작이 완료되고 나서 다음 워드라인을 선택할 경우 필요로 되는 X 어드레스(로우 어드레스)의 발생은 램 내부적으로 발생하거나, 외부의 신호를 입력으로 할 경우 기존의 어드레스 경로가 아닌 별도의 경로를 사용함도 가능하다.

이상에서 상세히 설명한 바와 같이 본 발명은 램 테스트 모드에서 셀 어레이 블럭에 데이타를 라이트 할 경우, 첫번째 라이트 동작은 일반적인 방식으로 라이트를 수행한 다음, 그 다음 부터는 센스앰프의 프리차지 동작을 제어하여, 워드라인 별로 전체 컬럼에 해당하는 셀에 센스앰프에 저장되어있는 데이타를 한번의 동작으로 각각 라이트 되도록 하므로써, 셀의 라이트 타임을 줄이는 효과를 얻게 되며, 이에 따라 테스트 비용도 절감시키는 잇점을 수반한다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이므로, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (2)

1. 셀 어레이 블럭과; 상기 셀 어레이 블럭을 통한 데이타의 입/출력시 데이타의 증폭을 수행하는 센스앰프블럭과; 비트라인, 센스앰프 프리차지블럭을 포함하는 메모리 소자에 있어서,

   상기 메모리 소자의 테스트 모드에서 셀에 데이타를 라이트 시킬 시, 센스앰프에 저장된 데이타를 연속적으로 이용해 라이트 수행을 고속으로 행하기 위해;

   상기 비트라인 프리차지 블럭과 센스앰프 프리차지 블럭에 연결되며, 테스트 모드 수행시 한번의 라이트 동작이 수행되고 나면 상기 각 블럭의 프리차지 동작을 제어해, 프리차지가 수행되지 않도록 하는 프리차지 제어부를 포함하여 구성하여;

   다음 라이트 동작시에는 한 워드라인 씩 연속적으로 한꺼번에 라이트를 수행하도록 하는 것을 특징으로 하는 메모리 소자.
2. 제 1항에 있어서,

   상기 프리자치 제어부는 비트라인프리차지 신호를 반전시키는 반전소자와;

   상기 반전소자에서 출력되는 신호와, 테스트 모드를 나타내는 신호를 입력받아 노아-연산을 수행하여, 상기 각 프리차지 블럭의 비트라인프리차지신호 입력단으로 출력하는 수단을 포함하여 구성하는 것을 특징으로 하는 메모리 소자.